JPH05126756A - プリント基板パターン検査装置 - Google Patents
プリント基板パターン検査装置Info
- Publication number
- JPH05126756A JPH05126756A JP3285867A JP28586791A JPH05126756A JP H05126756 A JPH05126756 A JP H05126756A JP 3285867 A JP3285867 A JP 3285867A JP 28586791 A JP28586791 A JP 28586791A JP H05126756 A JPH05126756 A JP H05126756A
- Authority
- JP
- Japan
- Prior art keywords
- defect
- pattern
- pseudo
- mask
- fine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Image Processing (AREA)
- Closed-Circuit Television Systems (AREA)
- Image Analysis (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
(57)【要約】
【目的】プリント基板パターン外観を検査する際に発生
する疑似欠陥を除去し検査する。 【構成】対象パターンを光電変換スキャナ１で走査し２
値化回路２によりパターンの２値画像を得た後、細線化
部３で細線化した際線画像パターンを細線上設計ルール
検査部４で検査し欠陥部を検出する。この欠陥部は疑似
欠陥になりうる部分の付近に位置するという特徴を利用
し、次の疑似欠陥除去マスク発生部５で、細線上設計ル
ール検査部４から得られた欠陥部の位置を中心に、あら
かじめ設定したサイズのマスクを生成し、これを疑似欠
陥除去用のマスク領域とする。設計ルール検査部６で
は、疑似欠陥除去マスク発生部５で発生される疑似欠陥
除去マスクを用いて通常の設計ルール検査をもとの２値
画像パターン上で行うことで、疑似欠陥検出を防ぎ真の
欠陥だけの検出を行う。
する疑似欠陥を除去し検査する。 【構成】対象パターンを光電変換スキャナ１で走査し２
値化回路２によりパターンの２値画像を得た後、細線化
部３で細線化した際線画像パターンを細線上設計ルール
検査部４で検査し欠陥部を検出する。この欠陥部は疑似
欠陥になりうる部分の付近に位置するという特徴を利用
し、次の疑似欠陥除去マスク発生部５で、細線上設計ル
ール検査部４から得られた欠陥部の位置を中心に、あら
かじめ設定したサイズのマスクを生成し、これを疑似欠
陥除去用のマスク領域とする。設計ルール検査部６で
は、疑似欠陥除去マスク発生部５で発生される疑似欠陥
除去マスクを用いて通常の設計ルール検査をもとの２値
画像パターン上で行うことで、疑似欠陥検出を防ぎ真の
欠陥だけの検出を行う。
Description
【０００１】
【産業上の利用分野】本発明はプリント基板パターン検
査装置、特にパターンの細り、太りや間隔といった設計
ルールを参照してパターン欠陥部を検出するプリント基
板パターン検査装置に関する。
査装置、特にパターンの細り、太りや間隔といった設計
ルールを参照してパターン欠陥部を検出するプリント基
板パターン検査装置に関する。
【０００２】
【従来の技術】従来のプリント基板パターン検査装置と
しては、例えば、“プリント基板の目視検査の自動化”
機械設計Ｖｏｌ、２９，Ｎｏ、２Ｐｐ８７〜９１，１９
８５に示されるように専用測長センサを用いたプリント
基盤パターン検査装置がある。
しては、例えば、“プリント基板の目視検査の自動化”
機械設計Ｖｏｌ、２９，Ｎｏ、２Ｐｐ８７〜９１，１９
８５に示されるように専用測長センサを用いたプリント
基盤パターン検査装置がある。
【０００３】図５は上述の測長センサを表わし、測長セ
ンサは検査中心１０２に対して放射線上に伸びた４本の
測長画素列１０３からなる。各々の測長センサ１０１
は、検査中心に対して対象な対をなし、測長画素列１０
３内の対象検査パターンに対応する画素数を測定し、あ
らかじめ設定する欠陥種類別の画素列条件を満足すると
き検査中心１０２は、欠陥部であるとする手段を用いて
設計ルール検査を行うものである。
ンサは検査中心１０２に対して放射線上に伸びた４本の
測長画素列１０３からなる。各々の測長センサ１０１
は、検査中心に対して対象な対をなし、測長画素列１０
３内の対象検査パターンに対応する画素数を測定し、あ
らかじめ設定する欠陥種類別の画素列条件を満足すると
き検査中心１０２は、欠陥部であるとする手段を用いて
設計ルール検査を行うものである。
【０００４】
【発明が解決しようとする課題】上述した従来のプリン
ト基板パターン検査装置は、専用の測長センサを用いて
欠陥を検出するものだが、電源、グランド部やアナログ
パターン部の鋭角コーナ部で生じるパターン幅細りの形
状や、クリアランス不良になりうる形状にも欠陥検出が
行われてしまう、すなわち種々の疑似欠陥検出をしてし
まうという欠点がある。
ト基板パターン検査装置は、専用の測長センサを用いて
欠陥を検出するものだが、電源、グランド部やアナログ
パターン部の鋭角コーナ部で生じるパターン幅細りの形
状や、クリアランス不良になりうる形状にも欠陥検出が
行われてしまう、すなわち種々の疑似欠陥検出をしてし
まうという欠点がある。
【０００５】
【課題を解決するための手段】プリント基盤パターン検
査装置は、被検査プリント基板パターンを光電変換スキ
ャナで走査して得られる入力画像を２値化画像に変換す
る２値化回路と、前記２値化回路より出力される２値画
像上に細線化を施し細線画像を出力する細線化部と、こ
の細線化部から出力される細線画像に対して設計ルール
を満足しているかどうかの検査を行いパターン幅が１画
素で幅細り欠陥とならもの以外の細線上欠陥部を出力す
る細線上設計ルール検査部と、この細線上欠陥部の位置
を中心にあらかじめ設定された形状のマスクウインドを
発生する疑似欠陥除去マスク発生部と、前記２値化回路
より出力される２値画像上のパターンに対し設計ルール
検査を行い前記疑似欠陥除去マスク内の欠陥を除く欠陥
を出力する設計ルール検査部とを含んで構成される。
査装置は、被検査プリント基板パターンを光電変換スキ
ャナで走査して得られる入力画像を２値化画像に変換す
る２値化回路と、前記２値化回路より出力される２値画
像上に細線化を施し細線画像を出力する細線化部と、こ
の細線化部から出力される細線画像に対して設計ルール
を満足しているかどうかの検査を行いパターン幅が１画
素で幅細り欠陥とならもの以外の細線上欠陥部を出力す
る細線上設計ルール検査部と、この細線上欠陥部の位置
を中心にあらかじめ設定された形状のマスクウインドを
発生する疑似欠陥除去マスク発生部と、前記２値化回路
より出力される２値画像上のパターンに対し設計ルール
検査を行い前記疑似欠陥除去マスク内の欠陥を除く欠陥
を出力する設計ルール検査部とを含んで構成される。
【０００６】
【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明する。
して詳細に説明する。
【０００７】図１は、本発明の一実施例の構成を示すブ
ロック図である。以下図１に示す信号の流れに沿って本
実施例の動作を説明する。
ロック図である。以下図１に示す信号の流れに沿って本
実施例の動作を説明する。
【０００８】被検査対象となるプリント基板上のパター
ンを光電変換スキャナ１で走査した信号ｆを２値化回路
２でパターン部を“１”、それ以外の部分を“０”の値
に２値化した２値化画像ｇを得る。
ンを光電変換スキャナ１で走査した信号ｆを２値化回路
２でパターン部を“１”、それ以外の部分を“０”の値
に２値化した２値化画像ｇを得る。
【０００９】図２は、２値化画像ｇの一例を示す図であ
り、図２には、配線パターン部７とベタパターン部８を
含んでいる。図２の例で従来のプリント基板パターン検
査装置による検査では、点ａ，点ｂ，点ｃ，点ｄの４つ
の箇所が欠陥の候補となる。ベタパターン部８内の欠陥
候補となる点ａ，ｂは実際には欠陥ではないがそれぞれ
“幅細り”、“間隔不良”として検出されてしまう疑似
欠陥であり、配線パターン部７内の点ｃ，ｄは、それぞ
れ“幅細り”、“幅太り”として検出される真の欠陥で
ある。従来の設計ルール検査方式で、真の欠陥以外に点
ａ，点ｂのような疑似欠陥も多く検出されてしまうのを
避けるために本実施例では以下の動作で、これらの疑似
欠陥の除去を可能にする。
り、図２には、配線パターン部７とベタパターン部８を
含んでいる。図２の例で従来のプリント基板パターン検
査装置による検査では、点ａ，点ｂ，点ｃ，点ｄの４つ
の箇所が欠陥の候補となる。ベタパターン部８内の欠陥
候補となる点ａ，ｂは実際には欠陥ではないがそれぞれ
“幅細り”、“間隔不良”として検出されてしまう疑似
欠陥であり、配線パターン部７内の点ｃ，ｄは、それぞ
れ“幅細り”、“幅太り”として検出される真の欠陥で
ある。従来の設計ルール検査方式で、真の欠陥以外に点
ａ，点ｂのような疑似欠陥も多く検出されてしまうのを
避けるために本実施例では以下の動作で、これらの疑似
欠陥の除去を可能にする。
【００１０】まず、細線化部３で、２値化画像ｇを入力
しパターン部の細線化を行う。ここでの細線化は、設計
ルールによる回路幅基準に対し幅太り欠陥を検出する際
の検出幅上限値までのパターンを１画素幅にするところ
で処理を止める。図３は、図２に示す２値化画像ｇに細
線化を施した結果である細線画像０を示す。図３に示す
とおり配線パターン部７の細線化パターン９は幅１画素
となり、ベタパターン部８の細線化パターン部１０は幅
２画素以上のデータとなる。ここで特徴的なことは、図
２の点ａ，点ｂの“幅細り”、“間隔不良”の鋭角コー
ナ部分の形状が保存されていることである。そこで次に
この細線化部３で得られた細線画像０に対して、細線上
設計ルール検査部４で設計ルール検査（細線画像に対し
て設計ルールを満足しているかどうかの検査を行いパタ
ーン幅１画素で幅細り欠陥となるもの以外を出力）を行
うと、細線画像上のベタパターン部１０の点ａ′，点
ｂ′がそれぞれ“幅細り”、“間隔不良”の細線上欠陥
部位値Ｐとして検出される。この動作例のように細線上
設計ルール検査部４は、ベタパターン部１０の鋭角コー
ナ等で生じる疑似欠陥付近の抽出をする機能がある。
しパターン部の細線化を行う。ここでの細線化は、設計
ルールによる回路幅基準に対し幅太り欠陥を検出する際
の検出幅上限値までのパターンを１画素幅にするところ
で処理を止める。図３は、図２に示す２値化画像ｇに細
線化を施した結果である細線画像０を示す。図３に示す
とおり配線パターン部７の細線化パターン９は幅１画素
となり、ベタパターン部８の細線化パターン部１０は幅
２画素以上のデータとなる。ここで特徴的なことは、図
２の点ａ，点ｂの“幅細り”、“間隔不良”の鋭角コー
ナ部分の形状が保存されていることである。そこで次に
この細線化部３で得られた細線画像０に対して、細線上
設計ルール検査部４で設計ルール検査（細線画像に対し
て設計ルールを満足しているかどうかの検査を行いパタ
ーン幅１画素で幅細り欠陥となるもの以外を出力）を行
うと、細線画像上のベタパターン部１０の点ａ′，点
ｂ′がそれぞれ“幅細り”、“間隔不良”の細線上欠陥
部位値Ｐとして検出される。この動作例のように細線上
設計ルール検査部４は、ベタパターン部１０の鋭角コー
ナ等で生じる疑似欠陥付近の抽出をする機能がある。
【００１１】次に、欠陥除去マスク発生部５では、細線
上設計ルール検査部４で得られる細線上欠陥部位値Ｐを
中心にあらかじめ設定された形状のマスクウインドを発
生させ欠陥を除去するための疑似欠陥除去マスクｑを設
定する。図４は疑似欠陥除去マスクの説明図であり、こ
の例は図３の細線画像に対し設計ルール検査を行って得
た細線上欠陥部としての点ａ′，点ｂ′を中心に欠陥除
去マスク１１，１２を発生した場合である。以上が疑似
欠陥除去マスク発生までの動作となる。
上設計ルール検査部４で得られる細線上欠陥部位値Ｐを
中心にあらかじめ設定された形状のマスクウインドを発
生させ欠陥を除去するための疑似欠陥除去マスクｑを設
定する。図４は疑似欠陥除去マスクの説明図であり、こ
の例は図３の細線画像に対し設計ルール検査を行って得
た細線上欠陥部としての点ａ′，点ｂ′を中心に欠陥除
去マスク１１，１２を発生した場合である。以上が疑似
欠陥除去マスク発生までの動作となる。
【００１２】そして、設計ルール検査部６で、疑似欠陥
除去マスク発生部５によって発生されるマスクｑをか
け、このマスク内の欠陥以外の２値化画像ｇ内の欠陥だ
けを欠陥部ｒとして出力する。
除去マスク発生部５によって発生されるマスクｑをか
け、このマスク内の欠陥以外の２値化画像ｇ内の欠陥だ
けを欠陥部ｒとして出力する。
【００１３】
【発明の効果】本発明のプリント基板パターン検査装置
は、従来の設計ルール検査だけでは多くの疑似欠陥が生
じてしまうという問題があったのに対し、特に電源、グ
ランドパターンやアナログ回路部のベタパターン部に見
られる鋭角コーナ部で生じる疑似欠陥を除去するマスク
を発生させながら設計ルール検査を行うので、疑似欠陥
検出の大幅な低減ができるという効果がある。
は、従来の設計ルール検査だけでは多くの疑似欠陥が生
じてしまうという問題があったのに対し、特に電源、グ
ランドパターンやアナログ回路部のベタパターン部に見
られる鋭角コーナ部で生じる疑似欠陥を除去するマスク
を発生させながら設計ルール検査を行うので、疑似欠陥
検出の大幅な低減ができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１中の１値化回路２により得られる２値画像
の図である。
の図である。
【図３】図１中の細線化部３により得られる細線画像の
図である。
図である。
【図４】図１中の疑似欠陥除去マスク発生部５による欠
陥除去マスクを説明する図である。
陥除去マスクを説明する図である。
【図５】従来のプリント基板パターン検査装置で用いら
れる測長センサの図である。
れる測長センサの図である。
１ 光電スキャナ ２ ２値化回路 ３ 細線化部 ４ 細線上設計ルール検査部 ５ 疑似欠陥除去マスク発生部 ６ 設計ルール検査部 ７ 配線パターン部 ８ ベタパターン部 ９ 配線パターン部細線パターン １０ ベタパターン部細線パターン １０１ 測長センサ １０２ 検査中心 １０３ 測長画素列
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/18 Ｂ 8626−5Ｃ Ｈ０５Ｋ 3/00 Ｑ 6921−4Ｅ
Claims (1)
- 【請求項１】 被検査プリント基板パターンを光電変換
スキャナで走査して得られる入力画像を２値化画像に変
換する２値化回路と、前記２値化回路より出力される２
値画像上に細線化を施し細線画像を出力する細線化部
と、この細線化部から出力される細線画像に対して設計
ルールを満足しているかどうかの検査を行いパターン幅
が１画素で幅細り欠陥とならもの以外の細線上欠陥部を
出力する細線上設計ルール検査部と、この細線上欠陥部
の位置を中心にあらかじめ設定された形状のマスクウイ
ンドを発生する疑似欠陥除去マスク発生部と、前記２値
化回路より出力される２値画像上のパターンに対し設計
ルール検査を行い前記疑似欠陥除去マスク内の欠陥を除
く欠陥を出力する設計ルール検査部とを含むことを特徴
とするプリント基板パターン検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3285867A JPH05126756A (ja) | 1991-10-31 | 1991-10-31 | プリント基板パターン検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3285867A JPH05126756A (ja) | 1991-10-31 | 1991-10-31 | プリント基板パターン検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05126756A true JPH05126756A (ja) | 1993-05-21 |
Family
ID=17697069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3285867A Pending JPH05126756A (ja) | 1991-10-31 | 1991-10-31 | プリント基板パターン検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05126756A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017208706A (ja) * | 2016-05-18 | 2017-11-24 | 株式会社ソニー・インタラクティブエンタテインメント | 情報処理装置、情報処理システム、および情報処理方法 |
-
1991
- 1991-10-31 JP JP3285867A patent/JPH05126756A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017208706A (ja) * | 2016-05-18 | 2017-11-24 | 株式会社ソニー・インタラクティブエンタテインメント | 情報処理装置、情報処理システム、および情報処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2502875B2 (ja) | 配線パタ―ン検査装置 | |
| JPH10221035A (ja) | 実装部品検査装置 | |
| JPH05126756A (ja) | プリント基板パターン検査装置 | |
| JP2737484B2 (ja) | 配線パターン検査装置 | |
| JP2850601B2 (ja) | プリント基板パターン検査装置 | |
| JP2003203218A (ja) | 外観検査装置および方法 | |
| JP2725469B2 (ja) | 微小欠陥検出装置 | |
| JPH04286943A (ja) | 印刷配線板のパターン検査方法および検査装置 | |
| JPH0720061A (ja) | プリント基板パターン検査装置 | |
| JP2529505B2 (ja) | 配線パタ―ン検査装置 | |
| JPH11101752A (ja) | パターン検査装置 | |
| JP2677052B2 (ja) | スルーホール検査装置 | |
| JP3144067B2 (ja) | プリント配線基板の検査装置 | |
| JP2676990B2 (ja) | 配線パターン検査装置 | |
| JP2536727B2 (ja) | パタ―ン検査装置 | |
| JPS6138450A (ja) | パタ−ン欠陥検査方法および装置 | |
| JP2715634B2 (ja) | 配線パターン検査装置 | |
| JP2576768B2 (ja) | プリント基板パターン検査装置 | |
| JPH05152403A (ja) | パターン検査装置 | |
| JP2625429B2 (ja) | 画像処理方法 | |
| JP2000294139A (ja) | 周期性パターンの欠陥検査方法及び装置 | |
| JP2674320B2 (ja) | 最小パターン間隔検査装置 | |
| JPH042952A (ja) | スルーホール検査装置 | |
| JPH0572144A (ja) | 検査範囲検出装置 | |
| JPH06249792A (ja) | プリント基板パターン検査装置 |