JPH05121539A

JPH05121539A - 半導体装置及びその製造方法

Info

Publication number: JPH05121539A
Application number: JP3280083A
Authority: JP
Inventors: Tatsuya Sugimachi; 達也杉町; Takao Miura; 隆雄三浦
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-10-25
Filing date: 1991-10-25
Publication date: 1993-05-18

Abstract

(57)【要約】【目的】本発明は、素子分離用絶縁膜の形成された素子
分離領域を有する半導体装置に関し、素子分離領域の絶
縁膜と半導体基板との間の熱膨張係数の差による半導体
基板への熱歪みの導入を抑制することができる半導体装
置の提供を目的とする。【構成】半導体素子の形成された半導体基板の素子領域
１２と、該素子領域１２を囲む帯状の素子分離領域１１
とを有する半導体装置であって、前記素子分離領域１１
は、前記半導体基板１３と接する薄い膜厚の絶縁膜17ｃ
を有する第１の領域５２が、前記半導体基板１３と接す
る厚い膜厚の絶縁膜１７を有する第２の領域５３と交互
に、又は前記第２の領域５３に囲まれるように互いに離
隔して形成されていることを含み構成する。

Description

【発明の詳細な説明】

【０００１】（目次）・産業上の利用分野・従来の技術（図８）・発明が解決しようとする課題・課題を解決するための手段・作用・実施例（１）第１の実施例（図１〜図３）（２）第２〜第４の実施例（図４，図７）（３）第３の実施例（図５，図６）・発明の効果

【０００２】

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、更に詳しく言えば、素子分離用絶縁膜の
形成された素子分離領域を有する半導体装置及びその製
造方法に関する。

【０００３】

【従来の技術】図８（ａ）〜（ｃ）は、従来例の素子分
離領域の形成方法を含む半導体装置の製造方法について
説明する断面図である。

【０００４】まず、図８（ａ）に示すように、Si基板１
に薄いパッド酸化膜２を形成し、更に窒化膜（Si₃N
₄膜）３を形成した後、Si₃N₄膜３をパターニングし、
素子分離領域４を形成すべき領域のSi₃N₄膜３を選択的
に除去する。続いて、残存するSi ₃N₄膜３をマスクとし
て、反転層の形成を防止するために素子分離領域４を形
成すべき領域に選択的に導電型不純物を導入し、Si基板
１よりも不純物濃度の高い反転防止層５１を形成する。
次いで、残存するSi₃N₄膜３をマスクとして、Si基板１
を選択的に酸化して、素子分離領域４にSiO₂膜５を形成
する。

【０００５】次に、残存するSi₃N₄膜３及びパッド酸化
膜２を除去した後、新たにゲート酸化膜６を形成する。
続いて、ゲート酸化膜６上にポリシリコン膜を形成した
後、パターニングしてゲート電極７を形成した後、この
ゲート電極７をマスクとしてゲート電極７の両側のSi基
板１に導電型不純物を導入してソース／ドレイン（Ｓ／
Ｄ）領域層８ａ〜８ｃを形成する（図８（ｂ））。

【０００６】次いで、通常の工程を経てＭＯＳトランジ
スタを含む半導体装置が完成する。なお、９はゲート電
極７及びその他のSi基板１表面を被覆するSiO₂膜、10ａ
〜10ｃはＳ／Ｄ領域層８ａ〜８ｃと接続されたＳ／Ｄ電
極である（図８（ｃ））。

【０００７】

【発明が解決しようとする課題】ところで、上記の半導
体装置は、選択酸化の後、形成された素子分離領域４の
SiO₂膜５とSi基板１との間の熱膨張係数の差により、Si
基板１に歪みが残る場合がある。このため、結晶欠陥が
生じ、この欠陥がＳ／Ｄ領域層８ａ〜８ｃのｐｎ接合を
貫通したりすると、Ｓ／Ｄ領域層８ａ〜８ｃのリーク電
流の増加の原因となるという問題がある。

【０００８】また、反転層の形成を防止するために素子
分離領域４を形成すべき領域に選択的に導電型不純物を
導入しているが、SiO₂膜５の更なる薄膜化による反転層
の形成の防止のため更に高濃度に導電型不純物を導入す
る場合には、導電型不純物の導入後の選択酸化によりSi
基板１に結晶欠陥が入りやすくなるという問題がある。

【０００９】本発明は、かかる従来技術の問題点に鑑み
て創作されたものであり、素子分離領域の絶縁膜と半導
体基板との間の熱膨張係数の差による半導体基板への熱
歪みの導入を抑制することができる半導体装置及びその
製造方法の提供を目的とする。

【００１０】

【課題を解決するための手段】上記課題は、第１に、半
導体素子の形成された半導体基板の素子領域と、該素子
領域を囲む素子分離領域とを有する半導体装置であっ
て、前記素子分離領域は、前記半導体基板と接する薄い
膜厚の絶縁膜を有する第１の領域が、前記半導体基板と
接する厚い膜厚の絶縁膜を有する第２の領域と交互に、
又は前記第２の領域に囲まれるように互いに離隔して形
成されていることを特徴とする半導体装置によって達成
され、第２に、半導体素子の形成された半導体基板の素
子領域と、該素子領域を囲む帯状の素子分離領域とを有
する半導体装置であって、前記素子分離領域は、前記半
導体基板と直接に、又は薄い膜厚の絶縁膜を介して接す
る、前記半導体基板の熱膨張係数とほぼ等しい熱膨張係
数を有する埋込み部材を有する第１の領域が、前記半導
体基板と接する厚い膜厚の絶縁膜を有する第２の領域と
交互に、又は前記第２の領域に囲まれるように互いに離
隔して形成されていることを特徴とする半導体装置によ
って達成され、第３に、一導電型の半導体基板表面に耐
酸化性膜を形成した後、素子分離領域となる領域の前記
耐酸化性膜を選択的に除去する工程と、前記耐酸化性膜
をマスクとして、前記半導体基板を選択酸化し、前記領
域に絶縁膜を形成する工程と、前記領域の絶縁膜の少な
くとも素子領域と隣合う周辺部を残して前記絶縁膜を選
択的にエッチングし、薄い膜厚の該絶縁膜を残すか又は
除去して、薄い膜厚の絶縁膜の残存する又は絶縁膜の存
在しない第１の領域を、厚い膜厚の絶縁膜の第２の領域
と交互に、又は前記第２の領域に囲まれるように互いに
離隔して形成する工程と、前記半導体基板の熱膨張係数
とほぼ等しい熱膨張係数を有する埋込み部材を前記第１
の領域に埋め込む工程とを有する半導体装置の製造方法
によって達成され、第４に、一導電型の半導体基板表面
に耐酸化性膜を形成した後、素子分離領域となる領域の
前記耐酸化性膜を選択的に除去する工程と、前記残存す
る耐酸化性膜をマスクとして前記帯状の領域に第１の濃
度の一導電型の導電型不純物を導入する工程と、前記耐
酸化性膜をマスクとして、前記半導体基板を選択酸化
し、前記の領域に絶縁膜を形成する工程と、前記の領域
の絶縁膜の少なくとも素子領域と隣合う周辺部を残して
前記絶縁膜を選択的にエッチングし、薄い膜厚の該絶縁
膜を残すか又は除去して、薄い膜厚の絶縁膜の残存する
又は絶縁膜の存在しない第１の領域を、厚い膜厚の絶縁
膜の残存する第２の領域と交互に、又は前記第２の領域
に囲まれるように互いに離隔して形成する工程と、前記
第１の領域の半導体基板に前記第１の濃度よりも高い第
２の濃度の一導電型の導電型不純物を導入する工程と、
前記半導体基板の熱膨張係数とほぼ等しい熱膨張係数を
有する埋込み部材を前記第１の領域に埋め込む工程とを
有する半導体装置の製造方法によって達成され、第５
に、一導電型の半導体基板表面に薄い膜厚の絶縁膜を介
して又は直接に耐酸化性膜を形成した後、素子分離領域
となる領域の少なくとも素子領域と隣合う周辺部の耐酸
化性膜を選択的にエッチング・除去し、前記耐酸化性膜
の残存する第３の領域を、前記耐酸化性膜の除去された
第４の領域と交互に、又は前記第４の領域に囲まれるよ
うに互いに離隔して形成する工程と、前記残存する耐酸
化性膜をマスクとして前記半導体基板を選択酸化し、薄
い膜厚の絶縁膜の残存する又は絶縁膜の形成されない第
１の領域を、厚い膜厚の絶縁膜の形成された第２の領域
と交互に、又は前記第２の領域に囲まれるように互いに
離隔して形成する工程とを有する半導体装置の製造方法
によって達成され、第６に、一導電型の半導体基板表面
に薄い膜厚の絶縁膜を介して又は直接に耐酸化性膜を形
成した後、素子分離領域となる領域の少なくとも素子領
域と隣合う周辺部の耐酸化性膜を選択的にエッチング・
除去し、前記耐酸化性膜の残存する第３の領域を、前記
耐酸化性膜の除去された第４の領域と交互に、又は前記
第４の領域に囲まれるように互いに離隔して形成する工
程と、前記残存する耐酸化性膜をマスクとして第１の濃
度の一導電型の導電型不純物を前記第２の領域の半導体
基板に導入する工程と、前記残存する耐酸化性膜をマス
クとして前記半導体基板を選択酸化し、前記薄い膜厚の
絶縁膜の残存する又は絶縁膜の形成されない第１の領域
を、厚い膜厚の絶縁膜の形成された第２の領域と交互
に、又は前記第２の領域に囲まれるように互いに離隔し
て形成する工程と、前記残存する耐酸化性膜を除去した
後、前記第１の領域の半導体基板に前記第１の濃度より
も大きい第２の濃度の一導電型の導電型不純物を選択的
に導入する工程とを有する半導体装置の製造方法によっ
て達成される。

【００１１】

【作用】本発明の半導体装置においては、第１に、素
子分離領域は、半導体基板と接する薄い膜厚の絶縁膜を
有する第１の領域が、半導体基板と接する厚い膜厚の絶
縁膜を有する第２の領域と交互に、又は第２の領域に囲
まれるように互いに離隔して形成されている。従って、
全面に厚い絶縁膜が形成されている従来の素子分離領域
と比較して、絶縁膜の応力は緩和される。このため、絶
縁膜の応力により半導体基板に生じる歪みを低減するこ
とができる。

【００１２】また、第２に、半導体基板と直接に、又は
薄い膜厚の絶縁膜を介して接する、半導体基板の熱膨張
係数とほぼ等しい熱膨張係数を有する埋込み部材を有す
る第１の領域は、厚い膜厚の絶縁膜を有する第２の領域
と交互に、又は第２の領域に囲まれるように互いに離隔
して形成されているので、応力緩和の効果は保持される
とともに、素子分離領域の平坦化を図ることができる。

【００１３】本発明の半導体装置の製造方法において
は、第１に、素子分離領域となる領域の絶縁膜の少なく
とも素子領域と隣合う周辺部を残して絶縁膜を選択的に
エッチングし、薄い膜厚の絶縁膜を残すか又は除去し
て、薄い膜厚の絶縁膜の残された又は絶縁膜の除去され
た第１の領域を、厚い膜厚の絶縁膜の第２の領域と交互
に、又は前記第２の領域に囲まれるように互いに離隔し
て形成している。従って、素子分離領域全面に厚い絶縁
膜が形成される場合と比較して、絶縁膜の応力は緩和さ
れる。このため、絶縁膜の応力により半導体基板に生じ
る歪みを低減することができる。

【００１４】また、上記の第１の領域に、半導体基板の
熱膨張係数とほぼ等しい熱膨張係数を有する部材を埋め
込んでいる。従って、応力緩和の効果は保持されるとと
もに、素子分離領域の平坦化を図ることができる。

【００１５】更に、第１の領域の半導体基板を選択酸化
後に、濃度の高い導電型不純物を導入しているので、従
来のような選択酸化前の高濃度不純物の導入による選択
酸化後の結晶欠陥の発生を抑制することができる。しか
も、高濃度の導電型不純物を導入しているので、導電型
の反転も起こりにくくなり、特性劣化の防止を図ること
ができる。

【００１６】第２に、耐酸化性膜をマスクとして半導体
基板を選択酸化し、素子分離領域となる領域に、酸化膜
の形成された第２の領域を、酸化膜の形成されない第１
の領域と交互に、又は前記第１の領域に囲まれるように
互いに離隔して形成している。このようにしても、上記
と同様に、酸化膜の厚い領域の間に、酸化膜の薄い、或
いは酸化膜の存在しない領域が形成されるので、上記と
同様に、酸化膜の応力により半導体基板に生じる歪みを
低減することができる。

【００１７】また、第１の領域の半導体基板を選択酸化
後に、濃度の高い導電型不純物を導入しているので、従
来のような選択酸化前の高濃度不純物の導入による選択
酸化後の結晶欠陥の発生を抑制することができる。しか
も、高濃度の導電型不純物を導入しているので、導電型
の反転も起こりにくくなり、特性劣化の防止を図ること
ができる。

【００１８】

【実施例】次に本発明の実施例について図を参照しなが
ら説明する。（１）第１の実施例図１（ａ）〜（ｃ），図２（ｄ）〜（ｆ），図３（ｇ）
は、本発明の第１の実施例の素子分離領域の形成方法を
含む半導体装置の製造方法について説明する断面図であ
る。

【００１９】まず、図１（ａ）に示すように、ｐ型のSi
基板（半導体基板）１３に膜厚約２００Åのパッド酸化
膜１４を熱酸化により形成した後、ＣＶＤ法により膜厚
約1000Åの窒化膜（Si₃N₄膜；耐酸化性膜）１５を形成
する。

【００２０】続いて、露光・現像により選択的に形成さ
れた不図示のレジスト膜をマスクとして、ＣＦ₄＋Ｏ₂
ガスを用いたドライエッチングにより、素子分離領域１
１を形成すべき領域のSi₃N₄膜１５を選択的に除去す
る。素子分離領域１１は幅５μｍの帯状の領域が格子状
に繋がってなる。

【００２１】次に、残存するSi₃N₄膜１５をマスクとし
てドーズ量（第１の濃度）約１×10 ¹³ｃｍ^-2でボロンを
イオン注入する。次いで、残存するSi₃N₄膜１５をマス
クとしてSi基板１３を選択的に熱酸化する。これによ
り、素子分離領域１１を形成すべき領域に膜厚約3000Å
のSiO₂膜（絶縁膜）１７が形成されるとともに、このSi
O₂膜１７の下部のボロン導入領域がｐ⁺型の反転防止層
１６となる。なお、素子分離領域１１に囲まれた領域が
素子領域１２となる。

【００２２】次いで、塗布法により全面にレジスト膜１
８を形成した後、不図示の露光マスクを用いて選択的に
露光する。続いて、レジスト膜１８を現像することによ
り、帯状の素子分離領域１１を形成すべき領域の両側部
（第２の領域）を除く、中央部の第１の領域５２のSiO₂
膜１７上のレジスト膜１８を帯状の領域に沿って選択的
に除去する。次いで、残存するレジスト膜１８をマスク
として、フッ素系の反応ガス、ＣＦ₄ガス／ＣＨＦ₃ガ
スの混合ガスを用いたドライエッチングによりSiO₂膜１
７を選択的に除去し、第１の領域５２に、帯状の領域に
沿って幅約３μｍのSiO₂膜１７の開口部17ａを形成する
（図１（ｂ））。

【００２３】次に、この開口部17ａを介して選択的にSi
基板１３にドーズ量（第２の濃度）約１×10¹⁴ｃｍ^-2で
ボロンをイオン注入して、高濃度反転防止層１９を形成
する（図１（ｃ））。

【００２４】次いで、膜厚約5000Åのポリシリコン膜か
らなる半導体膜（埋込み部材）２０をＣＶＤ法により形
成した（図２（ｄ））後、半導体膜２０をエッチバック
して開口部17ａ内に埋め込む（図２（ｅ））。続いて、
必要な場合、例えば、半導体膜２０をSi基板１３に電圧
を与えるような引出し電極として用いる場合、半導体膜
２０にｐ型不純物のボロンをドーズ量約１×10¹⁴ｃｍ^-2
でイオン注入する。

【００２５】次に、残存するSi₃N₄膜１５及びパッド酸
化膜１４を除去した後、素子領域１２のSi基板１３表面
に膜厚約２００Åのゲート酸化膜２１を形成する。次い
で、ＣＶＤ法により膜厚約3000Åのポリシリコン膜を形
成した後、パターニングしてチャネル層となる領域上の
ゲート酸化膜２１の上にゲート電極２２を形成する。続
いて、露光・現像により、素子分離領域１１の開口部17
ａに埋め込まれた半導体膜２０を被覆して選択的にレジ
スト膜２３を形成する。次に、ゲート電極２２及びレジ
スト膜２３をマスクとして、ゲート酸化膜２１を介して
ゲート電極２２の両側のSi基板１３にドーズ量約５×10
¹⁵ｃｍ^-2で砒素をイオン注入し、ｎ⁺型のＳ／Ｄ領域層
24ａ〜24ｃを形成する（図２（ｆ））。

【００２６】次いで、残存するレジスト膜２３を除去し
た後、ＣＶＤ法によりゲート電極２２及び素子分離領域
１１の開口部17ａに埋め込まれた半導体膜２０を被覆し
てSiO₂膜２５を形成する。その後、Ｓ／Ｄ領域層24ａ〜
24ｃ上のSiO₂膜にコンタクトホール25ａ〜25ｃを形成し
た後、Ｓ／Ｄ電極26ａ〜26ｃを形成すると、半導体装置
が完成する（図３（ｇ））。

【００２７】以上のように、本発明の第１の実施例にお
いては、素子分離領域１１となる帯状の領域であって中
央部の領域（第１の領域）５２のSiO₂膜１７を除去し、
帯状の領域に沿う帯状の開口部17ａを、厚い膜厚のSiO₂
膜１７の両側部の領域（第２の領域）５３と幅方向に交
互に形成している（図１（ｂ））。従って、従来のよう
に素子分離領域１１全面に厚い絶縁膜が形成される場合
と比較して、SiO₂膜１７の応力は緩和される。このた
め、SiO₂膜１７の応力によりSi基板１３に生じる歪みを
低減することができる。

【００２８】また、上記の開口部17ａに、Si基板１３の
熱膨張係数とほぼ等しい熱膨張係数を有するポリシリコ
ン膜からなる半導体膜２０を埋め込んでいる（図２
（ｅ））。従って、応力緩和の効果は保持されるととも
に、素子分離領域１１の平坦化を図ることができる。

【００２９】更に、開口部17ａの底部のSi基板１３に濃
度の高い導電型不純物を導入している（図１（ｃ））の
で、従来のような選択酸化前の高濃度不純物の導入によ
る選択酸化後の歪みの発生を抑制することができる。し
かも、高濃度の導電型不純物を導入しているので、導電
型の反転も起こりにくくなり、特性劣化の防止を図るこ
とができる。

【００３０】なお、第１の実施例では、半導体膜（埋込
み部材）２０のエッチバックを行って半導体膜２０を開
口部17ａに埋め込んでいるが、選択エピタキシャル成長
や研磨によっても半導体膜２０を開口部17ａに埋め込む
ことができる。

【００３１】（２）第２〜第４の実施例図４（ａ）〜（ｃ）は、それぞれ本発明の第２〜第４の
実施例に係る半導体装置について説明する断面図であ
る。

【００３２】図４（ａ）の第２の実施例において、第１
の実施例と異なるところは、素子分離領域１１を形成す
べき領域の中央部の領域（第１の領域）５２の凹部17ｂ
の底部に薄い膜厚のSiO₂膜（薄い膜厚の絶縁膜）17ｃが
残存していることである。

【００３３】また、図４（ｂ）の第３の実施例におい
て、第１及び第２の実施例と異なるところは、第１及び
第２の実施例では、素子分離領域１１を形成すべき領域
の中央部の領域（第１の領域）５２に、帯状の領域に沿
って１本の帯状のSiO₂膜１７の開口部17ａ又は凹部17ｂ
が形成されているが、帯状の領域に沿って２本の帯状の
開口部17ｄ，17ｅ（図７（ａ））、又は厚い膜厚のSiO₂
膜１６を有する領域（第２の領域）５３に囲まれた方形
状の開口部17ｄ，17ｅ（図７（ｂ））が形成され、Si膜
からなる半導体膜（埋込み部材）２０が埋め込まれてい
ることである。

【００３４】更に、図４（ｃ）の第４の実施例におい
て、第３の実施例と異なるところは、第１の領域５２の
凹部17ｆ，17ｇの底部に薄い膜厚のSiO₂膜（薄い膜厚の
絶縁膜）17ｈ，17ｉが残存していることである。

【００３５】以上の第２〜第４の実施例によれば、第１
の実施例と同様に、従来のように素子分離領域１１全面
に厚い絶縁膜が形成される場合と比較して、SiO₂膜１７
の応力は緩和される。このため、SiO₂膜１７の応力によ
りSi基板１３に生じる歪みを低減することができる。

【００３６】また、上記の開口部17ｄ，17ｅ又は凹部17
ｂ，17ｆ，17ｇに、Si基板１３の熱膨張係数とほぼ等し
い熱膨張係数を有するポリシリコン膜からなる半導体膜
２０が埋め込まれている。従って、応力緩和の効果は保
持されるとともに、素子分離領域１１の平坦化を図るこ
とができる。

【００３７】更に、開口部17ｄ，17ｅ又は凹部17ｂ，17
ｆ，17ｇの底部のSi基板１３に、濃度の高い導電型不純
物を導入し、高濃度反転防止層１９，19ａ，19ｂを形成
しているので、従来のような選択酸化前の高濃度不純物
の導入による選択酸化後の歪みの発生を抑制することが
できる。しかも、高濃度の導電型不純物を導入している
ので、導電型の反転も起こりにくくなり、特性劣化の防
止を図ることができる。

【００３８】（３）第５の実施例図５（ａ）〜（ｃ），図６（ｄ），（ｅ）は本発明の第
５の実施例に係る素子分離領域の形成を含む半導体装置
の製造方法について説明する断面図である。

【００３９】まず、図５（ａ）に示すように、ｐ型のSi
基板（半導体基板）２７にパッド酸化膜（薄い膜厚の絶
縁膜）２８を熱酸化により形成し、更にＣＶＤ法により
Si₃N ₄膜（耐酸化性膜）２９を形成する。続いて、露光
・現像により選択的に形成された不図示のレジスト膜を
マスクとしてSi₃N₄膜２９をパターニングし、帯状の領
域が格子状に繋がる素子分離領域１１を形成すべき領域
に、間隔１μｍで並行する、３本の幅１μｍの帯状のSi
₃N₄膜の開口部29ａ〜29ｃを形成する。これにより、Si
₃N₄膜２９の残存する第３の領域５４が、Si₃N₄膜２９
の除去された第４の領域５５と幅方向に交互に並ぶ。続
いて、開口部29ａ〜29ｃを介してSi基板２７にドーズ量
約１×10¹³ｃｍ^-2でボロンを選択的にイオン注入して反
転防止層30ａ〜30ｃを形成する。

【００４０】次いで、図５（ｂ）に示すように、残存す
るSi₃N₄膜２９をマスクとしてSi基板２７を選択的に酸
化して素子分離領域１１を形成すべき領域に、間隔１μ
ｍで並行する、３本の幅１μｍの帯状のSiO₂膜（絶縁
膜）31ａ〜31ｃを形成する。これにより、SiO₂膜31ａ〜
31ｃの形成された第２の領域５３が、SiO₂膜31ａ〜31ｃ
の形成されない第１の領域５２と幅方向に交互に並ぶ。
なお、上面図を図７（ａ）に示す。

【００４１】次に、残存するSi₃N₄膜２９を除去した
後、素子領域１２をレジスト膜３２で被覆する。続い
て、レジスト膜３２及びSiO₂膜31ａ〜31ｃをマスクとし
て、SiO₂膜31ａ〜31ｃの間の第１の領域５２にドーズ量
約１×10¹⁴ｃｍ^-2でボロンをイオン注入して、高濃度反
転防止層33ａ，33ｂを形成する（図５（ｃ））。

【００４２】次いで、残存するレジスト膜３２及びパッ
ド酸化膜２８を除去した後、素子領域１２のSi基板２７
表面に膜厚約２００Åのゲート酸化膜３４を熱酸化によ
り形成する。次いで、ＣＶＤ法により膜厚約3000Åのポ
リシリコン膜を形成した後、パターニングしてチャネル
層となる領域上のゲート酸化膜３４の上にゲート電極３
６を形成する。続いて、露光・現像により、素子分離領
域１１を被覆して選択的にレジスト膜３５を形成する。
次に、ゲート電極３６及びレジスト膜３５をマスクとし
て、ゲート酸化膜３４を介してゲート電極３６の両側の
Si基板２７にドーズ量約５×10¹⁵ｃｍ^-2で砒素をイオン
注入し、ｎ⁺型のＳ／Ｄ領域層37ａ〜37ｃを形成する
（図６（ｄ））。

【００４３】その後、残存するレジスト膜３５を除去し
た後、ＣＶＤ法によりゲート電極３６及び素子分離領域
１１を被覆してSiO₂膜３８を形成する。その後、Ｓ／Ｄ
領域層37ａ〜37ｃ上のSiO₂膜３８にコンタクトホール38
ａ〜38ｃを形成した後、Ｓ／Ｄ電極39ａ〜39ｃを形成す
ると、半導体装置が完成する（図６（ｅ））。

【００４４】以上のように、本発明の第５の実施例によ
れば、Si₃N₄膜２９をマスクとして素子分離領域となる
帯状の領域のSi基板２７を選択酸化し、この帯状の領域
に、帯状の領域に沿う３本の帯状のSiO₂膜31ａ〜31ｃを
形成している。このようにしても、上記と同様に、厚い
膜厚のSiO₂膜31ａ〜31ｃを有する第２の領域５３の間に
薄い膜厚のパッド酸化膜２８を有する凹状の第１の領域
５２が形成されるので、上記と同様に、SiO₂膜31ａ〜31
ｃの応力によりSi基板２７に生じる歪みを低減すること
ができる。

【００４５】また、第２の領域５３のSi基板２７を選択
酸化後に、第１の領域５２に高濃度のボロンを導入して
いるので、従来のような選択酸化前の高濃度不純物の導
入による選択酸化後の歪みの発生を抑制することができ
る。しかも、高濃度のｐ型不純物のボロンを導入してい
るので、ｎ型反転も起こりにくくなり、特性劣化の防止
を図ることができる。

【００４６】なお、第５の実施例では、素子分離領域と
なる帯状の領域に、帯状にSiO₂膜31ａ〜31ｃの形成され
た第２の領域５３を形成し、SiO₂膜31ａ〜31ｃの形成さ
れない第１の領域５２と第２の領域５３とを幅方向に交
互に形成しているが、図７（ｂ）に示すように、第２の
領域５３に囲まれるように第１の領域５２を互いに離隔
して形成することもできる。

【００４７】

【発明の効果】上述したように、本発明の半導体装置に
おいては、第１に、素子分離領域は、半導体基板と接す
る薄い膜厚の絶縁膜を有する第１の領域が、半導体基板
と接する厚い膜厚の絶縁膜を有する第２の領域と交互
に、又は第２の領域に囲まれるように互いに離隔して形
成されている。第２に、半導体基板と直接に、又は薄い
膜厚の絶縁膜を介して接する、半導体基板の熱膨張係数
とほぼ等しい熱膨張係数を有する埋込み部材を有する第
１の領域は、厚い膜厚の絶縁膜を有する第２の領域と交
互に、又は第２の領域に囲まれるように互いに離隔して
形成されている。従って、素子分離領域全面に厚い絶縁
膜が形成される従来の場合と比較して、絶縁膜の応力は
緩和され、このため、絶縁膜の応力により半導体基板に
生じる歪みを低減することができる。

【００４８】また、本発明の半導体装置の製造方法によ
れば、半導体基板を選択酸化後に、濃度の高い導電型不
純物を導入しているので、従来のような選択酸化前の高
濃度不純物の導入による選択酸化後の結晶欠陥の発生を
抑制することができる。しかも、高濃度の導電型不純物
を導入しているので、導電型の反転も起こりにくくな
り、特性劣化の防止を図ることができる。

【００４９】更に、半導体基板の熱膨張係数とほぼ等し
い熱膨張係数を有する埋込み部材を第１の領域に埋め込
んでいるので、応力緩和の効果は保持されるとともに、
素子分離領域の平坦化を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の素子分離領域の形成方
法について説明する断面図（その１）である。

【図２】本発明の第１の実施例の素子分離領域の形成方
法について説明する断面図（その２）である。

【図３】本発明の第１の実施例の素子分離領域の形成方
法について説明する断面図（その３）である。

【図４】本発明の第２〜第４の実施例について説明する
断面図である。

【図５】本発明の第５の実施例の素子分離領域の形成方
法について説明する断面図（その１）である。

【図６】本発明の第５の実施例の素子分離領域の形成方
法について説明する断面図（その２）である。

【図７】本発明の第３〜第５の実施例について説明する
上面図である。

【図８】従来例の素子分離領域の形成方法について説明
する断面図である。

【符号の説明】

１１素子分離領域、１２素子領域、１３，２７ Si基板（半導体基板）、１４パッド酸化膜、１５，２９ Si₃N₄膜（耐酸化性膜）、１６，30ａ〜30ｃ反転防止層、１７，31ａ〜31ｃ SiO₂膜（絶縁膜）、 17ａ，17ｄ，17ｅ，29ａ〜29ｃ開口部、 17ｂ，17ｆ，17ｇ凹部、 17ｃ，17ｈ，17ｉ SiO₂膜（薄い膜厚の絶縁膜）、１８，２３，３２，３５レジスト膜、１９，19ａ，19ｂ，33ａ，33ｂ高濃度反転防止層、２０半導体膜（埋込み部材）、２１，３４ゲート酸化膜、２２，３６ゲート電極、 24ａ〜24ｃ，37ａ〜37ｃＳ／Ｄ領域層、２５，３８ SiO₂膜、 26ａ〜26ｃ，39ａ〜39ｃＳ／Ｄ電極、 25ａ〜25ｃ，38ａ〜38ｃコンタクトホール、２８パッド酸化膜（薄い膜厚の絶縁膜）、５２第１の領域、５３第２の領域、５４第３の領域、５５第４の領域。

Claims

【特許請求の範囲】

【請求項１】半導体素子の形成された半導体基板の素
子領域と、該素子領域を囲む素子分離領域とを有する半
導体装置であって、前記素子分離領域は、前記半導体基板と接する薄い膜厚
の絶縁膜を有する第１の領域が、前記半導体基板と接す
る厚い膜厚の絶縁膜を有する第２の領域と交互に、又は
前記第２の領域に囲まれるように互いに離隔して形成さ
れていることを特徴とする半導体装置。
【請求項２】半導体素子の形成された半導体基板の素
子領域と、該素子領域を囲む素子分離領域とを有する半
導体装置であって、前記素子分離領域は、前記半導体基板と直接に、又は薄
い膜厚の絶縁膜を介して接する、前記半導体基板の熱膨
張係数とほぼ等しい熱膨張係数を有する埋込み部材を有
する第１の領域が、前記半導体基板と接する厚い膜厚の
絶縁膜を有する第４の領域と交互に、又は前記第２の領
域に囲まれるように互いに離隔して形成されていること
を特徴とする半導体装置。
【請求項３】一導電型の半導体基板表面に耐酸化性膜
を形成した後、素子分離領域となる領域の前記耐酸化性
膜を選択的に除去する工程と、前記耐酸化性膜をマスクとして、前記半導体基板を選択
酸化し、前記領域に絶縁膜を形成する工程と、前記領域の絶縁膜の少なくとも素子領域と隣合う周辺部
を残して前記絶縁膜を選択的にエッチングし、薄い膜厚
の該絶縁膜を残すか又は除去して、薄い膜厚の絶縁膜の
残存する又は絶縁膜の存在しない第１の領域を、厚い膜
厚の絶縁膜の第２の領域と交互に、又は前記第２の領域
に囲まれるように互いに離隔して形成する工程と、前記半導体基板の熱膨張係数とほぼ等しい熱膨張係数を
有する埋込み部材を前記第１の領域に埋め込む工程とを
有する半導体装置の製造方法。
【請求項４】一導電型の半導体基板表面に耐酸化性膜
を形成した後、素子分離領域となる領域の前記耐酸化性
膜を選択的に除去する工程と、前記残存する耐酸化性膜をマスクとして前記の領域に第
１の濃度の一導電型の導電型不純物を導入する工程と、前記耐酸化性膜をマスクとして、前記半導体基板を選択
酸化し、前記領域に絶縁膜を形成する工程と、前記領域の絶縁膜の少なくとも素子領域と隣合う周辺部
を残して前記絶縁膜を選択的にエッチングし、薄い膜厚
の該絶縁膜を残すか又は除去して、薄い膜厚の絶縁膜の
残存する又は絶縁膜の存在しない第１の領域を、厚い膜
厚の絶縁膜の残存する第２の領域と交互に、又は前記第
２の領域に囲まれるように互いに離隔して形成する工程
と、前記第１の領域の半導体基板に前記第１の濃度よりも高
い第２の濃度の一導電型の導電型不純物を導入する工程
と、前記半導体基板の熱膨張係数とほぼ等しい熱膨張係数を
有する埋込み部材を前記第１の領域に埋め込む工程とを
有する半導体装置の製造方法。
【請求項５】一導電型の半導体基板表面に薄い膜厚の
絶縁膜を介して又は直接に耐酸化性膜を形成した後、素
子分離領域となる領域の少なくとも素子領域と隣合う周
辺部の耐酸化性膜を選択的にエッチング・除去し、前記
耐酸化性膜の残存する第３の領域を、前記耐酸化性膜の
除去された第４の領域と交互に、又は前記第４の領域に
囲まれるように互いに離隔して形成する工程と、前記残存する耐酸化性膜をマスクとして前記半導体基板
を選択酸化し、薄い膜厚の絶縁膜の残存する又は絶縁膜
の形成されない第１の領域を、厚い膜厚の絶縁膜の形成
された第２の領域と交互に、又は前記第２の領域に囲ま
れるように互いに離隔して形成する工程とを有する半導
体装置の製造方法。
【請求項６】一導電型の半導体基板表面に薄い膜厚の
絶縁膜を介して又は直接に耐酸化性膜を形成した後、素
子分離領域となる領域の少なくとも素子領域と隣合う周
辺部の耐酸化性膜を選択的にエッチング・除去し、前記
耐酸化性膜の残存する第３の領域を、前記耐酸化性膜の
除去された第４の領域と交互に、又は前記第４の領域に
囲まれるように互いに離隔して形成する工程と、前記残存する耐酸化性膜をマスクとして第１の濃度の一
導電型の導電型不純物を前記第２の領域の半導体基板に
導入する工程と、前記残存する耐酸化性膜をマスクとして前記半導体基板
を選択酸化し、前記薄い膜厚の絶縁膜の残存する又は絶
縁膜の形成されない第１の領域を、厚い膜厚の絶縁膜の
形成された第２の領域と交互に、又は前記第２の領域に
囲まれるように互いに離隔して形成する工程と、前記残存する耐酸化性膜を除去した後、前記第１の領域
の半導体基板に前記第１の濃度よりも大きい第２の濃度
の一導電型の導電型不純物を選択的に導入する工程とを
有する半導体装置の製造方法。