JPH0511331B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に使用されるバツフアメ
モリ装置に関する。

〔従来技術とその問題点〕

バツフアメモリは主記憶の一部の情報を格納
し、高速アクセスを可能にするために高速記憶素
子で構成される記憶部である。その動作は、プロ
グラムの動的なメモリアクセスの特性として、微
小時間内のアクセス対象となるデータおよび命令
の格納領域が集中するという局所性に基づいてい
る。つまりこの特性を利用して繰り返しアクセス
される可能性が高い情報をバツフアメモリに格納
し高速にアクセスできるようにするとによつて、
主記憶のみで構成される記憶装置に比べて実効的
なアクセスが速い記憶装置を実現することができ
る。

バツフアメモリの管理方式にはセツトアソシヤ
テイブ方式、フルアソシヤテイブ方式などの方式
がある。いずれの方式においても複数語から成る
ブロツクを単位として主記憶とバツフアメモリ間
とのデータ転送を行う。

プロセツサからの書込みデータの扱いに関し
て、バツフアメモリと主記憶との間の制御方式に
は大別して、ライトスルー方式、コピーバツク方
式の２種類がある。ライトスルー方式はプロセツ
サからデータを書込むときに必ず主記憶に書込む
方式である。一方、コピーバツク方式は書込みは
バツフアメモリに対して行う。その後、必要な時
期に書込まれたブロツクを主記憶の対応するアド
レスに転送（コピーバツク）することによつてプ
ロセツサから主記憶へのデータ書込み操作が終了
する。上記の必要な時期の例としては、プロセツ
サからアクセス要求のあつたデータがバツフアメ
モリに存在しないことにより、主記憶からアクセ
ス要求のあつたブロツクをバツフアメモリに読出
すための新たなブロツク領域をバツフアメモリに
確保する時期がある。つまり、書込みが行われた
ブロツクの領域に新たなブロツク領域を確保する
場合である。

コピーバツクを行うためには、バツフアメモリ
からのブロツク読出し操作のためにバツフアメモ
リをその期間専有し、主記憶に書込む操作のため
に主記憶をその期間専有することになる。さらに
バツフアメモリと主記憶との間のデータパスを専
有することになる。したがつて、バツフアメモ
リ、主記憶およびデータパスの使用効率が高める
ためにはコピーバツクの頻度を可能な限り少なく
する必要がある。これらの使用効率を高めること
はプロセツサからの実効的なデータアクセス時間
を短くすることになり、プロセツサでの処理効率
向上のためには重要である。

プロセツサのアドレス空間の利用形態を従来の
コピーバツクでは十分に考慮していないので、コ
ピーバツク頻度が多くなつていた。一例としてス
タツクを実現する際のアドレス空間の利用があ
る。アドレス空間として論理アドレスあるいは物
理アドレスのいずれも適用できる。

第２図にスタツクの利用状態を図示する。スタ
ツクが伸びてきた時点での状態を第２図ａに示
す。スタツク（図中、斜線領域で示す）が伸びて
いる先頭アドレス（TA）とスタツク領域として
許される限界のアドレスを示す終端アドレス
（EA）との間が無効領域であり、プロセツサには
利用されていない未使用状態である。さらにスタ
ツクが伸び、最も伸びた状態を第２図ｂに示す。
このときにはTAが最大のアドレスを示す。次
に、スタツクを縮めた状態を第２図ｃに示す。こ
の結果、第２図ｂのTAと第２図ｃのTAとの間
の領域は無効領域であり、かつ、第２図ｂの状態
でバツフアメモリ中に存在していた可能性が高い
ので、第２図ｃの状態でもバツフアメモリ中に残
存している可能性がある領域になる。

従来のコピーバツク方式では、この領域に含ま
れるバツフアメモリ中のブロツクがコピーバツク
対象になる。しかしながら、このブロツクは無効
領域にあり、主記憶に転送する必要がないブロツ
クである。このブロツクをコピーバツクすること
によつてバツフアメモリ、主記憶およびバツフア
メモリ−主記憶の間データパスの利用効率が低下
する問題点がある。

〔発明の目的〕

本発明の目的はこのような従来の問題点を除去
せしめて、バツフアメモリの中にあつて主記憶に
コピーバツクする必要がないブロツクをコピーバ
ツクしないことにより、コピーバツクの頻度を減
少させ、バツフアメモリ、主記憶およびバツフア
メモリ−主記憶間のデータパスの利用効率を高
め、情報処理装置全体の処理効率を高めることが
できるバツフアメモリ装置を提供することにあ
る。

〔問題点を解決するための手段〕

本発明は、主記憶に格納されているデータの一
部を複数のブロツクに分けて格納する高速小容量
のデータアレイと、このデータアレイ内の各ブロ
ツクに対応したアドレス情報を保持するアドレス
アレイとを有するバツフアメモリを備え、主記憶
をアクセスするためのアドレス情報の一部に基づ
き前記アドレスアレイを参照してアクセス対象デ
ータ位置が前記データアレイに存在するか否かを
判定し、存在していれば前記データアレイ内の位
置を特定することにより前記データアレイからア
クセス可能にし、主記憶中のデータに対してコピ
ーバツク方式が更新を行うバツフアメモリ装置に
おいて、 連続している無効なアドレス空間の先頭アドレ
スを保持する先頭アドレスレジスタと、 前記無効なアドレス空間の終端アドレスを保持
する終端アドレスレジスタと、 コピーバツクが必要な前記データアレイ中のブ
ロツクに対応するアドレスを生成する手段と、 前記手段によつて生成されたコピーバツク対象
アドレスが前記先頭アドレスレジスタで示される
ブロツクに続くブロツクから終端アドレスレジス
タで示されるブロツクの間の無効領域にあること
を検出する無効ブロツク検出器と、 コピーバツクの対象となつているブロツクが前
記無効ブロツク検出器によつて無効領域であるこ
とが検出されるとコピーバツクを省き、他のデー
タを格納するように制御するバツフア制御回路と
を備えたことを特徴としている。

〔作用〕

本発明は上述の手段により、従来技術の問題点
を解決した。

本発明によれば、バツフアメモリに存在してプ
ロセツサから書込みが行われたブロツクでも主記
憶にコピーバツクしないために、このブロツクを
含む連続した無効領域を検出できる機能を加えコ
ピーバツクの制御を行う。つまりバツフアメモリ
中のブロツクがコピーバツクの対象になつたとき
に、前記無効領域に含まれていればコピーバツク
することなく、そのブロツクが存在するバツフア
メモリ中の場所を他のブロツクの情報格納のため
に供するようにしている。

〔実施例〕

以下、本発明の一実施例を図面に用いて詳細に
説明する。

第１図は本発明の装置の一実施例を示すブロツ
ク図である。図中、１０はデータを格納する主記
憶、１１は主記憶１０のデータの一部を格納し、
高速にアクセスできるようにするためのセツトア
ソシヤテイブ方式で実現されたバツフアメモリ、
１２は主記憶１０およびバツフアメモリ１１をア
クセスするためのアドレス情報である。アドレス
情報１２はローアドレス、カラムアドレスおよび
ブロツク内での位置を示すブロツクアドレスに分
けられる。

バツフアメモリ１１は、主記憶１０に存在する
データの一部を２つのカラムに格納し、複数ブロ
ツクで構成される高速小容量のデータアレイ５０
と、データアレイ５０の２つのカラム（カラム１
とカラム２）と各ブロツクに対応してアドレス情
報１２のローアドレスのフイールドに表れた情報
を保持し、カラムアドレスをアドレスとしてアク
セスされるアドレスアレイ５１と、アドレス情報
１２のカラムアドレスによつて読み出されるアド
レスアレイ５１中のローアドレス情報とアドレス
情報１２のローアドレスとを比較して一致するか
否かをカラム１とカラム２について検出する一致
回路５２，５３と、一致回路５２，５３のいずれ
かにおいて一致が検出されると、アドレス情報１
２のカラムアドレスで参照されるデータアレイ５
０内のカラム１およびカラム２の出力の中で一致
が検出された側のカラムの出力を選択して参照デ
ータを送る選択回路５４とで構成する。またアド
レス情報１２による書込み処理の場合には、一致
回路５２，５３で一致を検出された側のデータア
レイ５０内のカラムに書込みを行う。

第１図の１３はコピーバツク対象ブロツクのア
ドレスを生成する手段であり、アドレス情報１２
のカラムアドレスで参照されるアドレスアレイ５
１のカラム１、カラム２出力の中でコピーバツク
の対象となつているブロツクの情報を保持してい
るカラムを選択回路６０で選択し、コピーバツク
対象ブロツクのローアドレスを出力する。この出
力とアドレス情報１２のカラムアドレス情報とを
そのままカラムアドレスとして結合することによ
つて、コピーバツク対象ブロツクのアドレスを生
成する。１４はアドレス空間の無効領域の始まり
を示す先頭アドレスレジスタ、１５は無効領域の
終わりを示す終端アドレスレジスタである。１６
はコピーバツクアドレス生成手段１３の出力であ
るコピーバツク対象ブロツクのアドレスが以下の
状態であることを検出する無効ブロツク検出器で
ある。

状態：先頭アドレスレジスタの値＜コピーバツク
対象ブロツクアドレス かつ コピーバツク対象ブロツクアドレス≦終端ア
ドレスレジスタの値 １７は無効ブロツク検出器１６の出力により、
コピーバツク対象ブロツクが無効領域に存在する
ことが検出されると、主記憶１０へのコピーバツ
クを行わないようにしてバツフアメモリ１１と主
記憶１０との間のデータ転送を行わせるよう指示
するバツフア制御回路である。バツフア制御回路
１７は、新しいブロツクをバツフアメモリ１１に
格納するためにバツフアメモリ１１内のどのブロ
ツクを利用させるかを決定する他、選択回路６０
への制御信号を出力する。

次に本実施例の動作を、第３図に示すある動作
時点におけるアドレス空間の利用状況とそのとき
のアドレスアレイの状態に基づいて説明する。

アドレス空間の状態を第３図ａに示す。スタツ
クの領域は先頭アドレス（TA）が“１３，５
０，９”のアドレス位置まで伸びている。アドレ
ス表現はローアドレス、カラムアドレス、ブロツ
クアドレスの順で表記する。上記TAでは１３，
５０，９がそれぞれローアドレス、カラムアドレ
ス、ブロツクアドレスに対応している。スタツク
の限界を示す終端アドレス（EA）は“２０，１
０，１５”である。したがつて、このTAとEA
との間が無効領域である。また、この時点までに
スタツクが最も伸びて到達したアドレスは“１
８，８０，６”である。

アドレスアレイ５１の状態を第３図ｂに示す。
カラム１の60番地に第３図ａで“１６，６０，−”
のアドレスで示されるブロツクが登録されてお
り、その内容はローアドレス“１６”である。カ
ラム２の60番地には“２５，６０，−”のアドレ
スで示されるブロツクが登録されている。

第３図の状態において、“３０，６０，２”の
アドレス情報でアクセスすると、アドレスアレイ
５１を参照する。カラムアドレス“６０”によ
り、アドレスアレイ５１の60番地の内容をカラム
１とカラム２から読出し、それぞれ“１６”と
“２５”が一致回路５２，５３に出力される。一
致回路５２，５３の他の入力はアドレス情報のロ
ーアドレス“３０”であるので不一致が検出され
る。この不一致情報がバツフア制御回路１７に入
力され、カラム１、カラム２のいずれのブロツク
を追い出すべきであるかを決定する。ここではカ
ラム１の“１６，６０，−”のブロツクを追い出
すことになつた場合について説明する。さらに
“１６，６０，−”のブロツクには書込みが行われ
ており、バツフア制御回路１７では主記憶１０へ
のコピーバツクの制御を開始する。選択回路６０
ではバツフア制御回路１７の指示によりカラム１
の出力“１６”を選択する。さらにそのときのア
ドレス情報“３０，６０，２”のカラムアドレス
“６０”を結合してコピーバツク対象ブロツクの
アドレス“１６，６０，−”を得る。このアドレ
ス“１６，６０，−”を無効ブロツク検出器１６
へ入力し、同時に入力される先頭アドレスレジス
タ１４と終端アドレスレジスタ１５の内容とによ
つて、無効領域に含まれるか否かを判定する。こ
こで先頭アドレスレジスタ１４の内容はスタツク
の先頭を示し“１３，５０，９”である。さらに
終端アドレスレジスタ１５の内容はスタツクの限
界アドレスである“２０，１０，１５”である。
この結果、無効ブロツク検出器１６では、コピー
バツクブロツクアドレス“１６，６０，−”が、
無効領域（“１３，５０，９”と“２０，１０，
１５”の間）に含まれることを検出する。この結
果をバツフア制御回路１７に出力し、バツフア制
御回路では“１６，６０，−”のブロツクをバツ
フアメモリ１１から追い出す際にはコピーバツク
を行わないように制御する。

〔発明の効果〕

本発明によれば、スタツクにおけるメモリ利用
の例のように、バツフアメモリに格納されたブロ
ツクが無効領域に含まれる場合、このブロツクを
コピーバツクの対象にしないことにより、コピー
バツクの頻度を減少させることができる。この結
果、バツフアメモリ、主記憶およびバツフアメモ
リ−主記憶間のデータパスがコピーバツク処理の
ために専有される時間を減少させることができ、
これらの利用効率を高めることができる。これら
の改善により、情報処理装置全体の処理性能いの
向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図はスタツクにおけるアドレス空間利用状況
の一例を示す図、第３図はある動作時点における
アドレス空間の利用状況とそのときのアドレスア
レイの状態を示す図である。 １０……主記憶、１１……バツフアメモリ、１
２……アドレス情報、１３……コピーバツクアド
レス生成手段、１４……アドレス空間における無
効領域の一方の端のアドレスを保持する先頭アド
レスレジスタ、１５……無効領域の他方の端のア
ドレスを保持する終端アドレスレジスタ、１６…
…コピーバツク対象ブロツクが無効領域に含まれ
るか否かを検出する無効ブロツク検出器、１７…
…コピーバツクの制御などを行うバツフア制御回
路。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶に格納されているデータの一部を複数
   のブロツクに分けて格納する高速小容量のデータ
   アレイと、このデータアレイ内の各ブロツクに対
   応したアドレス情報を保持するアドレスアレイと
   を有するバツフアメモリを備え、主記憶をアクセ
   スするためのアドレス情報の一部に基づき前記ア
   ドレスアレイを参照してアクセス対象データ位置
   が前記データアレイに存在するか否かを判定し、
   存在していれば前記データアレイ内の位置を特定
   することにより前記データアレイからアクセス可
   能にし、主記憶中のデータに対してコピーバツク
   方式で更新を行うバツフアメモリ装置において、 連続している無効なアドレス空間の先頭アドレ
   スを保持する先頭アドレスレジスタと、 前記無効なアドレス空間の終端アドレスを保持
   する終端アドレスレジスタと、 コピーバツクが必要な前記データアレイ中のブ
   ロツクに対応するアドレスを生成する手段と、 前記手段によつて生成されたコピーバツク対象
   アドレスが前記先頭アドレスレジスタで示される
   ブロツクに続くブロツクから終端アドレスレジス
   タで示されるブロツクの間の無効領域にあること
   を検出する無効ブロツク検出器と、 コピーバツクの対象となつているブロツクが前
   記無効ブロツク検出器によつて無効領域であるこ
   とが検出されるとコピーバツクを省き、他のデー
   タを格納するように制御するバツフア制御回路と
   を備えたことを特徴とするバツフアメモリ装置。