JPS61211752A - ペ−ジ履歴メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置におけるページ履歴メモリ装置に
関し、特産その処理方式に関する。

（従来の技術） 従来、との種の情報処理装置においては主記憶装置の大
容量化と、中央処理装置の高速化とに対応できるだけの
、大容量で、しかも高速度のページ履歴メモリを実現す
るために、低速大容量のメモリと、高速小容量のメモリ
とを組合わせたキャッシュ方式のページ履歴メモリが使
用されてきた。

例えば、特公昭５８−４７７８４には斯かる技術が記載
されている。

キャッシュ方式のページ履歴メモリにおいては、要求元
からの主記憶装置へのアクセスに伴うページ履歴メモリ
の更新の際に、対応する参照ビットおよび変更ビットが
高速のキャッシュメモリに存在した時、すなわちヒツト
した時には、キャッシュメモリ内のみで更新処理を行い
、存在しなかった時、すなわちミスヒツトした時には、
低速のページ履歴メモリ本体をアクセスしてから内容を
要求元のアクセスに応じて更新［７、キャッシュメモリ
へ書込むように構成されていた。

従来のページ履歴メモリにおいて、低速のページ履歴メ
モリ本体へアクセスしている間は、次の更新を行うこと
ができず、アクセスが終了してからでないと次の更新処
理ができないように構成されていた。

（発明が解決しようとする問題点） 上述した従来のページ履歴メモリ処理方式では、連続し
た主記憶装置のアクセスに伴うページ履歴メモリの更新
処理において先の更新処理がミスヒツトした場合には低
速のページ履歴メモリをアクセスしなければならず、し
かも、その間には次の更新ができないような構成であっ
たため、たとえ次の主記憶装置のアクセスに伴うページ
履歴メモリのヒツト処理が可能であっても先の処理が終
る壕で待たされることになυ、結局、主記憶装置へのア
クセスも待たされてし捷うという欠点があった。

本発明の目的は、先行する参照ビットおよび変更ビット
の更新要求がミスヒツトした場合であってもバイパス処
理によって後続のリクエストを受付け、アドレス比較に
より該当するページアドレスが先行のものと異っている
ことが判明した場合にヒツト処理が可能であれば、先の
ミスヒツトの更新要求の処理が終る前に先に処理するこ
とによって上記欠点を除去し、参照ビットおよび変更ビ
ットの更新による待ち時間を効率よく使用できるように
構成したページ履歴メモリ装置を提供子ることにある。

（問題点を解決するための手段） 本発明によるページ履歴メモリ装置は情報を記憶するた
めの２次記憶装置、々らびに情報をページ単位に記憶す
るための主記憶装置の間で情報を授受できるものであっ
て、ページ履歴メモリと、データアレイと、アドレスア
レイと、第１の処理手段と、アドレス比較手段と、バイ
パス処理手段と、第２の処理手段とを４備して構成した
ものである。

ページ履歴メモリは、ページが主記憶装置上で参照され
たか否かを示す参照ビット、ならびに上記ページが書換
えられたか否かを示す変更ビットをページ単位に記憶す
るためのものである。

データアレイは、ページ履歴メモリの写しの一部を保持
するためのものである。

アドレスアレイは、デーグア１／イの内容がページ履歴
メモリ上のどの部分に対応するかを示すためのものであ
る。

第１の処理手段は、要求元からのページの参照または書
換えに対応した参照ピッ）ｔ、ｅけ変更ビットの更新要
求に対して、対応するページの参照ビットおよび変更ビ
ットがデータアレイのなかに存在するか否かをアドレス
アレイによって調べ、もし存在すればデータアレイのな
かの参照ビットまたは変更ビットを更新し、もし存在し
なければページ履歴メモリ上の対応する部分を読出し、
要求元からのページの参照または書換えに応じて対応す
る部分の内容を更新し、データアレイに書込むためのも
のである。

バイパス処理手段は、主記憶装置のページへの連続した
アクセスに伴う参照ビットまたは変更ビットの連続した
。更新要求に対して、後続するリクエストを先行したリ
クエストよりも先に処理するためのものである。

アドレス比較手段は、先行するリクエストと後続するリ
クエストとのページアドレスを比較するためのものであ
る。

第２の処理手段は、連続した主記憶装置へのアクセスに
対して先行するリクエストのページアドレスに対応する
参照ビットおよび変更ビットがデータア１／イのなかに
存在せず、ページ履歴メモリをアクセスしているときに
後続するリクエストのページアドレスに対応する参照ビ
ットならびに変更ビットがデータアレイのなかに存在し
た場合で、アドレス比較手段により後続するリクエスト
のページアドレスと先行するリクエストのページアドレ
スとが異っていた場合には、バイパス手段により後続す
るリクエストによる参照ビットまたは変更ビットを更新
するためのものである。

（実施例） 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のページ履歴メモリ装置の処理方式を適
用した処理装置の一実施例を示すブロック図である。第
１図において、処理装置は情報を記憶するための２次記
憶装置１０６と、中央処理装置１０１と、チャネル装置
１０４と、主記憶装置１０５と、ページが主記憶装置１
０５上で参照されたか否かを示す参照ビットと書換えら
れたか否かを示す変更ビットとをページ単位に記憶する
ためのページ履歴メモリ装置１０３と、中央処理装置１
０１ならびにチャネル装置１０４による主記憶装置１０
５へのアクセス要求に対して主記憶装置１０５へのアク
セスを制御すると共にアクセスによるページの参照また
は変更に伴う参照ビットまたは変更ビットの更新の要求
をページ履歴メモリ装置１０３に対して送出するための
主記憶制御装置１０２とから構成される。

主記憶制御装置１０２はリクエスト受付は部２０１およ
び主記憶アクセス部２０２より構成され、リクエスト受
付は部２０１は中央処理装置１０１およびチャネル装置
１０４から主記憶装置１０５へのアクセスのリクエスト
を受付け、主記憶アクセス部２０２に対して主記憶装置
１０５へのアクセス指示を送出する。リクエスト受付は
部２０１は同時に、要求元からのメモリアクセスのリク
エストに応じてページ履歴メモリ装置１０３に対して参
照ビットおよび変更ビットの更新指示を送出する。すな
わち、中央処理装置１０１およびチャネル装置１０４か
らのリクエストが主記憶装置１０５の読出し時に送出さ
れたならば、ページ履歴メモリ装置１０３に対して参照
ビットのセットを指示し、主記憶装置１０５へのストア
時には参照ビットおよび変更ビットのセットを指示する
。

第２図は、第１図に示すページ履歴メモリ装置の詳細を
示すブロック図である。

第２図において、３０３はアドレスアレイ、３０４はア
ドレス比較手段、３１０は比較手段、３０１．３１２．
３２１はそれぞれ第１〜第３のページアドレスレジスタ
、３０２．３１３．３２４はそれぞれ第１〜第３のデー
タレジスタ、３１１．３２０はそれぞれ第１および第２
のスワップアドレスレジスタ、３４２．３４１．３４０
．３４３はそれぞれ第１〜第４の選択手段、３１４けデ
ータアレイ、３１５Ｆｉ合成手段、３３１は更新手段、
３２２はスワップデータレジスタ、３２３はリプライデ
ータレジスタ、３３０ｉｌ−ページ履歴メモリである。

次に、ページ履歴メモリ装置１０３について第２図を参
照して詳細に説明する。

ページ履歴メモリ装置１０３け主記憶装置１０５上のペ
ージに対応した参照ビットおよび変更ビットを記憶する
ためのページ履歴メモリ３３０と、ページ履歴メモリの
写しの一部を保持するためのデータレジスタ３１３と、
データアレイ３１３の内容がページ履歴メモリのどの部
分の写しであるか否かの情報を保持するためのアドレス
アレイ３０３と、それらの周辺回路とから構成されてい
る。中央処理装置１０１またはチャネル装置からの主記
憶装置１０５へのアクセスに対して、主記憶装置１０２
はそのリクエスト受付は部２０１でアクセス要求がペー
ジへの参照であるか変更であるかを判断し、参照であれ
ば参照ビットの更新要求をページ履歴メモリ１０３の第
１のデータレジスタ３０２に送出し、変更であれば参照
ビットおよび変更ビットの変更要求をページ履歴メモリ
１０３の第１のデータレジスタ３０２へ送出する。同時
に、そのリクエストのページアドレスを第１のページア
ドレスレジスタ３０１へ送出する。

ページ履歴メモリ装置１０３は参照ビットならびに変更
ビットの更新要求、およびページアドレスを受取ると、
アドレスアレイ３０３を読出してアドレスアレイ３０３
の内容と第１のページアドレスレジスタ３０１の内容と
を比較器３１０で比較し、対応するページの参照ビット
、ならびに変更ビットがデータアレイ３１４のなかに存
在するか否か調べる。

この結果、データアレイ３１４のなかに対応するページ
の参照ビット、および変更ビットが存在すれば、第１の
ページアドレスレジスタ３０１および第１のデータレジ
スタ３０２の内容をそれぞれ第２のページアドレスレジ
スタ３１２および第２のデータレジスタ３１３へ送出し
、要求ページのデータアレイ３１４の対応したアドレス
の参照ビット、マたは変更ビットを元の更新要求に応じ
て更新する。これはビット処理と云われるものである。

データアレイ３１４のなかに対応するページの参照ビッ
トおよび変更ビットが存在しなければ、第１のページア
ドレスレジスタ３０１のアドレスの指示するアドレスア
レイ３０３の内容な読出し、第１のスワップアドレスレ
ジスタ３１１を通して第２のスワップアドレスレジスタ
３２０にセットし、同時に第２のページアドレスレジス
タ３１２の指示するアドレスでデータアレイ３１４の内
容を読出し、スワップデータレジスタ３２２ヘセツトす
る。その後で、ページ履歴メモリ３３０のアドレスを第
３の選択手段３４０によってスワップアドレスの側に切
換え、スワツフデータレジスタ３２２の内容を書込む。

次に、第３の選択手段３４０によυページ履歴メモリ３
３０のアドレスを第３のページアドレスレジスタ３２１
の側へ切換えて、その内容を読出す。これよυ、先にリ
クエスト受付は部２０１からの参照ビットおよび変更ビ
ットの更新要求は第１のデータレジスタ３０２と第２の
データレジスタ３１３とを介して第３のデータレジスタ
３２４へ送出され、ページ履歴メモリ３３０の内容が読
出されるまで保持される。

ページ履歴メモリ３３０の内容（参照ビットならびに変
更ビット）が読出されると、第３のデータレジスタ３２
４に保持されていた値に応じて更新手段３３１により上
記の内容が更新され、第１の選択手段３４２を通してデ
ータアレイ３１４へ書込捷れる。この時、データアレイ
３１４のアドレスは第２の選択手段３４１によって第３
のページアドレスレジスタ３２１の側を選択する。

上に説明したようにして、中央処理装置１０１ならびに
チャネル装置１０４からの主記憶装置１０５へのアクセ
スに伴う参照ビットならびに変更ビットの更新が行われ
る。

ページ履歴メモリ装置１０３の参照ビットおよび変更ビ
ットは、中央処理装置１０１の要求によって読出すこと
が可能である。リクエスト受付は部２０１を通して中央
処理装置１０１から参照ビットおよび変更ビットの読出
し要求が到来すると要求されるページのアドレスが第１
のページアドレスレジスタ３０１にセットされ、そのア
ドレスにもとづいてアドレスアレイ３０３が検索され、
対応するページの参照ビットおよび変更ビットがデータ
アレイ３１４のなかに存在することがわかると、データ
アレイ３１４から対応するページの参照ビットおよび変
更ビットをリプライデータレジスタ３２３へ読出し、第
４の選択手段３４３を介して要求元へ返す。対応するペ
ージの参照ビットおよび変更ビットがデータアレイ３１
４のなかに存在しないことがわかると、第１のページア
ドレスレジスタ３０１に要求されたページアドレスをセ
ットし、ページ履歴メモリ３３０の内容を読出し、その
内容を第４の選択手段３４３を通して要求元へ返す。

中央処理装置１０１から主記憶装置１０５への連続した
アクセス要求が送出されている状態を考慮すると、リク
エスト受付は部２０１けリクエストに応じて連続した参
照ビットマたは変更ビットの更新要求をページ履歴メモ
リ装置１０３へ送出し、ページ履歴メモリ１０３はリク
エストを受取るとアドレスアレイ３０３を検索してデー
タアレイ３１４の内部で処理可能であるか否かを調べる
。

データアレイ３１４の内部でヒツト処理が可能であると
、データアレイ３１４の内部の参照ビットまたは変更ビ
ットを更新して次のリクエストを受付ける。このように
して、次の更新要求のリクエストがヒツト処理可能であ
る限り次の更新要求を連続的に処理することができる。

ところが、最初のリクエストに対する更新要求がミスヒ
ツトした場合には、先に説明したようにページ履歴メモ
リ３３０を読出さなければならないため、その処理に長
い時間がかかる。従来の技術によれば斯かる期間に次の
更新処理を止めなければならないので主記憶装置１０５
へのアクセスを止めなければならなくなるが、本発明で
はバイパス処理手段３１５およびアドレス比較手段３０
４を設けることにより、連続した参照ビットおよび変更
ビットの更新要求が送出された時に先行する更新要求が
ミスヒツトした場合であっても、後続の更新要求のペー
ジアドレスが先行のものと異っていてヒツト処理可能で
ある限り連続して処理できるように構成されている。

すなわち、最初の更新要求が第１のページアドレスレジ
スタ３０１、および第１のデータレジスタ３０２に受付
けられ、アドレスアレイ３０３を検索して対応する参照
ビットおよび変更ビットがデータアレイ３１４に存在し
ないことがわかると、先に説明したようにデータアレイ
３１４の内容をページ履歴メモリ３３０へ書込んだ後で
、同じページ履歴メモリ３３０の内容を読出す処理を行
う。

この処理は従来の装置と同様であるが、この期間にバイ
パス処理手段３１５によって次の更新要求を第１のペー
ジアドレスレジスタ３０１と第１のデータレジスタ３０
２とによって受取り、アドレス比較手段３０４を使用し
て先行するリクエストのページアドレスの入れられてい
る第３のページアドレスレジスタ３２１の内容と、後続
のリクエストのページアドレスの入れられている第１の
ページアドレスレジスタ３０１の内容とを比較し、両者
が異っていた場合には後続のリクエストのページアドレ
スでアドレスアレイ３０３を検索する。

この結果、次の更新要求をデータアレイ３１４の内部で
処理することが可能であれば、先行する更新要求の処理
の終了を待たずに先に更新処理を実行する。

（発明の効果） 以上説明したように本発明は先行する参照ビットおよび
変更ビットの更新要求がミスヒツトした場合でもバイパ
ス処理によって後続のリクエストを受付け、アドレス比
較によりそのページアドレスが先行のものと異っている
ことが判明した場合にヒツト処理が可能であれば先のミ
スヒツトの更新要求の処理が終る前に先に処理すること
によって、中央処理装置やチャネル装置からの主記憶装
置へのアクセスが連続した場合であっても参照ビットお
よび変更ビットの更新による待ち時間を削減させ、効率
よく処理を実行できるという効果がある。

【図面の簡単な説明】

第１図は、本発明によυページ履歴メモリ処理方式を実
現するための一実施例を示すブロック図である。 第２図は、本発明によるページ履歴メモリ装置の一実施
例を示すブロック図である。 １０１・・・中央処理装置 １０２・・・主記憶制御装置 １０３・・・ページ履歴メモリ装置 １０４・・・チャネル装置 １０５・・・主記憶装置 １０６・・・２次記憶装置 ２０１・・・リクエスト受付は部 ２０２・・・主記憶アクセス部 ３０１．３１２．３２１・・・ページアドレスレジスタ ３０２．３１３．３２４・・・データレジスタ３０３・
・・アドレスアレイ ３０４・・・アドレス比較手段 ３１０・・・比較器 ３１ｉ、３２０・・スワツプアドレスレジスタ３１４・
・・データアレイ ３１５・・・合成手段 ３２２・・・スワップデータレジスタ ３２３・・・リプライデータレジスタ ３３０・・・ページ履歴メモリ ３３１・・・更新手段 ３４０〜３４３・・・選択手段

Claims (1)

【特許請求の範囲】
1. 情報を記憶するための２次記憶装置、ならびに前記情報
   をページ単位に記憶するための主記憶装置の間で前記情
   報を授受できるページ履歴メモリ装置であつて、前記ペ
   ージが前記主記憶装置上で参照されたか否かを示す参照
   ビット、ならびに前記ページが書換えられたか否かを示
   す変更ビットをページ単位に記憶するためのページ履歴
   メモリと、前記ページ履歴メモリの写しの一部を保持す
   るためのデータアレイと、前記データアレイの内容が前
   記ページ履歴メモリ上のどの部分に対応するかを示すた
   めのアドレスアレイと、要求元からのページの参照また
   は書換えに対応した前記参照ビットまたは前記変更ビッ
   トの更新要求に対して、対応するページの参照ビットお
   よび変更ビットが前記データアレイのなかに存在するか
   否かを前記アドレスアレイによつて調べ、もし存在すれ
   ば前記データアレイのなかの前記参照ビットまたは前記
   変更ビットを更新し、もし存在しなければ前記ページ履
   歴メモリ上の対応する部分を読出し、前記要求元からの
   前記ページの参照または書換えに応じて前記対応する部
   分の内容を更新し、前記データアレイに書込むための第
   １の処理手段と、前記主記憶装置のページへの連続した
   アクセスに伴う前記参照ビットまたは前記変更ビットの
   連続した更新要求に対して後続するリクエストを先行す
   るリクエストよりも先に処理するためのバイパス処理手
   段と、前記先行するリクエストと前記後続するリクエス
   トとのページアドレスを比較するためのアドレス比較手
   段と、前記連続した主記憶装置へのアクセスに対して前
   記先行するリクエストのページアドレスに対応する参照
   ビットおよび変更ビットが前記データアレイのなかに存
   在せず、前記ページ履歴メモリをアクセスしているとき
   に前記後続するリクエストのページアドレスに対応する
   参照ビットおよび変更ビットが、前記データアレイのな
   かに存在した場合で、前記アドレス比較手段により前記
   後続するリクエストのページアドレスと前記先行するリ
   クエストのページアドレスとが異つていた場合には、前
   記バイパス手段により前記後続するリクエストによる前
   記参照ビットまたは前記変更ビットを更新するための第
   ２の処理手段とを具備して構成したことを特徴とするペ
   ージ履歴メモリ装置。