JPH0332821B2 - - Google Patents

Info

Publication number
JPH0332821B2
JPH0332821B2 JP60052622A JP5262285A JPH0332821B2 JP H0332821 B2 JPH0332821 B2 JP H0332821B2 JP 60052622 A JP60052622 A JP 60052622A JP 5262285 A JP5262285 A JP 5262285A JP H0332821 B2 JPH0332821 B2 JP H0332821B2
Authority
JP
Japan
Prior art keywords
page
request
address
history memory
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60052622A
Other languages
English (en)
Other versions
JPS61211752A (ja
Inventor
Tadashi Hara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP60052622A priority Critical patent/JPS61211752A/ja
Publication of JPS61211752A publication Critical patent/JPS61211752A/ja
Publication of JPH0332821B2 publication Critical patent/JPH0332821B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報処理装置におけるページ履歴メモ
リ装置に関し、特にその処理方式に関する。
(従来の技術) 従来、この種の情報処理装置においては主記憶
装置の大容量化と、中央処理装置の高速化とに対
応できるだけの、大容量で、しかも高速度のペー
ジ履歴メモリを実現するために、低速大容量のメ
モリと、高速小容量のメモリとを組合わせたキヤ
ツシユ方式のページ履歴メモリが使用されてき
た。例えば、特公昭58−47784には斯かる技術が
記載されている。
キヤツシユ方式のページ履歴メモリにおいて
は、要求元からの主記憶装置へのアクセスに伴う
ページ履歴メモリの更新の際に、対応する参照ビ
ツトおよび変更ビツトが高速のキヤツシユメモリ
に存在した時、すなわちヒツトした時には、キヤ
ツシユメモリ内のみで更新処理を行い、存在しな
かつた時、すなわちミスヒツトした時には、低速
のページ履歴メモリ本体をアクセスしてから内容
を要求元のアクセスに応じて更新し、キヤツシユ
メモリへ書込むように構成されていた。
従来のページ履歴メモリにおいて、低速のペー
ジ履歴メモリ本体へアクセスしている間は、次の
更新を行うことができず、アクセスが終了してか
らでないと次の更新処理ができないように構成さ
れていた。
(発明が解決しようとする問題点) 上述した従来のページ履歴メモリ処理方式で
は、連続した主記憶装置のアクセスに伴うページ
履歴メモリの更新処理において先の更新処理がミ
スヒツトした場合には低速のページ履歴メモリを
アクセスしなければならず、しかも、その間には
次の更新ができないような構成であつたため、た
とえ次の主記憶装置のアクセスに伴うページ履歴
メモリのヒツト処理が可能であつても先の処理が
終るまで待たされることになり、結局、主記憶装
置へのアクセスも待たされてしまうという欠点が
なつた。
本発明の目的は、先行する参照ビツトおよび変
更ビツトの更新要求がミスヒツトした場合であつ
てもバイパス処理によつて後続のリクエストを受
付け、アドレス比較にり該当するページアドレス
が先行のものと異つていることが判明した場合に
ヒツト処理が可能であれば、先のミスヒツトの更
新要求の処理が終る前に先に処理することによつ
て上記欠点を除去し、参照ビツトおよび変更ビツ
トの更新による待ち時間を効率よく使用できるよ
うに構成したページ履歴メモリ装置を提供するこ
とにある。
(問題点を解決するための手段) 本発明によるページ履歴メモリ装置は情報を記
憶するための2次記憶装置、ならびに情報をペー
ジ単位に記憶するための主記憶装置の間で情報を
授受できるものであつて、ページ履歴メモリと、
データアレイと、アドレスアレイと、第1の処理
手段と、アドレス比較手段と、バイパス処理手段
と、第2の処理手段とを具備して構成したもので
ある。
ページ履歴メモリは、ページが主記憶装置上で
参照されたか否かを示す参照ビツト、ならびに上
記ページが書換えられたか否かを示す変更ビツト
をページ単位に記憶するためのものである。
データアレイは、ページ履歴メモリの写しの一
部を保持するためのものである。
アドレスアレイは、データアレイの内容がペー
ジ履歴メモリ上のどの部分に対応するかを示すた
めのものである。
第1の処理手段は、要求元からのページの参照
または書換えに対応した参照ビツトまたは変更ビ
ツトの更新要求に対して、対応するページの参照
ビツトおよび変更ビツトがデータアレイのなかに
存在するか否かをアドレスアレイによつて調べ、
もし存在すればデータアレイのなかの参照ビツト
または変更ビツトを更新し、もし存在しなければ
ページ履歴メモリ上の対応する部分を読出し、要
求元からのページの参照または書換えに応じて対
応する部分の内容を更新し、データアレイに書込
むためのものである。
バイパス処理手段は、主記憶装置のページへの
連続したアクセスに伴う参照ビツトまたは変更ビ
ツトの連続した更新要求に対して、後続するリク
エストを先行したリクエストよりも先に処理する
ためのものである。
アドレス比較手段は、先行するリクエストと後
続するリクエストとのページアドレスを比較する
ためのものである。
第2の処理手段は、連続した主記憶装置へのア
クセスに対して先行するリクエストのページアド
レスに対応する参照ビツトおよび変更ビツトがデ
ータアレイのなかに存在せず、ページ履歴メモリ
をアクセスしているときに後続するリクエストの
ページアドレスに対応する参照ビツトならびに変
更ビツトがデータアレイのなかに存在した場合
で、アドレス比較手段により後続するリクエスト
のページアドレスと先行するリクエストのページ
アドレスとが異つていた場合には、バイパス手段
により後続するリクエストによる参照ビツトまた
は変更ビツトを更新するためのものである。
(実施例) 次に、本発明の実施例について図面を参照して
説明する。
第1図は本発明のページ履歴メモリ装置の処理
方式を適用した処理装置の一実施例を示すブロツ
ク図である。第1図において、処理装置は情報を
記憶するための2次記憶装置106と、中央処理
装置101と、チヤネル装置104と、主記憶装
置105と、ページが主記憶装置105上で参照
されたか否かを示す参照ビツトと書換えられたか
否かを示す変更ビツトをページ単位に記憶するた
めのページ履歴メモリ装置103と、中央処理装
置101ならびにチヤネル装置104による主記
憶装置105へのアクセス要求に対して主記憶装
置105へのアクセスを制御すると共にアクセス
によるページの参照または変更に伴う参照ビツト
または変更ビツトの更新の要求をページ履歴メモ
リ装置103に対して送出するための主記憶制御
装置102とから構成される。
主記憶制御装置102はリクエスト受付け部2
01および主記憶アクセス部202より構成さ
れ、リクエスト受付け部201は中央処理装置1
01およびチヤネル装置104から主記憶装置1
05へのアクセスのリクエストを受付け、主記憶
アクセス部202に対して主記憶装置105への
アクセス指示を送出する。リクエスト受付け部2
01は同時に、要求元からのメモリアクセスのリ
クエストに応じてページ履歴メモリ装置103に
対して参照ビツトおよび変更ビツトの更新指示を
送出する。すなわち、中央処理装置101および
チヤネル装置104からのリクエストが主記憶装
置105の読出し時に送出されたならば、ページ
履歴メモリ装置103に対して参照ビツトのセツ
トを指示し、主記憶装置105へのストア時には
参照ビツトおよび変更ビツトのセツトを指示す
る。
第2図は、第1図に示すページ履歴メモリ装置
の詳細を示すブロツク図である。
第2図において、303はアドレスアレイ、3
04はアドレス比較手段、310は比較手段、3
01,312,321はそれぞれ第1〜第3のペ
ージアドレスレジスタ、302,313,324
はそれぞれ第1〜第3のデータレジスタ、31
1,320はそれぞれ第1および第2のスワツプ
アドレスレジスタ、342,341,340,3
43はそれぞれ第1〜第4の選択手段、314は
データアレイ、315は合成手段、331は更新
手段、322はスワツプデータレジスタ、323
はリプライデータレジスタ、330はページ履歴
メモリである。
次に、ページ履歴メモリ装置103について第
2図を参照して詳細に説明する。
ページ履歴メモリ装置103は主記憶装置10
5上のページに対応した参照ビツトおよび変更ビ
ツトを記憶するためのページ履歴メモリ330
と、ページ履歴メモリの写しの一部を保持するた
めのデータレジスタ313と、データアレイ31
3の内容がページ履歴メモリのどの部分の写しで
あるか否かの情報を保持するためのアドレスアレ
イ303と、それらの周辺回路とから構成されて
いる。中央処理装置101またはチヤネル装置か
らの主記憶装置105へのアクセスに対して、主
記憶装置102はそのリクエスト受付け部201
でアクセス要求がページへの参照であるか変更で
あるかを判断し、参照であれば参照ビツトの更新
要求をページ履歴メモリ103の第1のデータレ
ジスタ302に送出し、変更であれば参照ビツト
および変更ビツトの変更要求をページ履歴メモリ
103の第1のデータレジスタ302へ送出す
る。同時に、そのリクエストのページアドレスを
第1のページアドレスレジスタ301へ送出す
る。
ページ履歴メモリ装置103は参照ビツトなら
びに変更ビツトの更新要求、およびページアドレ
スを受取ると、アドレスアレイ303を読出して
アドレスアレイ303の内容と第1のページアド
レスレジスタ301の内容とを比較器310で比
較し、対応するページの参照ビツト、ならびに変
更ビツトがデータアレイ314のなかに存在する
か否かを調べる。
この結果、データアレイ314のなかに対応す
るページの参照ビツト、および変更ビツトが存在
すれば、第1のページアドレスレジスタ301お
よび第1のデータレジスタ302の内容をそれぞ
れ第2のページアドレスレジスタ312および第
2のデータレジスタ313へ送出し、要求ページ
のデータアレイ314の対応したアドレスの参照
ビツト、または変更ビツトを元の更新要求に応じ
て更新する。これはビツト処理と云われるもので
ある。データアレイ314のなかに対応するペー
ジの参照ビツトおよび変更ビツトが存在しなけれ
ば、第1のページアドレスレジスタ301のアド
レスの指示するアドレスアレイ303の内容を読
出し、第1のスワツプアドレスレジスタ311を
通して第2のスワツプアドレスレジスタ320に
セツトし、同時に第2のページアドレスレジスタ
312の指示するアドレスでデータアレイ314
の内容を読出し、スワツプデータレジスタ322
へセツトする。その後で、ページ履歴メモリ33
0のアドレスを第3の選択手段340によつてス
ワツプアドレスの側に切換え、スワツプデータレ
ジスタ322の内容を書込む。
次に、第3の選択手段340によりページ履歴
メモリ330のアドレスを第3のページアドレス
レジスタ321の側へ切換えて、その内容を読出
す。これより、先にリクエスト受付け部201か
らの参照ビツトおよび変更ビツトの更新要求は第
1のデータレジスタ302と第2のデータレジス
タ313とを介して第3のデータレジスタ324
へ送出され、ページ履歴メモリ330の内容が読
出されるまで保持される。
ページ履歴メモリ330の内容(参照ビツトな
らびに変更ビツト)が読出されると、第3のデー
タレジスタ324に保持されていた値に応じて更
新手段331により上記の内容が更新され、第1
の選択手段342を通してデータアレイ314へ
書込まれる。この時、データアレイ314のアド
レスは第2の選択手段341によつて第3のペー
ジアドレスレジスタ321の側を選択する。
上に説明したようにして、中央処理装置101
ならびにチヤネル装置104からの主記憶装置1
05へのアクセスに伴う参照ビツトならびに変更
ビツトの更新が行われる。
ページ履歴メモリ装置103の参照ビツトおよ
び変更ビツトは、中央処理装置101の要求によ
つて読出すことが可能である。リクエスト受付け
部201を通して中央処理装置101から参照ビ
ツトおよび変更ビツトの読出し要求が到来する
と、要求されるページのアドレスが第1のページ
アドレスレジスタ301にセツトされ、そのアド
レスにもとづいてアドレスアレイ303が検索さ
れ、対応するページの参照ビツトおよび変更ビツ
トがデータアレイ314のなかに存在することが
わかると、データアレイ314から対応するペー
ジの参照ビツトおよび変更ビツトをリプライデー
タレジスタ323へ読出し、第4の選択手段34
3を介して要求元へ返す。対応するページの参照
ビツトおよび変更ビツトがデータアレイ314の
なかに存在しないことがわかると、第1のページ
アドレスレジスタ301に要求されたページアド
レスをセツトし、ページ履歴メモリ330の内容
を読出し、その内容を第4の選択手段343を通
して要求元へ返す。
中央処理装置101から主記憶装置105への
連続したアクセス要求が送出されている状態を考
慮すると、リクエスト受付け部201はリクエス
トに応じて連続した参照ビツトまたは変更ビツト
の更新要求をページ履歴メモリ装置103へ送出
し、ページ履歴メモリ103はリクエストを受取
るとアドレスアレイ303を検索してデータアレ
イ314の内部で処理可能であるか否かを調べ
る。
データアレイ314の内部でヒツト処理が可能
であると、データアレイ314の内部の参照ビツ
トまたは変更ビツトを更新して次のリクエストを
受付ける。このようにして、次の更新要求のリク
エストがヒツト処理可能である限り次の更新要求
を連続的に処理することができる。ところが、最
初のリクエストに対する更新要求がミスヒツトし
た場合には、先に説明したようにページ履歴メモ
リ330を読出さなければならないため、その処
理に長い時間がかかる。従来の技術によれば斯か
る期間に次の更新処理を止めなければならないの
で主記憶装置105へのアクセスを止めなければ
ならなくなるが、本発明ではバイパス処理手段3
15およびアドレス比較手段304を設けること
により、連続した参照ビツトおよび変更ビツトの
更新要求が送出された時に先行する更新要求がミ
スヒツトした場合であつても、後続の更新要求の
ページアドレスが先行のものと異つていてヒツト
処理可能である限り連続して処理できるように構
成されている。
すなわち、最初の更新要求が第1のページアド
レスレジスタ301、および第1のデータレジス
タ302に受付けられ、アドレスアレイ303を
検索して対応する参照ビツトおよび変更ビツトが
データアレイ314に存在しないことがわかる
と、先に説明したようにデータアレイ314の内
容をページ履歴メモリ330へ書込んだ後で、同
じページ履歴メモリ330の内容を読出す処理を
行う。この処理は従来の装置と同様であるが、こ
の期間にバイパス処理手段315によつて次の更
新要求を第1のページアドレスレジスタ301と
第1のデータレジスタ302とによつて受取り、
アドレス比較手段304を使用して先行するリク
エストのページアドレスの入れられている第3の
ページアドレスレジスタ321の内容と、後続の
リクエストのページアドレスの入れられている第
1のページアドレスレジスタ301の内容とを比
較し、両者が異つていた場合には後続のリクエス
トのページアドレスでアドレスアレイ303を検
索する。この結果、次の更新要求をデータアレイ
314の内部で処理することが可能であれば、先
行する更新要求の処理の終了を待たずに先に更新
処理を実行する。
(発明の効果) 以上説明したように本発明は先行する参照ビツ
トおよび変更ビツトの更新要求がミスヒツトした
場合でもバイパス処理によつて後続のリクエスト
を受付け、アドレス比較によりそのページアドレ
スが先行のものと異つていることが判明した場合
にヒツト処理が可能であれば先のミスヒツトの更
新要求の処理が終る前に先に処理することによつ
て、中央処理装置やチヤネル装置からの主記憶装
置へのアクセスが連続した場合であつても参照ビ
ツトおよび変更ビツトの更新による待ち時間を削
減させ、効率よく処理を実行できるという効果が
ある。
【図面の簡単な説明】
第1図は、本発明によりページ履歴メモリ処理
方式を実現するための一実施例を示すブロツク図
である。第2図は、本発明によるページ履歴メモ
リ装置の一実施例を示すブロツク図である。 101……中央処理装置、102……主記憶制
御装置、103……ページ履歴メモリ装置、10
4……チヤネル装置、105……主記憶装置、1
06……2次記憶装置、201……リクエスト受
付け部、202……主記憶アクセス部、301,
312,321……ページアドレスレジスタ、3
02,313,324……データレジスタ、30
3……アドレスアレイ、304……アドレス比較
手段、310……比較器、311,320……ス
ワツプアドレスレジスタ、314……データアレ
イ、315……合成手段、322……スワツプデ
ータレジスタ、323……リプライデータレジス
タ、330……ページ履歴メモリ、331……更
新手段、340〜343……選択手段。

Claims (1)

    【特許請求の範囲】
  1. 1 情報を記憶するための2次記憶装置、ならび
    に前記情報をページ単位に記憶するための主記憶
    装置の間で前記情報を授受できるページ履歴メモ
    リ装置であつて、前記ページが前記主記憶装置上
    で参照されたか否かを示す参照ビツト、ならびに
    前記ページが書換えられたか否かを示す変更ビツ
    トをページ単位に記憶するためのページ履歴メモ
    リと、前記ページ履歴メモリの写しの一部を保持
    するためのデータアレイと、前記データアレイの
    内容が前記ページ履歴メモリ上のどの部分に対応
    するかを示すためのアドレスアレイと、要求元か
    らのページの参照または書換えに対応した前記参
    照ビツトまたは前記変更ビツトの更新要求に対し
    て、対応するページの参照ビツトおよび変更ビツ
    トが前記データアレイのなかに存在するか否かを
    前記アドレスアレイによつて調べ、もし存在すれ
    ば前記データアレイのなかの前記参照ビツトまた
    は前記変更ビツトを更新し、もし存在しなければ
    前記ページ履歴メモリ上の対応する部分を読出
    し、前記要求元からの前記ページの参照または書
    換えに応じて前記対応する部分の内容を更新し、
    前記データアレイに書込むための第1の処理手段
    と、前記主記憶装置のページへの連続したアクセ
    スに伴う前記参照ビツトまたは前記変更ビツトの
    連続した更新要求に対して後続するリクエストを
    先行するリクエストよりも先に処理するためのバ
    イパス処理手段と、前記先行するリクエストと前
    記後続するリクエストとのページアドレスを比較
    するためのアドレス比較手段と、前記連続した主
    記憶装置へのアクセスに対して前記先行するリク
    エストのページアドレスに対応する参照ビツトお
    よび変更ビツトが前記データアレイのなかに存在
    せず、前記ページ履歴メモリをアクセスしている
    ときに前記後続するリクエストのページアドレス
    に対応する参照ビツトおよび変更ビツトが、前記
    データアレイのなかに存在した場合で、前記アド
    レス比較手段により前記後続するリクエストのペ
    ージアドレスと前記先行するリクエストのページ
    アドレスとが異つていた場合には、前記バイパス
    手段により前記後続するリクエストによる前記参
    照ビツトまたは前記変更ビツトを更新するための
    第2の処理手段とを具備して構成したことを特徴
    とするページ履歴メモリ装置。
JP60052622A 1985-03-15 1985-03-15 ペ−ジ履歴メモリ装置 Granted JPS61211752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60052622A JPS61211752A (ja) 1985-03-15 1985-03-15 ペ−ジ履歴メモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60052622A JPS61211752A (ja) 1985-03-15 1985-03-15 ペ−ジ履歴メモリ装置

Publications (2)

Publication Number Publication Date
JPS61211752A JPS61211752A (ja) 1986-09-19
JPH0332821B2 true JPH0332821B2 (ja) 1991-05-14

Family

ID=12919903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60052622A Granted JPS61211752A (ja) 1985-03-15 1985-03-15 ペ−ジ履歴メモリ装置

Country Status (1)

Country Link
JP (1) JPS61211752A (ja)

Also Published As

Publication number Publication date
JPS61211752A (ja) 1986-09-19

Similar Documents

Publication Publication Date Title
JP3259969B2 (ja) キャッシュメモリ制御装置
US4912631A (en) Burst mode cache with wrap-around fill
EP0173909B1 (en) Look-aside buffer least recently used marker controller
JPH0519176B2 (ja)
JPH0548497B2 (ja)
JP2580263B2 (ja) バッファ記憶装置
JPH0332821B2 (ja)
JP2659007B2 (ja) 情報処理方法及び装置
JPH0784879A (ja) キャッシュメモリ装置
JPH0332820B2 (ja)
JP2703255B2 (ja) キャッシュメモリ書込み装置
JP2613258B2 (ja) 情報処理方法及び装置
JP2636485B2 (ja) キャッシュ記憶装置
JPH0784886A (ja) キャッシュメモリ制御方法およびキャッシュメモリ制御装置
JPS63311548A (ja) キャッシュメモリ制御回路
JPH07152650A (ja) キャッシュ制御装置
JPH02156352A (ja) キャッシュメモリ
JPH0526216B2 (ja)
JPH04205535A (ja) コピーオンライト方式
JPH06124235A (ja) キャッシュ制御方式
JPH04148256A (ja) キャッシュ制御装置
JPH0511331B2 (ja)
JPH07325759A (ja) キャッシュ制御方式
JPS6346556A (ja) バツフアメモリ装置
JPS63173146A (ja) キヤツシユメモリ制御システム

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term