JPS61208153A - ペ−ジ履歴メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置におけるページ履歴メモリ装置に
関し、特にその処理方式に関する。

（従来の技術） 従来、この種の情報処理装置においては主記憶°装置の
大容量化と、中央処理装置の高速化とに対応できるだけ
の、大容量で、しかも高速度のページ履歴メモリを実現
するために、低速大容量のメモリと、高速小容量のメモ
リとを組合わせたキャッシュ方式のページ履歴メモリが
使用されてきた。

例えば、特公昭５８−４７７８４には斯かる技術が記載
されている。

キャッシュ方式のページ履歴メモリにおいては、要求元
からの主記憶装置へのアクセスに伴うページ履歴メモリ
の更新の際に、対応する参照ビットおよび変更ビットが
高速のキャッシュメモリに存在した時、すなわちヒツト
した時には、キャッシュメモリ内のみで更新処理を行い
、存在しなかった時、すなわちミスヒツトした時には、
低速のページ履歴メモリ本体をアクセスしてから内容を
要求元のアクセスに応じて更新し、キャッシュメモリへ
書込むように構成されていた。

従来のページ履歴メモリにおいて、低速のページ履歴メ
モリ本体へアクセスしている間は、次の更新を行うこと
ができず、アクセスが終了してからでないと次の更新処
理ができないように構成されていた。

（発明が解決しようとする問題点） 上記の従来技術によるページ履歴メモリ処理方式では、
連続した主記憶装置へのアクセスは、たとえ同一ページ
へのものであっても先のアクセスに伴うページ履歴メモ
リの更新においてミスヒツトを起すと、処理の終了まで
は次のページ履歴メモリの更新ができず、結局、次の主
記憶装置へのアクセスが待たされてしまうという欠点が
あった。

本発明の目的は、中央処理装置およびチャネル装置から
主記憶装置への連続したアクセスに伴うキャッシュ方式
のページ履歴メそすへの連続した更新要求に対して、先
の更新要求がミスヒツトした場合であっても、後続のリ
クエストと先のリクエストとのページアドレスを比較し
て、一致している場合には先のリクエストの更新要求と
後続のリクエストの更新要求との内容を合成して処理す
ることによって上記欠点を除去し、主記憶アクセスが待
たされないように構成したページ履歴メモリ装置を提供
することにある。

（問題点を解決するための手段） 本発明によるページ履歴メモリ装置は情報を記憶するた
めの２次記憶装置、ならびに情報をページ単位に記憶す
るための主記憶装置の間で情報を授受できるものであっ
て、ページ履歴メモリと、データアレイと、アドレスア
レイと、第１の処理手段と、アドレヌ比較手段と、合成
手段と、第２の処理手段とを具備して構成したものであ
る。

ページ履歴メモリは、ページが主記憶装置上で参照され
たか否かを示す参照ビット、ならびに上記ページが書換
えられたか否かを示す変更ビットをページ単位に記憶す
るためのものである。

データアレイは、ページ履歴メモリの写しの一部を保持
するためのものである。

アドレスアレイは、データアレイの内容がページ履歴メ
モリ上のどの部分に対応するかを示すためのものである
。

第１の処理手段は、要求元からのページの参照または書
換えに対応した参照ビットまたは変更ビットの更新要求
に対して、対応するページの参照ビットおよび変更ビッ
トがデータアレイのなかに存在するか否かをアトレアア
レイによって調べ、もし存在すればデータアレイのなか
の参照ビットまたは変更ビットを更新し、もし存在しな
ければページ履歴メモリ上の対応する部分を読出し、要
求元からのページの参照または書換えに応じて対応する
部分の内容を更新し、データアレイに書込むためのもの
である。

アドレス比較手段は、先行するリクエストのページアド
レスと後続するリクエストのページアドレスとを比較す
るためのものである。

合成手段は、先行するリクエストの対応するページへの
アクセスに伴う参照ビットマたは変更ビットの更新要求
と、後続するリクエストの対応するページへのアクセス
に伴う更新要求とを合成するためのものである。

第１の処理手段は、主記憶装置への連続したアクセスに
対して先行するリクエストのページアドレスに対応する
参照ビットおよび変更ビットがデータアレイのなかに存
在せず、ページ履歴メモリをアクセスしているときに後
続するリクエストのアドレスがアドレス比較手段によっ
て先行するリクエストのアドレスと一致することが検出
されたならば、合成手段によシ後続するリクエストの参
照または書換え要求を先行するリクエストのものと合成
し、ページ履歴メモリからデータ情報が読出されたとき
に合成された更新要求にもとづいて参照ビットまたは変
更ビットを更新し、データアレイに書込むためのもので
ある。

（実施例） 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のページ履歴メモリ装置の処理方式を適
用した処理装置の一実施例を示すブロック図である。第
１図において、処理装置は情報を記憶するための２次記
憶装置１０６と、中央処理装置１０１と、チャネル装置
１０４と、主記憶装置１０５と、ページが主記憶装置１
０５上で参照されたか否かを示す参照ビットと書換えら
れたか否かを示す変更ビットとをページ単位に記憶する
ためのページ履歴メモリ装置１０３と、中央処理装置１
０１ならびにチャネル装置１０４による主記憶装置１０
５へのアクセス要求に対して主記憶装置１０５へのアク
セスを制御すると共にアクセスによるページの参照また
は変更に伴う参照ビットまたは変更ビットの更新の要求
をページ履歴メモリ装置１０３に対して送出するための
主記憶制御装置１０２とから構成される。

主記憶制御装置１０２はリクエスト受付は部２０１およ
び主記憶アクセス部２０２よシ構成され、リクエスト受
付は部２０１は中央処理装置１０１およびチャネル装置
１０４から主記憶装置１０５へのアクセスのリクエスト
を受付け、主記憶アクセス部２０２に対して主記憶装置
１０５へのアクセス指示を送出する。リクエスト受付は
部２０１け同時に、要求元からのメモリアクセスのリク
エストに応じてページ履歴メモリ装置１０３に対して参
照ビットおよび変更ビットの更新指示を送出する。すな
わち、中央処理装置１０１およびチャネル装置１０４か
らのリクエストが主記憶装置１０５の読出し時に送出さ
れたならば、ページ履歴メモリ装置１０３に対して参照
ビットのセットを指示し、主記憶装置１０５へのストア
時には参照ビットおよび変更ビットのセットを指示する
。

第２図は、第１図に示すページ履歴メモリ装置の詳細を
示すブロック図である。

第２図において、３０３はアドレスアレイ、３０４はア
ドレス比較手段、３１０は比較手段、３０１．３１２．
３２１はそれぞれ第１〜第３のページアドレスレジスタ
、３０２．３１３．３２４はそれぞれ第１〜第３のデー
タレジスタ、３１１．３２０はそれぞれ第１および第２
のスワップアドレスレジスタ、３４２．３４１．３４０
．３４３はそれぞれ第１〜第４の選択手段、３１４はデ
ータアレイ、３１５は合成手段、３３１は更新手段、３
２２はスワップデータレジスタ、３２３はリプライデー
タレジスタ、３３１ｔページ履歴メモリである。

次に、ページ履歴メモリ装置１０３について第２図を参
照して詳細に説明する。

ページ履歴メモリ装置１０３は主記憶装置１０５上のペ
ージに対応した参照ビットおよび変更ビットを記憶する
ためのページ履歴メモリ３３０と、ページ履歴メモリの
写しの一部を保持するためのデータレジスタ３１３と、
データアレイ３１３の内容がページ履歴メモリのどの部
分の写しであるか否かの情報を保持するためのアドレス
アレイ３０３と、それらの周辺回路とから構成されてい
る。中央処理装置１０１またはチャネル装置からの主記
憶装置１０５へのアクセスに対して、主記憶装置１０２
はそのリクエスト受付は部２０１でアクセス要求がペー
ジへの参照であるか変更であるかを判断し、参照であれ
ば参照ビットの更新要求をページ履歴メモリ１０３の第
１のデータレジスタ３０２に送出し、変更であれば参照
ビットおよび変更ビットの変更要求をページ履歴メモリ
１０３の第１のデータレジスタ３０２へ送出する。同時
に、そのリクエストのページアドレスを第１のページア
ドレスレジスタ３０１へ送出する。

ページ履歴メモリ装置１０３は参照ビットならびに変更
ビットの更新要求、およびページアドレスを受取ると、
アドレスアレイ３０３を読出してアドレスアレイ３０３
の内容と第１のページアドレスレジスタ３０１の内容と
を比較器３１０で比較し、対応するページの参照ビット
、ならびに変更ビットがデータアレイ３１４のなかに存
在するか否かを調べる。

この結果、データアレイ３１４のなかに対応するページ
の参照ビット、および変更ビットが存在すれば、第１の
ページアドレスレジスタ３０１および第１のデータレジ
スタ３０２の内容をそれぞれ第２のページアドレスレジ
スタ３１２およヒ第２のデータレジスタ３１３へ送出シ
、要求ページのデータアレイ３１４の対応したアドレス
の参照ビット、または変更ビットを元の更新要求に応じ
て更新する。これはビット処理と云われるものである。

データアレイ３１４のなかに対応するページの参照ビッ
トおよび変更ビットが存在しなければ、第１のページア
ドレスレジスタ３０１のアドレスの指示するアドレスア
レイ３０３の内容を読出し、第１のスワップアドレスレ
ジスタ３１１を通して第２のスワップアドレスレジスタ
３２０にセットし、同時に第２のページアドレスレジス
タ３１２の指示するアドレスでデータアレイ３１４の内
容を読出し、スワップデータレジスタ３２２ヘセツトす
る。その後で、ページ履歴メモリ３３０のアドレスを第
３の選択手段３４０によってスワップアドレスの側に切
換え、スワップデータレジスタ３２２の内容を書込む。

次に、第３の選択手段３４０によりページ履歴メモリ３
３０のアドレスを第３のページアドレスレジスタ３２１
の側へ切換えて、その内容を読出す。これよシ、先にリ
クエスト受付は部２０１からの参照ビットおよび変更ビ
ットの更新要求は第１のデータレジスタ３０２と第２の
データレジスタ３１３とを介して第３のデータレジスタ
３２４へ送出され、ページ履歴メモリ３３０の内容が読
出されるまで保持される。

ページ履歴メモリ３３０の内容（参照ビットならびに変
更ビット）が読出されると、第３のデータレジスタ３２
４に保持されていた値に応じて艶新手段３３１によシ上
記の内容が更新され、第１の選択手段３４２を通してデ
ータアレイ３１４へ書込まれる。この時、データアレイ
３１４のアドレスは第２の選択手段３４１によって第３
のページアドレスレジスタ３２１の側を選択する。

上に説明し友ようにして、中央処理装置１０１ならびに
チャネル装置１０４からの主記憶装置１０５へのアクセ
スに伴う参照ビットならびに変更ビットの更新が行われ
る。

ページ履歴メモリ装置１０３の参照ビットおよび変更ビ
ットは、中央処理装置１０１の要求によって読出すこと
が可能である。リクエスト受付は部２０１を通して中央
処理装置１０１から参照ピッ）＞よび変更ビットの読出
し要求が到来すると、要求されるページのアドレスが第
１のページアドレスレジスタ３０１にセットされ、その
アドレスにもとづいてアドレスアレイ３０３が検索され
、対応するページの参照ビットおよび変更ビットがデー
タアレイ３１４のなかに存在することがわかると、デー
タアレイ３１４から匁応するページの参照ビットおよび
変更ビットをリプライデータレジスタ３２３へ読出し、
第４の選択手段３４３を介して要求元へ返す。対応する
ページの参照ビットおよび変更ビットがデータアレイ３
１４のなかに存在しないことがわかると、第１のページ
アドレスレジスタ３０１に要求されたページアドレスを
セットし、ページ履歴メモリ３３０の内容を読出し、そ
の内容を第４の選択手段３４３を通して要求元へ返す。

中央処理装置１０１が主記憶装置１０５上のプログラム
を実行している状態を考慮すると、プログラムの連続性
から主記憶装置１０５へのアクセスは同一ページ内へ連
続して送出されることが多く、シたがって参照ビットお
よび変更ビットの更新要求も同一ページへ連続して送出
されることが多い。中央処理装置１０１から主記憶装置
１０５へのアクセス要求が送出されると、リクエスト受
付は部２０１はそのリクエストに応じて参照ビットまた
は変更ビットの更新要求をページ履歴メモリ装置１０３
へ送出する。ページ履歴メモリ装置１０３は、その要求
を第１のページアドレスレジスタ３０１および第１のデ
ータレジスタ３０２で受取シ、第１のページアドレスレ
ジスタ３０１にもとづいてアドレスアレイを検索する。

検索の結果、対応するページの参照ビットおよび変更ビ
ットがデータアレイ３１４のなかに存在すれば、第１の
アドレスレジスタ３０１、ならびに第１のデータレジス
タ３０２の内容はそれぞれ第２のページアドレスレジス
タ３１２、第２のデータレジスタ３１３に送出され、そ
れにもとづいてデータアレイ３１４の内部の対応する参
照ビットマたは変更ビットが更新される。このような状
態では、次のリクエストが連続して送出されてきても、
最初のリクエストと同様にして連続的に処理することが
できる。

ところが、最初のリクエストに対応する参照ビットおよ
び変更ビットの更新要求に対応する参照ビットおよび変
更ビットがデータアレイ３’１４に存在しなかった場合
には、アドレスアレイ３０３からページ履歴メモリ３３
０へのスワツプアドレヌを読出し、データアレイ３１４
から内容を読出し、ページ履歴メモリ３３０へ参照ビッ
トおよび変更ビットの書込みを行い、その後で要求され
たページアドレスに対応する参照ビットならびに変更ビ
ットを読出し、要求内容に応じて更新しデータアレイへ
書込む。ページ履歴メモリのアクセスはデータアレイ３
１４の内部のみでの処理よシ長い時間が必要である。こ
のため、この間に連続して次のリクエストが送られてき
ても、最初のページ履歴メモリ３３０へのアクセスが終
了するまでは次の更新処理を行うことができなくなる。

したがって、従来の装置では中央処理装置１０１から主
記憶装置１０５へのアクセスを止めて、ページ履歴メモ
リ３３０のアクセスが終了するのを待ってから次のアク
セスを処理しなければならなかった。本発明では第３の
ページアドレスレジスタ３２１の内容と第１のページア
ドレスレジスタ３０１の内容とを比較するアドレス比較
手段３０４と、先のページ履歴メそり３３０をアクセス
中にその更新内容を保持する第３のデータレジスタ３２
４と後続のリクエストの更新内容を保持する第２のデー
タレジスタ３１３との内容を合成する合成手段３１５と
を設けることによシ、先行するリクエストのページに対
応する参照ビットおよび変更ビットがデータアレイ３１
４のなかに存在せず、その更新のためにページ履歴メモ
リ３３０をアクセス中に次のリクエストによる更新要求
が送出された場合でも、上記のアドレス比較手段３０４
によって２つのリクエストのページアドレスが一致して
いることが検出された場合には、先のリクエストによる
更新要求と後のリクエストによるそれとを合成して、第
３のデータレジスタ３２４にセットしておき、ページ履
歴メモリ３３Ｇから参照ビットおよび変更ビットが読出
された時、その合成された内容で更新してデータアレイ
に書込むことＫよって、後続の同一ページへのアクセス
を止めずに処理することができる。

また、同様の処理を連続的に行うことによって先のリク
エストによるページ履歴メモリ３３０のアクセス中に連
続的に送出されたリクエストは、同一ページへのもので
ある限シ待たされることなくすべて処理可能である。

（発明の効果） 以上説明したように本発明では、中央処理装置およびチ
ャネル装置から主記憶装置への連続したアクセスに伴う
キャッシュ方式のページ履歴メモリへの連続した更新要
求に対して、先の更新要求がミスヒツトした場合であっ
ても、後続のリクエストと先のリクエストとのページア
ドレスを比較して、一致している場合には先のリクエス
トの更新要求と後続のリクエストの更新要求との内容を
合成して処理することＫよシ、同一ページへの連続した
リクエストはページ履歴メモリのヒツトミスに関係なく
連続して処理できるという効果がある。

【図面の簡単な説明】

第１図は、本発明によシページ履歴メモリ処理方式を実
現するための一実施例を示すブロック図である。 第２図は、本発明によるページ履歴メモリ装置の一実施
例を示すブロック図である。 １０１・・・中央処理装置 １０２・・・主記憶制御装置 １０３・・・ページ履歴メモリ装置 １０４・・・チャネル装置 １０５・・・主記憶装置 １０６・・・２次記憶装置 ２０１・・・リクエスト受付は部 ２０２・・・主記憶アクセス部 ３０１．３１２．３２１・・・ページアドレスレジスタ ３０２．３１３．３２４・・・データレジスタ３０３・
・・アドレスアレイ ３０４・・・アドレス比較手段 ３１０・・・比較器 ３１１．３２Ｇ・・スワップアドレスレジスタ３１４・
・・データアレイ ３１５・・・合成手段 ３２２・・・スワップデータレジスタ ３２３・・・リプライデータレジスタ ３３０・・・ページ履歴メモリ ３３１・・・更新手段 ３４０〜３４３・・・選択手段

Claims (1)

【特許請求の範囲】
1. 情報を記憶するための２次記憶装置、ならびに前記情報
   をページ単位に記憶するための主記憶装置の間で前記情
   報を授受できるページ履歴メモリ装置であつて、前記ペ
   ージが前記主記憶装置上で参照されたか否かを示す参照
   ビット、ならびに前記ページが書換えられたか否かを示
   す変更ビットをページ単位に記憶するためのページ履歴
   メモリと、前記ページ履歴メモリの写しの一部を保持す
   るためのデータアレイと、前記データアレイの内容が前
   記ページ履歴メモリ上のどの部分に対応するかを示すた
   めのアドレスアレイと、要求元からのページの参照また
   は書換えに対応した前記参照ビットまたは前記変更ビッ
   トの更新要求に対して、対応するページの参照ビットお
   よび変更ビットが前記データアレイのなかに存在するか
   否かを前記アドレスアレイによつて調べ、もし存在すれ
   ば前記データアレイのなかの前記参照ビットまたは前記
   変更ビットを更新し、もし存在しなければ前記ページ履
   歴メモリ上の対応する部分を読出し、前記要求元からの
   前記ページの参照または書換えに応じて前記対応する部
   分の内容を更新し、前記データアレイに書込むための第
   １の処理手段と、先行するリクエストのページアドレス
   と後続するリクエストのページアドレスとを比較するた
   めのアドレス比較手段と、前記先行するリクエストの対
   応するページのアクセスに伴う前記参照ビットまたは前
   記変更ビットの更新要求と前記後続するリクエストの対
   応するページへのアクセスに伴う更新要求とを合成する
   ための合成手段と、前記主記憶装置への連続したアクセ
   スに対して前記先行するリクエストのページアドレスに
   対応する参照ビットおよび変更ビットが前記データアレ
   イのなかに存在せず、前記ページ履歴メモリをアクセス
   しているときに前記後続するリクエストのアドレスが前
   記アドレス比較手段によつて前記先行するリクエストの
   アドレスと一致していることが検出されたならば、前記
   合成手段により前記後続するリクエストの参照または書
   換え要求を前記先行するリクエストのものと合成し、前
   記ページ履歴メモリからデータ情報が読出されたときに
   前記合成された更新要求にもとづいて前記参照ビットま
   たは前記変更ビットを更新し、前記データアレイに書込
   むための第２の処理手段とを具備して構成したことを特
   徴とするページ履歴メモリ装置。