JPH01276348A - ２次キャッシュメモリ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔（既　　要〕 計算機の主記憶装置の実効アクセス速度を向上する２階
層キャッシュメモリの方式に関し、既存システムへの追
カロ、増設が比較的容易な構成で、実効的にキャッシュ
メモリの容量を拡張できる２次キャッシュメモリ方式を
目的とし、主記憶装置、処理装置、及び該処理装置ごと
の１次キャッシュメモリを有し、該１次キャッシュメモ
リは該処理装置が要求する該主記憶装置のデータを保持
し、所定の場合に該保持するデータを該主起４１装置に
格納する計算機において、該１次キャッシュメモリから
主記憶装置へのデータ格納を監視して、該データ及び該
データの格納先アドレスを保持する記憶手段と、該１次
キャッシュメモリから該主起４．１装置へのアクセス要
求を監視し、該要求が該記憶手段に保持するアドレスへ
のアクセス要求の場合に、該記４１手段に保持する当該
データを該１次キャッシュメモリへ転送すると共に、該
主記す、ａ装置による該要求の実行を抑止する手段を設
けるように構成する。

〔産業上の利用分野〕

本発明は、計算機の主記憶装置の実効アクセス速度を向
上する２階層キャッシュメモリに係り、特に処理装置ご
とに１次キャッシュメモリを有するシステムにおける、
処理装置に共通に設ける２次キャッシュメモリの方式に
関する。

〔従来の技術と発明が解決しようとする課題〕第２図は
計算機の構成例を示すブロック図である。計算機は１以
上の処理装置１を有し、各処理装置１はそれぞれキャッ
シュメモリ２を介して共有ハス３に接続されて主記憶装
置４を共用するように構成される。

キャッシュメモリ２は公知のように、処理装置１に近接
して設けられる比較的高速小容量メモリを主体に構成さ
れ、主記憶装置４上の処理装置１がアクセスを要求した
データを含む所定長のブロックを保持して、そのブロッ
クのデータに対してその後アクセス要求があると、主記
す、ａ装置４にアクセスすることなくキャッシュメモリ
２からデータを供給することにより、処理装置１から見
た主記憶装置４の実効アクセス速度を向上する機構であ
る。

第３図は典型的なキャッシュメモリ２の構成例を示し、
キャッシュメモリ２には前記のようにしてデータのブロ
ックを保持するためのデータメモ１月０と、データメモ
リ同に対応した構成を有し、各ブロックの主記憶装置４
上のアドレスを示す情報及びその他の制御情報を保持す
るタグメモ１月１があり、例えば処理装置１からアクセ
ス要求を制御回路１２に受けると、アルレスハス１３で
受げ取るアドレスによってタグメモ１月１を検索する。

要求アＩ・レスと一致する情報がタグメモリ１１に保持
されていれば、それに対応するデータメモリ１０上のデ
ータが要求のデータであり、読出し要求であればそのデ
ータをデータメモ１月Ｏから読み出して、データバス１
４によって処理装置１に渡し、書き込み要求であれば処
理装置１からデータバス１４で受は取るデータによりデ
ータメモ１月０の内容を更新する。又その際制御回路１
２はタグメモ１月１の該当項にアクセス頻度、更新有無
等を示す制御情報を記録しておく。

もし要求のアドレスがタグメモ１月１に無かった場合に
は、制御回路１５が要求アドレスのデータを要求するコ
マンドを、共有バス３の中の制御ノ＼ス１６に送出する
。

このコマンドは共有ハス３に接続するすべての装置で受
信され、主記憶装置４は要求のアドレスへのアクセスを
開始し、データのブロックを読み出すと、データ転送コ
マンドを制御ハス１６に送り、同時に共有ハス３上のデ
ータバス１７にブロックを送出するので、要求元の制御
回路１５ではデータバス１７のデータをデータメモリ１
０の所定項に書込み、タグメモ１月１の対応する項にア
ドレス情報その他を設定する。

要求元の制御回路１５から制御ハス１６に送出したづ− データ要求コマンドは、又他のキャッシュメモリ２の制
御回路１５に受信され、且つアドレス情報は共有ハス３
のアドレスバス１８によって各キャッシュメモリ２へ送
られ、それらのタグメモ１月１を検索する。

その結果、もし要求のアドレス情報を持つキャッシュメ
モリ２があると、その制御回路１５は制御ハス１６にデ
ータ転送コマンドを送出し、同時にデータメモ１月０か
ら該当データのプロ・ツクを読み出してデータバス１７
に送出するので、要求元のキャッシュメモリ２では前記
主記憶装置４からの場合と同様にしてデータを受は取る
。又、この場合には主記憶装置４はデータ転送コマンド
を検出して、前記のアクセス動作を中止する。

以」−のようにして新たなブロックをデータメモ１月Ｏ
に書き込む場合に、データメモ１月Ｏに空きの領域が無
い場合には、制御回路１５は前記のデータ要求コマンド
を発行する前に適当な領域を選択して以前の内容を無効
にして空き領域を作る。

そのためにタグメモ１月１のアクセス状況等の悄十襲を
参照し、なるべく以後アクセスされる可能性の少ないブ
ロックを決定するための、適当ないわゆるＬＲＵ論理等
に従って無効にする１プロ・ツクをｉｆｆ択する。

その結果選択したブロックについて、タグメモリ１１に
そのブロックに書込めを行った売ことを示す更新表示が
ある場合には、無効にする前にそのブロックを主記憶装
置４へ転送して、主記憶装置４の内容を最新内容に一致
させるための、いわゆるスワップアウトが必要になる。

従ってその場合には、制御回路１４が制御ハス１Ｇにス
ワップアウトコマンドを送出し、データメモリ１７にデ
ータメモリ１０から読み出した当該ブロックを送出し、
主記憶装置４はそれらを受は取って、コマンドで指定さ
れた格納先アドレスにブロックを書き込む。

このようなキャッシュメモリ２は公知のように、データ
メモリ１０を大きくすれば、処理装置１がデータを要求
したとき、そのデータがデータメモ１月０に保持されて
いる可能性が大きくなり、主起土ａ装置４にアクセスす
ることなくデータメモ１月０から比較的高速にデータを
得ることができて、実効的なアクセス時間を短縮する効
果を増大することができる。

しかし、キャッシュメモリ２は各処理装置１ごとに設シ
シるので、データメモ１月０の増加及びそのための関連
する制御機構の増加のコスト増加が大きくなり易い。又
高速性を維持するためにキャッシュメモリ２は処理装置
１に近接しておく必要があり、処理装置と同一の集積回
路チップ内に設置することが要求される場合すらあるの
で、データヤソシュメモリとして、別に処理装置に共通
に設Ｌ３る２次キャッシュメモリとで２階層構成とし、
既存システムへの追加、増設が比較的容易で、キャッシ
ュメモリの実効的な容量拡張が可能な２次キャッシュメ
モリ方式を目的とする。

〔課題を解決するための手段〕

第１図は、本発明の構成を示すブロック図である。

第１図（ａｌは１以上の処理装置１が、それぞれの１次
キャッシュメモリ２４を介して共有ハス３に接続して主
記憶装置４を共用する計算機システムの、共有バス３に
更に２次キャッシュメモリ２０を付加した構成を示し、
２次キャッシュメモリ２０は第１図（ｂ）に示すように
、主記憶装置４のデータのブロックを保持するデータメ
モリ２１と、データメモリ２１に保持するデータのアド
レス情報等を保持するタグメモリ２２と、共有ハス３上
のコマンドを監視して、データメモリ２１、タグメモリ
２２を制御する制御回路２３からなる。

〔作　用〕

２次キャッシュメモリ２０に対して、各処理装置１のキ
ャッシュメモリを１次キャッシュメモリ２４とし、従来
と同様に処理装置１が要求する主記憶装置４のデータを
保持し、又所要データを主記憶装置４にスワ・ップアウ
Ｉ・するように構成する。

２次キャッシュメモリ２０の制御回路２３ば、常時共有
ハス３の制御ハス１６に送出されるコマンドを監視し、
１次キャッシュメモリ２４から主記憶装置４ヘデータを
格納するスワップアウトコマンドを検出すると、そのコ
マンドで送られるデータ及びデータの格納先アドレスを
取り込んで、データメモリ２１及びタグメモリ２２に格
納する。

又、共有バス３に送出されたコマンドに１次キャッシュ
メモリ２４から主起（１装置４へのアクセス要求を検出
すると、要求アドレスのデータを保持しているか検索し
、該当データがある場合には、そのデータを要求元の１
次キャッシュメモリ２４に転送すると共に、主起憶装Ｎ
４による該要求の実行を抑止する。

以上の方式により、適当なメモリからなる２次キャッシ
ュメモリを処理装置１に共通に共有バスに接続して、キ
ャッシュメモリの拡張として使用することが可能になる
。

〔実施例〕

第１図において各処理装置１の１次キャッシュメモリ２
４は従来のキャッシュメモリ２と同様の例えば第３図に
示す構成とし、処理装置１が要求する主記憶装置４のデ
ータを保持し、処理装置１からアクセス要求を制御回路
１２に受けると、要求アドレスのデータを保持している
か検索して、データがあればデータメモリ１０からデー
タを読み出して処理装置１に渡し、又は処理装置１から
受は取るデータでデータメモ１月０の内容を更新する。

もし要求のアドレスがタグメモリ１１に無かった場合に
は、制御回路１５が要求アドレスのデータを含むブロッ
クを要求するコマンドを、共有バス３の中の制御バス１
６に送出する。

このコマンドは共有ハス３に接続するすべての装置で受
信され、主記憶装置４は要求のアドレスへのアクセスを
開始し、データのブロックを読み出すと、データ転送コ
マンドを制御バス１６に送り、同時に共有バス３上のデ
ータバス１７に読み出したデータを送出するので、要求
元の１次キャッシュメモリ２４がデータを受り取る。又
、データ要求コマンドは、他の１次キャッシュメモリ２
４の制御回路１５に受信されて要求のデータの検索が行
われ、もし要求のアドレス情報を持つ１次キャッシュメ
モリ２４があると、その制御回路１５は制御バス１６に
データ転送コマンドを送出し、同時にデータメモ１月Ｏ
から該当データのブロックを読み出してデータバス１７
に送出するので、要求元の１次キャッシュメモリ２４で
は前記主記憶装置４からの場合と同様にしてデータを受
は取る。又、この場合には主記憶装置４はデータ転送コ
マンドを検出して、アクセス動作を中止する。

このように新たなブロックをデータメモ１月０に書き込
む場合に、データメモリ１０に空きの領域が無い場合に
は、制御回路１５はデータ要求のコマンドを発行する前
に適当な領域を選択して以前の内容を無効にして空き領
域を作り、もし無効にするデータに更新表示がある場合
にはスワップアウトを行う。その場合、制御回路１−６
−は制御ハス１６にスワップアウトコマンドを送出し、
データバス１７にデータメモ１月０から読み出した当該
ブロックを送出し、主記憶装置４はそれらを受は取って
、コマンドで指定された格納先アドレスにプロ・ツタを
害き込む。

２次キャッシュメモリ２０は共有バス３に１次キャッシ
ュメモリ２４と同様に接続され、その制御回路２３は常
時共有バス３の制御ハス１６に送出されるコマンドを監
視している。

そこで、１次キャッシュメモリ２４から前記のようにス
ワップアウトコマンドが送出されたことを検出すると、
前記の主記憶装置４の動作と並行して、そのコマンドを
共有ハス３から制御回路２３に取り込んで、コマンドに
指定されている格納先アドレスによって定まる、データ
メモリ２１の項に、コマンドと共にデータバス１７に送
出されているデータのブロックを書き込む。又、データ
メモリ２１の書込み位置に対応するタグメモリ２２の項
に前記格納先アドレスの情報等を格納して、１次キャッ
シュメモリ２４の場合と同様に主記憶装置４のブロック
を保持する。

このように新たなブロックを保持する場合に、データメ
モリ２１に空き領域が無かった場合には、例えば先着順
等の適当な論理で１ブロツクを選択し、それを無効にし
てその位置に新たなブロックを書き込む。なお、２次キ
ャッシュメモリ２０に保持するデータは前記のように主
記憶装置４ヘスワソプアウトされたブロックを並行に取
り込んだものであるので、以前のデータを無効化する場
合に１次キャッシュメモリのようにスワップアウトを考
慮する必要は無い。

次に、制御回路２３が共有ハス３上で１次キャッシュメ
モリ２４から送出された主記憶装置４へのアクセス要求
コマンドを検出すると、１次キャッシュメモリ２４が他
の１次キャッシュメモリ２４の要求を検出した場合と同
様に、コマンドで指定される要求アドレスをアドレスバ
ス１８で取り込んで、タグメモリ２２を検索する。その
結果、もし要求のアドレス情報があると、制御回路２３
は制御バス１６に１次キャッシュメモリ２４が発行する
のと同しデータ転送コマンドを送出し、同時にデータメ
モ１Ｊ２１から該当データのブロックを読み出してデー
タバス１７に送出するので、要求元の１次キャッシュメ
モリ２４では、前記他の１次キャッシュメモＩＪ２４か
らデータを受は取る場合と同様にデータを受は取る。又
、この場合には主記憶装置４も前記と同様にデータ転送
コマンドを検出してアクセス動作を中止する。

２次キャッシュメモリ２０は、適当な記憶容量のデータ
メモリ２１ごとに増設できるように構成し、各単位の２
次キャッシュメモリ２０を所要数共有ハス３に接続する
ようにすることかできる。その場合に各２次キャッシュ
メモリは、例えば主記憶装置４のアドレスを区分して担
当するものとし、担当のアドレス範囲は制御回路２３に
設定しておいて、制御回路２３がスワップコマンドを取
り込んだとき自身の担当範囲か識別するようにする。

以上の方式により、適当なメモリからなる２次キャッシ
ュメモリを処理装置に共通に設け、キャッシュメモリの
拡張として使用することが可能になるので、処理装置対
応に設ける１次キャッシュメモリの場合のような増設の
制約が無くなり、且つ前記のようにして容易に必要な容
量の２次キャッシュメモリを設置することができる。

〔発明の効果〕

以」二の説明から明らかなように本発明によれば、複数
の処理装置を存する計算機のキャッシュメモリ方式にお
いて、既存システムへの追加、増設が比較的容易な構成
の２次キャッシュメモリによってキャッシュメモリを増
強することが可能になるという著しい工業的効果がある
。

【図面の簡単な説明】

第１図は本発明の構成を示すブロック図、第２図は従来
の計算機の構成例ブロック図、第３図はキャッシュメモ
リの構成例ブロック図である。 図において、 １は処理装置、　　　　　２はキャッシュメモリ、３ば
共有ハス、　　　　　４は主記憶装置、１０．２１はデ
ータメモリ、１１．２２はタグメモリ、１２．１５．２
３ば制御回路、 １６は制御ハス、　　　　１７はデータバス、１８はア
ドレスバス、 ２０は２次キヤ・ンシュメモリ、 ２４は１次キャッシュメモリ を示す。

Claims (1)

1. 【特許請求の範囲】 主記憶装置（４）、処理装置（１）及び該処理装置ごと
   の１次キャッシュメモリ（２４）を有し、該１次キャッ
   シュメモリは該処理装置が要求する該主記憶装置のデー
   タを保持し、所定の場合に該保持するデータを該主記憶
   装置に格納する計算機において、該１次キャッシュメモ
   リ（２４）から主記憶装置（４）へのデータ格納を監視
   して（２３）、該データ及び該データの格納先アドレス
   を保持する記憶手段（２１、２２）と、 該１次キャッシュメモリ（２４）から該主記憶装置（４
   ）へのアクセス要求を監視し、該要求が該記憶手段（２
   ２）に保持するアドレスへのアクセス要求の場合に、該
   記憶手段（２１）に保持する当該データを該１次キャッ
   シュメモリへ転送すると共に、該主記憶装置による該要
   求の実行を抑止する手段を設けたことを特徴とする２次
   キャッシュメモリ方式。