JPH0499054A - サーディップ型パッケージ - Google Patents
サーディップ型パッケージInfo
- Publication number
- JPH0499054A JPH0499054A JP2208529A JP20852990A JPH0499054A JP H0499054 A JPH0499054 A JP H0499054A JP 2208529 A JP2208529 A JP 2208529A JP 20852990 A JP20852990 A JP 20852990A JP H0499054 A JPH0499054 A JP H0499054A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- package
- glass layer
- recess
- recessed part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 14
- 230000009977 dual effect Effects 0.000 title 1
- 239000011521 glass Substances 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 10
- 230000008018 melting Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000005394 sealing glass Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置用のサーディツプ型パッケージに関
する。
する。
従来のサーディツプ型パッケージは、第２図に示すよう
に、中央部に設けな凹部２の底面に素子載置部を有する
セラミックベース１の凹部２の上段水平面に低融点ガラ
ス層３を介して接合したり−ド４を設けて構成され、凹
部２の素子載置部に半導体チップ６をマウントし、半導
体チップ６とり−ド４との間をボンディング線７で接続
し、封止ガラス層８を介してセラミックキャップ９をパ
ッケージに接合して封止する。
に、中央部に設けな凹部２の底面に素子載置部を有する
セラミックベース１の凹部２の上段水平面に低融点ガラ
ス層３を介して接合したり−ド４を設けて構成され、凹
部２の素子載置部に半導体チップ６をマウントし、半導
体チップ６とり−ド４との間をボンディング線７で接続
し、封止ガラス層８を介してセラミックキャップ９をパ
ッケージに接合して封止する。
上述した従来のサーディツプ型パッケージは、凹部上段
水平面に設けたリードが一つの平面内に形成されている
ため、リードの本数は、凹部上段面の幅とリードの幅及
びリード間ピッチにより決まり、従ってビン数が増加す
ると、セラミックベースの大きさを大きくしなければな
らないという欠点がある。
水平面に設けたリードが一つの平面内に形成されている
ため、リードの本数は、凹部上段面の幅とリードの幅及
びリード間ピッチにより決まり、従ってビン数が増加す
ると、セラミックベースの大きさを大きくしなければな
らないという欠点がある。
本発明のサーディツプ型パッケージは、中央部に設けた
凹部底面に素子載置部を有するセラミックベースと、前
記凹部上段水平面に設けた低融点ガラス層により接合し
たリードとを有するサーディツプ型パッケージにおいて
、前記カードが互に前記低融点ガラス層を介して多層に
積層され且つ前記凹部側の先端が階段状に形成されて構
成される。
凹部底面に素子載置部を有するセラミックベースと、前
記凹部上段水平面に設けた低融点ガラス層により接合し
たリードとを有するサーディツプ型パッケージにおいて
、前記カードが互に前記低融点ガラス層を介して多層に
積層され且つ前記凹部側の先端が階段状に形成されて構
成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す断面図である。
第１図に示すように、中央部に設けた凹部２の底面に素
子載置部を有するセラミックベース１の凹部２の上段水
平面に低融点ガラス層３を介して順次積層したリード４
，５を設け、且つリード４．５の凹部２側の先端を階段
状に形成してパ・ンケージを構成する。
子載置部を有するセラミックベース１の凹部２の上段水
平面に低融点ガラス層３を介して順次積層したリード４
，５を設け、且つリード４．５の凹部２側の先端を階段
状に形成してパ・ンケージを構成する。
次に、凹部２の素子載置部に半導体チップ６をマウント
し、半導体チップ６とリード４．５との間をボンディン
グ線７で電気的に接続し、パッケージの最上面に封止ガ
ラス層８によりセラミックキャップ９と接合してパッケ
ージを封止する。
し、半導体チップ６とリード４．５との間をボンディン
グ線７で電気的に接続し、パッケージの最上面に封止ガ
ラス層８によりセラミックキャップ９と接合してパッケ
ージを封止する。
〔発明の効果〕
以上説明したように本発明は、素子載置部周囲の凹部上
段水平面に低融点ガラスを介して積層されたリードを階
段状に形成する事によりセラミックベースの面積を大き
くすることなく、多数のリードを設けることができると
いう効果を有する。
段水平面に低融点ガラスを介して積層されたリードを階
段状に形成する事によりセラミックベースの面積を大き
くすることなく、多数のリードを設けることができると
いう効果を有する。
第１図は本発明の一実施例を示す断面図、第２図は従来
のサーディツプ型パッケージの一例を示す断面図である
。 １・・・セラミックベース、２・・・凹部、３・・・低
融点ガラス層、４．５・・・リード、６・・・半導体チ
ップ、７・・・ボンディング線、８・・・封止ガラス層
、９・・・セラミックキャップ。
のサーディツプ型パッケージの一例を示す断面図である
。 １・・・セラミックベース、２・・・凹部、３・・・低
融点ガラス層、４．５・・・リード、６・・・半導体チ
ップ、７・・・ボンディング線、８・・・封止ガラス層
、９・・・セラミックキャップ。
Claims (1)
- 中央部に設けた凹部底面に素子載置部を有するセラミ
ックベースと、前記凹部上段水平面に設けた低融点ガラ
ス層により接合したリードとを有するサーディップ型パ
ッケージにおいて、前記リードが互に前記低融点ガラス
層を介して多層に積層され且つ前記凹部側の先端が階段
状に形成されたことを特徴とするサーディップ型パッケ
ージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208529A JPH0499054A (ja) | 1990-08-07 | 1990-08-07 | サーディップ型パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2208529A JPH0499054A (ja) | 1990-08-07 | 1990-08-07 | サーディップ型パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0499054A true JPH0499054A (ja) | 1992-03-31 |
Family
ID=16557696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2208529A Pending JPH0499054A (ja) | 1990-08-07 | 1990-08-07 | サーディップ型パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0499054A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990056764A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 볼 그리드 어레이 패키지 |
-
1990
- 1990-08-07 JP JP2208529A patent/JPH0499054A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990056764A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 볼 그리드 어레이 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7737452B2 (en) | Light-emitting element package and light source apparatus using the same | |
| JPH0794627A (ja) | 半導体装置 | |
| JPH04302164A (ja) | 半導体装置 | |
| JPS62119952A (ja) | 集積回路装置 | |
| JPH0499054A (ja) | サーディップ型パッケージ | |
| JPH0221139B2 (ja) | ||
| JPH0472750A (ja) | ガラス封止型半導体装置 | |
| JPS6254456A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH098360A (ja) | 発光ダイオード | |
| JPH02312265A (ja) | 半導体装置 | |
| JPH01272144A (ja) | 半導体装置とその組立方法 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPS60206144A (ja) | 半導体装置およびその製造方法 | |
| JPS6362335A (ja) | 集積回路装置 | |
| JPH0226059A (ja) | 樹脂封止型半導体装置 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| JPS6384143A (ja) | 半導体装置 | |
| JPS59231826A (ja) | 半導体装置 | |
| JPH03152966A (ja) | 半導体装置用リードフレーム | |
| JPH02306657A (ja) | 半導体装置 | |
| JPH0499341A (ja) | Ｔａｂ方式半導体装置 | |
| JPH027580A (ja) | 半導体光結合素子 | |
| JPH02109410A (ja) | 樹脂封止型半導体装置 | |
| JPH0493051A (ja) | 薄型モジュール | |
| JPS59198744A (ja) | 樹脂封止型半導体装置 |