JPH0488737A - 自己アドレス設定方式 - Google Patents

自己アドレス設定方式

Info

Publication number
JPH0488737A
JPH0488737A JP20366590A JP20366590A JPH0488737A JP H0488737 A JPH0488737 A JP H0488737A JP 20366590 A JP20366590 A JP 20366590A JP 20366590 A JP20366590 A JP 20366590A JP H0488737 A JPH0488737 A JP H0488737A
Authority
JP
Japan
Prior art keywords
slave
master
address
relay switch
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20366590A
Other languages
English (en)
Inventor
Akihiko Takahashi
昭彦 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20366590A priority Critical patent/JPH0488737A/ja
Publication of JPH0488737A publication Critical patent/JPH0488737A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は一つのマスターと複数のスレーブから構成され
る情報収集装置におけるマスター、スレーブ間のデータ
通信を行う際、必要となるスレーブの自己アドレスの設
定方式に関する。
(従来の技術〕 従来、この種の情報収集装置において、複数のスレーブ
にそれぞれアドレスを設定する際には、各スレーブに対
して設けられたデイツプスイッチ等の機構的な手段を利
用して直接人間がアドレスを設定する方式がとられてい
る。
(発明が解決しようとする課題〕 しかし、この方式の場合、複数のスレーブの全てに対し
てアドレスを設定する際には該5数の機構的な手段を人
間が操作する必要があり、操作に多大な時間を有すると
いう問題がある。また、同−のアドレスを複数のスレー
ブに設定したり、他のシステムのアドレスを設定する等
の誤設定が生じるという問題がある。
本発明の目的は、アドレス設定を自動的にしかも誤るこ
となく実行することを可能にしたアドレス設定方式を捉
供することにある。
〔課題を解決するための手段] 本発明の自己アドレス設定方式は、1つのマスターと、
複数個のスレーブと、各スレーブに対応して設けられて
アドレスが設定される記憶素子と、前記各スレーブとマ
スターとを結ぶ通信線に各スレーブに対応して設けられ
たリレースイッチとを備えており、マスターは通信線を
通してアドレス設定開始命令2アドレス設定命令を順序
的に出力でき、前記スレーブはアドレスが未設定のとき
にマスターからのアドレスを対応する記憶素子に設定す
るとともに、対応するリレースイッチを制御してマスタ
ーを次段のスレーブにも接続させ、かつマスターに対し
て設定完了の応答を出力するように構成している。
二こで、リレースイッチは各スレーブに対して段階的に
直列接続され、スレーブからの制御信号により切替端子
を切り替えることで次段のリレースイッチにより次段の
スレーブをマスターに接続するように構成している。
〔作用] 本発明によれば、複数のスレーブは、それぞれに対応し
て設けたリレースイッチを制御することで、自己に対す
るアドレスが設定されたときには、次段のスレーブをマ
スターに対して接続して行くことで、各スレーブに対し
て順序的にアドレスを自動設定することができる。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例を示すブロック構成図である
。同図において、1は1個のマスターであり、これに対
して複数個(N個)のスレーブ2〜2Nが配設される。
各スレーブ2.〜2Nにはそれぞれ通信接続解除リレー
スイッチ3■〜3Nと、記憶素子としてのEEPROM
4.〜4Nが対応して設けられている。
そして、マスター1の出力端が第1段の通信線接続解除
リレースイッチ31の共通端子Cに接続され、このリレ
ースイッチの一方の切替端子Aは次段のリレー3zの共
通端子Cに接続される。また、他方の切替端子Bは終端
される。また、共通端子Cはスレーブ2.の入力端に接
続され、逆にリレースイッチ31はスレーブ21からの
制御信号が入力されるようになっている。さらに、スレ
ーブ2.の出力端はマスター1の入力端に接続され、同
時にスレーブ21はEEPROM4.に接続され、情報
を入出力することができる。
この構成は、第2段のリレースイッチ32.スレーブ2
□、EEPROM4□も同様であり、さらに第N段のリ
レースイッチ38.スレーブ2N。
EEFROM4Nまで同様に構成される。但し、第N段
のリレースイッチ3、では2つの切替端子A、Bには何
も接続されない。これにより、各リレースイッチ31〜
38は全てのスレーブ21〜28に対して段階的に直列
接続されることになる。
次に、アドレス設定動作を説明する。
イマ、マスター1の出力端がリレースイッチ3゜〜3.
4を通してスレーブ2.〜2Nまでつながっているとす
る。この状態はマスター1とスレーブ21〜2Nの間で
のポーリングが可能であることを示す。
この状態において、スレーブ21〜2Nのアドレスを設
定するには、まずマスター1はスレーブ2、〜2Nに対
し、アドレス設定開始命令を出力端から出力する。スレ
ーブ2□〜2Nはこの命令を各リレースイッチ31〜3
Nの共通端子Cを通して入力端から入力すると、リレー
スイッチ3〜3、に対し、終端側の切替端子Bに切り替
えるように制御すると共に、EEPRON4.〜4.4
内に設定されているアドレス値を無効にする。この結果
、マスターlと一番最初につながるスレーブ2.のみが
マスター1につながることになる。
次に、マスター1はスレーブ21〜2Nに対し任意の自
己アドレスを設定するアドレス設定命令を出力端から出
力する。この時、マスター1にはスレーブ21のみがつ
ながっているため、スレーブ2.にのみ任意の自己アド
レスが設定されることになる。これと同時に、スレーブ
21 はリレースイッチ31に対し、通信線をつなぐよ
うに、すなわち共通端子Cを切替端子Aに接続するよう
に制御するとともに、EEPRON4.に設定されたア
ドレス値を保持する。
次に、スレーブ21はマスター1に対し設定されたこと
を示す応答を出力端から出力する。マスター1は応答を
入力端から入力すると、再びスレーブ21〜2Nに対し
、最初に設定した値とは異なる任意の自己アドレスを設
定するアドレス設定命令を出力端から出力する。
この時、前記したリレースイッチ31の動作により、ス
レーブ2.と、リレースイッチ3□を介して次段のスレ
ーブ2□がマスター1の出力端に接続しているので、ス
レーブ21とスレーブ2□はそれぞれ入力端からアドレ
ス設定命令を入力する。スレーブはマスター1からアド
レスが既に設定されている時は何も動作しないので、未
設定のスレーブ2□に自己アドレスが設定されることに
なる。これと同時に、スレーブ2!はリレースイッチ3
□に対し、通信線を切替端子Aにつなぐように制御する
と共にE E P RON 4 mに設定されたアドレ
ス値を保持する。
次に、マスター1に対し設定されたことを示す応答を出
力端から出力する。マスターlは応答を入力端から入力
すると、再びスレーブ21〜2Nに対し、任意の自己ア
ドレスを設定するアト、レス設定命令を出力端から出力
する。
この一連のシーケンスをスレーブ2Nまで繰返す。スレ
ーブ28まで自己アドレスが設定されると、マスター1
はスレーブ2.〜2Nに対し、アドレス設定終了命令を
出力端から出力する。スレーブ21〜2Nはこの命令を
入力端から入力すると、以後EEPRON4.〜4N内
に設定されている。アドレス値でもってマスター1から
スレーブ21〜28に対するポーリングに答える。
〔発明の効果] 以上説明したように本発明は、複数のスレーブハ順序的
にマスターに接続されてアドレス設定が行われ、かつ自
己に対するアドレスが設定されたときには、次段のスレ
ーブをマスターに対して接続することで、各スレーブに
対して順序的にアドレスを自動設定することができる。
これにより、各スレーブのアドレスを人間が直接設定す
る必要が無くなり、迅速なアドレス設定が実現できる。
また、同一のアドレスを複数のスレーブに設定し、ある
いは他のシステムのアドレスを設定する等の誤設定を未
然に防止することができる効果もある。
【図面の簡単な説明】
第1図は本発明のアドレス設定方式の一実施例のブロン
ク構成図である。 1・・・マスター、21〜2N・・・スレーブ、31〜
3、・・・通信接続解除リレースイッチ、4、〜4N・
・・EEPROM。 第1図

Claims (1)

  1. 【特許請求の範囲】 1、1つのマスターと、複数個のスレーブと、各スレー
    ブに対応して設けられてアドレスが設定される記憶素子
    と、前記各スレーブとマスターとを結ぶ通信線に各スレ
    ーブに対応して設けられたリレースイッチとを備え、前
    記マスターは通信線を通してアドレス設定開始命令、ア
    ドレス設定命令を順序的に出力でき、前記スレーブはア
    ドレスが未設定のときにマスターからのアドレスを対応
    する記憶素子に設定するとともに、対応するリレースイ
    ッチを制御してマスターを次段のスレーブにも接続させ
    、かつマスターに対して設定完了の応答を出力するよう
    に構成したことを特徴とする自己アドレス設定方式。 2、リレースイッチは各スレーブに対して段階的に直列
    接続され、スレーブからの制御信号により切替端子を切
    り替えることで次段のリレースイッチにより次段のスレ
    ーブをマスターに接続するように構成してなる特許請求
    の範囲第1項記載の自己アドレス設定方式。
JP20366590A 1990-07-31 1990-07-31 自己アドレス設定方式 Pending JPH0488737A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20366590A JPH0488737A (ja) 1990-07-31 1990-07-31 自己アドレス設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20366590A JPH0488737A (ja) 1990-07-31 1990-07-31 自己アドレス設定方式

Publications (1)

Publication Number Publication Date
JPH0488737A true JPH0488737A (ja) 1992-03-23

Family

ID=16477826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20366590A Pending JPH0488737A (ja) 1990-07-31 1990-07-31 自己アドレス設定方式

Country Status (1)

Country Link
JP (1) JPH0488737A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320871B1 (en) 1997-01-24 2001-11-20 Matsushita Electric Industrial Co. Ltd. Communication network

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115236A (ja) * 1987-10-28 1989-05-08 Fujitsu Ltd アドレス設定方式
JPH02301244A (ja) * 1989-05-15 1990-12-13 Mitsubishi Electric Corp 通信制御システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01115236A (ja) * 1987-10-28 1989-05-08 Fujitsu Ltd アドレス設定方式
JPH02301244A (ja) * 1989-05-15 1990-12-13 Mitsubishi Electric Corp 通信制御システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320871B1 (en) 1997-01-24 2001-11-20 Matsushita Electric Industrial Co. Ltd. Communication network

Similar Documents

Publication Publication Date Title
KR970042189A (ko) 엘리베이터의 분산 군관리제어 방법
JPH0488737A (ja) 自己アドレス設定方式
JP2510221B2 (ja) ネットワ―クのノ―ドアドレス設定方式
JP3445668B2 (ja) 通信システム
JPH0730941B2 (ja) 空気調和機
JP2005051507A (ja) 通信システムおよびそのアドレス設定方法
JPS61112204A (ja) リモ−トプロセス入出力装置
JP2756719B2 (ja) 除霜制御システム
JP2818002B2 (ja) チャネルスイッチ制御方式
JPS60684B2 (ja) 制御装置のインターフエース
JPS6136859A (ja) インタフエ−ス制御装置
JP2500699B2 (ja) 複数機器グル―プ制御システム
JP3452279B2 (ja) 多重伝送マルチ伝送システム
JPH01103398A (ja) 複数機器のグループ制御装置
JPH03211995A (ja) 監視制御システム
JP2843106B2 (ja) 遠隔制御システムのアドレス設定方法
JPS62213347A (ja) 回線切替え方式
JP3496477B2 (ja) 制御通信システム
JP2510088Y2 (ja) マトリクススイツチ回路
JP2694412B2 (ja) データ伝送システム
JPH0235844A (ja) 制御システム
JPH027240B2 (ja)
JPH02185137A (ja) カウンタ装置
JPH0430840Y2 (ja)
JPH0644165B2 (ja) 電子複写機制御装置