JPH0487660U - - Google Patents
Info
- Publication number
- JPH0487660U JPH0487660U JP13035090U JP13035090U JPH0487660U JP H0487660 U JPH0487660 U JP H0487660U JP 13035090 U JP13035090 U JP 13035090U JP 13035090 U JP13035090 U JP 13035090U JP H0487660 U JPH0487660 U JP H0487660U
- Authority
- JP
- Japan
- Prior art keywords
- drain side
- concentration impurity
- impurity region
- region
- dmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims description 14
- 230000015556 catabolic process Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
第１図……本考案の第１の実施例にかかわるＤ
ＭＯＳトランジスタ、第２図……本考案の第２の
実施例にかかわるＤＭＯＳトランジスタ、第３図
……従来のＤＭＯＳトランジスタ、第４図……ゲ
ート端とドレイン端子間の抵抗を示す図、第５図
……第２の実施例のＤＭＯＳトランジスタを形成
する過程を示す図。 図において、１はシリコン基板、２は素子分離
領域、３はゲート電極、４はゲート酸化膜、５は
ソース側高濃度不純物領域、６はソース側不純物
オーバーラツプ領域、７は閾値制御用不純物注入
領域、８はドレイン側不純物オーバーラツプ領域
、９はドレイン側低濃度不純物領域、１０はドレ
イン側高濃度不純物領域、１１はフオトレジスト
、１２はソース側低濃度不純物領域である。
ＭＯＳトランジスタ、第２図……本考案の第２の
実施例にかかわるＤＭＯＳトランジスタ、第３図
……従来のＤＭＯＳトランジスタ、第４図……ゲ
ート端とドレイン端子間の抵抗を示す図、第５図
……第２の実施例のＤＭＯＳトランジスタを形成
する過程を示す図。 図において、１はシリコン基板、２は素子分離
領域、３はゲート電極、４はゲート酸化膜、５は
ソース側高濃度不純物領域、６はソース側不純物
オーバーラツプ領域、７は閾値制御用不純物注入
領域、８はドレイン側不純物オーバーラツプ領域
、９はドレイン側低濃度不純物領域、１０はドレ
イン側高濃度不純物領域、１１はフオトレジスト
、１２はソース側低濃度不純物領域である。
Claims (1)
- 【実用新案登録請求の範囲】 (1) ドレイン側低濃度不純物領域を設けること
により高耐圧化を図つているＤＭＯＳトランジス
タにおいて、ゲート電極の直下の位置に形成する
閾値制御用不純物注入領域をドレイン側高濃度不
純物領域に達するまで広げ、ゲート電極とドレイ
ン側高濃度不純物領域との間の表面部に、ドレイ
ン側低濃度不純物領域を存在させない構造とした
ことを特徴とするＤＭＯＳトランジスタ。 (2) ドレイン側高濃度不純物領域を閾値制御用
不純物注入領域で包み込む構造としたことを特徴
とする請求項１記載のＤＭＯＳトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13035090U JP2510231Y2 (ja) | 1990-11-30 | 1990-11-30 | Ｄｍｏｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13035090U JP2510231Y2 (ja) | 1990-11-30 | 1990-11-30 | Ｄｍｏｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0487660U true JPH0487660U (ja) | 1992-07-30 |
| JP2510231Y2 JP2510231Y2 (ja) | 1996-09-11 |
Family
ID=31877702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13035090U Expired - Fee Related JP2510231Y2 (ja) | 1990-11-30 | 1990-11-30 | Ｄｍｏｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2510231Y2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009212110A (ja) * | 2008-02-29 | 2009-09-17 | Renesas Technology Corp | トランジスタおよびその製造方法 |
| JP2011029358A (ja) * | 2009-07-24 | 2011-02-10 | Ricoh Co Ltd | 半導体装置 |
| JP2015211140A (ja) * | 2014-04-25 | 2015-11-24 | 富士電機株式会社 | 半導体装置 |
-
1990
- 1990-11-30 JP JP13035090U patent/JP2510231Y2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009212110A (ja) * | 2008-02-29 | 2009-09-17 | Renesas Technology Corp | トランジスタおよびその製造方法 |
| JP2011029358A (ja) * | 2009-07-24 | 2011-02-10 | Ricoh Co Ltd | 半導体装置 |
| JP2015211140A (ja) * | 2014-04-25 | 2015-11-24 | 富士電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2510231Y2 (ja) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63310175A (ja) | 電界効果トランジスタ | |
| JPH01183856A (ja) | 二重拡散型電界効果半導体装置の製法 | |
| EP0756320A3 (en) | Semiconductor device and method for manufacturing the same | |
| JP2663682B2 (ja) | 相補型電界効果トランジスタ | |
| JPH01265542A (ja) | 半導体装置 | |
| JPH0487660U (ja) | ||
| JP2727590B2 (ja) | Ｍｉｓ型半導体装置 | |
| WO2000052750A3 (de) | Verfahren zur herstellung eines bodygebietes für eine vertikale mos-transistoranordnung mit verringertem spezifischem einschaltwiderstand | |
| JPS6211016Y2 (ja) | ||
| JPH0238741U (ja) | ||
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| JPH0377464U (ja) | ||
| JPH05218437A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPS61141128A (ja) | 半導体装置の製造方法 | |
| JPH088356B2 (ja) | 縦型電界効果トランジスタ | |
| JPH01169049U (ja) | ||
| JPH0467357U (ja) | ||
| JPS6294983A (ja) | 自己整合形完全ｌｄｄ構造ｍｏｓ ｆｅｔ | |
| JPH0227751U (ja) | ||
| JPS63167755U (ja) | ||
| JPS6314502B2 (ja) | ||
| JPS62196358U (ja) | ||
| JPH0377463U (ja) | ||
| JPH03155157A (ja) | 半導体装置の製造方法 | |
| JPH02104651U (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |