JPH0487437A

JPH0487437A - 回線分岐方式

Info

Publication number: JPH0487437A
Application number: JP2201519A
Authority: JP
Inventors: Toshiaki Ihi; 俊明井比
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-07-31
Filing date: 1990-07-31
Publication date: 1992-03-19

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕情報の伝送を行う１つの一次局と複数の二次局からなる
マルチドロップ構成のデータ回線を分岐接続する回線分
岐方式に関し、マルチポイント接続された二次局における不要な負荷を
切り離して性能の低下を防止し、各種端末を同一形態で
接続できるようにしてシステムの統一化、低価格化、単
純化を行うことを目的とし、１つの一次局と複数の二次
局からなるマルチドロップ構成のデータ回線を分岐接続
する分岐方式であって、各二次局のアドレスを保持する
アドレス記憶装置と、該一次局より送信されるデータの
アドレス部を参照し該アドレス記憶装置の内容と比較し
、不要データの削除を行う処理部と、該一次局から二次
局に送られるデータの送受信クロックと、該二次局から
一次局に送られるデータの送受信クロックとを変更可能
にするデータバッファと送受信クロック変換回路を具備
するよう構成する。

〔産業上の利用分野〕

本発明は、情報の伝送を行う１つの一次局（親局）と複
数の二次局（子局）からなるマルチドロップ構成のデー
タ回線を分岐接続する回線分岐方式に関する。

そして、本発明は、二次局側の機能または性能的な問題
等、各装置の能力に見合った接続を実現するものであり
、具体的には二次局側装置において、一次局より送信さ
れる各種データを受信するに当たり、送受信部の性能が
及ばない場合、または性能的には足りるが、無用な負荷
を極力抑え、最適な処理能力を維持したい場合に適用さ
れる。

これは、システムでみるとパーソナルコンピュータのよ
うに、特別な回線制御部を用意することなく、中央処理
装置（ＣＰＵ）が直接回線制御を担っているため、不要
ポーリングデータによる負荷の影響が顕著に現れる場合
、または総合監視システム等各種能力の異なる被監視装
置群を同一インタフェースで加入させる場合等で有効で
ある。

〔従来の技術〕

従来より多く使用されている第４図または第５図のよう
なマルチドロップ構成のシステムにおいては、第４図に
示す１対Ｎ構成のものと第５図に示すデイジー（ｄａｉ
ｓｙ）構成のものとがある。一次局１または１′より送
出されるコマンドは全ての二次局■０−１からｌｏ−３
まりｆｉＩＯ−１’　カら１０−３′へ分岐装置２また
は２′を介して行き渡ることになるが、各二次局からみ
た場合に本当に必要となるデータは、各データの先頭で
示されるアドレス部と各二次局が個々に有するアドレス
が一致するデータのみである。そしてそれ以外のアドレ
スの異なるデータは、二次局からみると全く不要なデー
タであり、パーソナルコンピュータのように、特別な回
線部を用意することなく、ＣＰＵが直接回線制御を担っ
ているようなケースでは、不要な割り込み等が深刻な問
題となる。高機能手順、高機能回線制御ＬＳＩでは前記
問題を解決するため、アドレス部をデータの先頭に位置
付け、ハードウェア的に探索する機能を持つものもある
が、簡易手順、簡易ハードウェアのものにおいては前記
考慮がなされていないものも多い。すなわち、アドレス
部が先頭にあるとは限らず、またハードウェア的にもア
ドレス探索機能を持たない。

また、総合的な監視システム等、パーソナルコンビ二一
夕から大型コンピュータ塩の能力の異なる各種端末を同
一のインタフェースおよびスピードで接続する場合、能
力の差が問題となってくる。

すなわち、１つの物理的インタフェースで接続しようと
すると能力のないパーソナルコンピュータでは性能的に
厳しく、能力のある大型コンピュータでは性能的に縛ら
れた用途となる。

なお、第６図は従来方式の一次局から二次局へ対するコ
マンドデータと二次局から一次局へのレスポンスデータ
の送受信の時間的関係を示すものである。

〔発明が解決しようとする課題〕従って、本発明の目的は、マルチポイント接続された二
次局における不要な負荷を切り離し、各二次局の性能低
下を防止し、異なる能力を持った各種端末を同一形態で
接続できるようにし、システムの統一化、低価格化、単
純化を行うことにある。

〔課題を解決するための手段〕

本発明の１つの形態においては、１つの一次局と複数の
二次局からなるマルチドロップ構成のデータ回線を分岐
接続する分岐方式であって、該方式は各二次局のアドレ
スを保持するアドレス記憶装置と、該一次局より送信さ
れるデータのアドレス部を参照し該アドレス記憶装置の
内容と比較し、不要データの削除を行う処理部と、該一
次局から二次局に送られるデータの送受信クロックと、
該二次局から一次局に送られるデータの送受信クロック
とを変更可能にするデータバッファと送受信クロック変
換回路を具備する回線分岐方式が提供される。

また、本発明の他の形態においては、第１図に例示され
るように、１つの一次局と複数の二次局からなるマルチ
ドロップ構成のデータ回線を分岐接続する分岐方式であ
って、該方式は、一次局から二次局へのコマンドデータ
に対し、入力データを直列／並列変換する変換器１２と
、該二次局のアドレスを設定する記憶装置１４と、入力
データを格納するデータバッファ１６と、該データバッ
ファ内の二次局アドレス部を該記憶装置１４の内容と比
較し送出データを削除する制御部１７と、該データバッ
ファからの出力データを並列／直列変換する変換器１８
と、該変換されたデータをクロック変換する第１のクロ
ック設定回路１９と、二次局から一次局へのレスポンス
データに対し、入力データを直列／並列変換する変換器
１８と、入力データを格納するデータバッファ１６と、
該データバッファの出力を並列／直列変換する変換器１
２と、該変換されたデータをクロック変換する第２のク
ロック設定回路１３と、を具備する回線分岐方式が提供
される。

〔作　用〕

前述の方式を用いれば、アドレス記憶装置に記録された
内容とコマンドデータ中の送信先アドレスを比較するこ
とによって不必要なデータの送信を削除することができ
る。また、送信データは一旦、データバッファに格納さ
れ並列／直列変換されて送出されるとき、クロック変換
を行うことができるので、二次局の能力に応じたクロッ
ク周波数で送受信することができる。

〔実施例〕

本発明の一実施例としての回線分岐方式を行う装置のブ
ロック図が第１図に、この装置を用いた接続構成例が第
２図に、この実施例におけるデータ送受信の時間関係が
第３図にそれぞれ示される。

この実施例の分岐装置は一次局からのコマンドデータを
受信または一次局へのレスポンスブータラ送信すルトラ
イハレシーハ（Ｄｖ／Ｒｖ）１１、ＤＶ／ＲＶＩＩの出
力を受けてＳ／Ｐ　（直列／並列）変換しレスポンスデ
ータの場合Ｐ／Ｓ　（並列／直列）変換する変換器１２
、変換器１２の出力のクロック周波数を変換する送受ク
ロック設定回路（ＣＬＫ）　１３、この装置の制御をつ
かさどるＭＰＵ　（マイクロプロセッサユニッ）　”）
　１７、ＭＰＵ　１７のプログラムを格納するＲＯＭ（
読み出し専用メモリ）１５、二次局のアドレスから成る
アドレス設定群を記憶するアドレス記憶装置１４、デー
タバッファとしてコマンドデータまたはレスポンスデー
タを一時記憶するＲＡＭ　（ランダムアクセスメモリ）
１６、二次局へコマンドデータを送出するためのＰ／Ｓ
変換器とレスポンスデータを受信しＳ／Ｐ変換する変換
器を含む変換器１８、変換器１８の出力のクロック周波
数を変換する送受クロック設定回路（［’ＬＫ）　１９
、および二次局と変換器１８の間に設置され送受信に用
いられる複数個のＤＶ／ＲＶ２０を具備する。

この装置におけるデータの流れをまとめると次のように
なる。

下り電文（コマンド）ニー次局側→Ｓ／Ｐ変換→ＭＰＬ
Ｉ　−ＲＡＭ−ＭＰＵ→Ｐ／Ｓ変換→二次局側上り電文（レスポンス）：二次局側→Ｓ／Ｐ変換→ＭＰ
［Ｉ　−＋ＲＡＭ−ＭＰ［Ｉ→ Ｓ／Ｐ変換→−変換子ドレスを比較して不要アドレスを有するデータを削除
するアドレスフィルターの機能は、一次局より転送され
てきたアドレスデータをアドレス設定内容と比較し、不
要アドレスのデータブロックは破棄することによってな
される。これは下り電文におけるＭＭＰＵ−４ＲＡの間
に行われる。

速度変換、すなわちクロック周波数の変換は、一次局と
二次局間のデータを、−旦データバッファに格納するこ
とにより異なる回線スピード間のデータ転送が実現され
ることによってなされる。

第２図においては、伝送速度の異なる３系統の端末群が
分岐装置により接続されている。分岐装置３２と３３で
は二次局の接続状態も異なっており、一方は１対Ｎ構成
であり、他方はデイジ−チエイン接続であるが論理的に
はいずれであっても問題はない。この例では、二次局Ｉ
Ｑ−Ｏｘは２４００ｂｐｓ（ビット毎秒）で送受信され
、二次局１０−１１〜ｌ０−１ｘは１２００ｂｐＳで、
Ｉ［１−２１〜■０−２　ｘは６００ｂｐｓで送受信さ
れる。

第３図は第２図の接続構成におけるデータの送受信の時
間関係を示す。一次局から２４００ｂｐｓで送信された
ｌｏ−１１用のコマンドデータはクロック周波数が１２
００ｂｐｓに変換されて二次局ｌ０−１１へ送られ、そ
の他の二次局へは削除されて送信されない。

二次局ｌ０−１１からのレスポンスは１２００ｂｐｓで
送信され２４００ｂｐｓに変換されて一次局へ戻される
。二次局１０−２１へのコマンドは６００ｂｐｓにクロ
ック周波数が変換されｌｏ−２１へ送信される。その他
の二次局へは削除されて送信されない。二次局１０−２
１からのレスポンスは６００ｂｐｓで送信され２４００
ｂｐｓに変換されて一次局へ戻される。二次局ｌ０−Ｏ
ｘ用のコマンドは２４００ｂｐｓのまま送信され、レス
ポンスも２４００ｂｐｓで一次局へ戻される。その他の
二次局へは削除されて送信されない。

このように一次局より送出された各コマンドは分岐装置
において、各二次局の１０群に最も最適な回線スピード
に変換されて送信される。

また分岐装置のアドレス探索機能により分岐装置配下に
接続されている各ＩＯ（二次局）は、自分のまたはグル
ープのアドレスのみを受信すればよいため、各二次局に
とって不要な負荷は考えなくてよい。

〔発明の効果〕

本発明によれば、マルチポイント接続された二次局にお
ける不要な負荷を切り離し、各二次局の性能低下を防止
し、異なる能力を持った各種端末を同一形態で接続でき
、システムの統一化、低価格化、単純化を行うことがで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例としての回線分岐方式を行う
分岐装置のブロック図、第２図は第１図の装置を用いた接続構成例を示す図、第３図は第２図の接続構成例におけるデータ送受信の時
間関係を示す図、第４図および第５図は分岐装置を説明するブロック図、ふよび、第６図は従来方式の分岐における時間関係を説明する図
である。図において、１．１′・・・一次局、　２．２′・・・分岐装置、１
１・・・ドライバレシーバ、１２・・・変換器、１３・・・送受クロック設定回路、１４・・・アドレス記憶装置、１５・・・ＲＯＭ、　　　　　１６・・・ＲＡＭ。１７・・・ＭＰＵ５　　　１８・・・変換器、１９・・
・送受クロック設定回路、２０・・・ドライバレシーバ、３１・・・一次局、　　　　３２．３３・・・分岐装置
、ｌｏ−１〜Ｉｎ−３、ｌｏ−１’〜ｌ０−３’　、１
０−Ｑ　ｘ。ｌｏ−１１〜１０−１　ｘ、　１０−２１〜ｌ０−２ｘ
・・・二次局、である。実施例の送受信を説明する図第３図分岐装置装置を説明する図分岐装置を説明する図第５図２′・・・分岐装置０−１′、ｔｏ−２′、ｌ○−３′・・・二次局従来方
式の分岐構成の送信時間の関係を説明する図第６図

Claims

【特許請求の範囲】

１．１つの一次局と複数の二次局からなるマルチドロッ
プ構成のデータ回線を分岐接続する分岐方式であって、
該方式は、各二次局のアドレスを保持するアドレス記憶装置と、該
一次局より送信されるデータのアドレス部を参照し該ア
ドレス記憶装置の内容と比較し、不要データの削除を行
う処理部と、該一次局から二次局に送られるデータの送受信クロック
と、該二次局から一次局に送られるデータの送受信クロ
ックとを変更可能にするデータバッファと送受信クロッ
ク変換回路を具備する回線分岐方式。
２．１つの一次局と複数の二次局からなるマルチドロッ
プ構成のデータ回線を分岐接続する分岐方式であって、
該方式は、一次局から二次局へのコマンドデータに対し
、入力データを直列／並列変換する変換器（１２）と、該
二次局のアドレスを設定する記憶装置（１４）と、入力
データを格納するデータバッファ（１６）と、該データ
バッファ内の二次局アドレス部を該記憶装置（１４）の
内容と比較し送出データを削除する制御部（１７）と、
該データバッファからの出力データを並列／直列変換す
る変換器（１８）と、該変換されたデータをクロック変
換する第１のクロック設定回路（１９）と、二次局から一次局へのレスポンスデータに対し、入力デ
ータを直列／並列変換する変換器（１８）と、入力デー
タを格納するデータバッファ（１６）と、該データバッ
ファの出力を並列／直列変換する変換器（１２）と、該
変換されたデータをクロック変換する第２のクロック設
定回路（１３）と、を具備する回線分岐方式。