CN111813726A - 控制信号从高速总线向低速总线的转换方法 - Google Patents

控制信号从高速总线向低速总线的转换方法 Download PDF

Info

Publication number
CN111813726A
CN111813726A CN202010663191.5A CN202010663191A CN111813726A CN 111813726 A CN111813726 A CN 111813726A CN 202010663191 A CN202010663191 A CN 202010663191A CN 111813726 A CN111813726 A CN 111813726A
Authority
CN
China
Prior art keywords
speed bus
low
signal sig
control signal
sig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010663191.5A
Other languages
English (en)
Other versions
CN111813726B (zh
Inventor
史兴强
刘梦影
冯海英
王芬芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Key System and Integrated Circuit Co Ltd
Original Assignee
China Key System and Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Key System and Integrated Circuit Co Ltd filed Critical China Key System and Integrated Circuit Co Ltd
Priority to CN202010663191.5A priority Critical patent/CN111813726B/zh
Publication of CN111813726A publication Critical patent/CN111813726A/zh
Application granted granted Critical
Publication of CN111813726B publication Critical patent/CN111813726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明公开一种控制信号从高速总线向低速总线的转换方法，属于片上系统技术领域，包括低速总线B状态机，用于描述低速总线B当前所处的传输状态；两级缓存器根据高速总线A有效传输信号以及低速总线B状态机锁存控制信号SIG_A。若低速总线B空闲或完成当前操作请求时刻，同时高速总线A响应有效传输信号，则SIG_B锁存SIG_A；若低速总线B在处理完当前操作请求时刻，高速总线A存在待处理效传输信号，则SIG_A锁存SIG_LOCK_0；若低速总线B在处理当前操作请求时，高速总线A上存在两个待处理有效传输信号，则SIG_LOCK_1锁存SIG_A信号，当前低速总线B操作请求处理完成时刻，SIG_LOCK_0锁存SIG_LOCK_1。这样可以有效完成满足高速总线传输协议的控制信号SIG_A转换为满足低速总线传输协议的控制信号SIG_B。

Description

控制信号从高速总线向低速总线的转换方法
技术领域
本发明涉及片上系统技术领域，特别涉及控制信号从高速总线向低速总线的转换方法。
背景技术
随着超深亚微米工艺技术和设计技术的迅速发展，集成电路已经进入SoC（Systemon Chip,片上系统）时代。片内总线作为SoC集成系统的互连结构，可以把各个IP功能模块互连起来，为整个系统解决功能模块之间的相互通信问题，包括数据格式、通信联络、时序和协议等方面。
在SoC系统中通常会集成多种总线系统。高速总线为高性能和高速时钟系统而设计，采用地址/数据分离的流水式操作，支持固定长或不定长猝发传送和多个主设备的总线管理,具有高带宽和高性能特性，适合于嵌入式处理器与高性能外围设备、片内存储器及接口功能单元的连接。低速总线是专为降低功耗以及简单接口而设计的总线，它常被用于连接一些低带宽低速传输的外设。
为降低系统功耗和整体设计复杂性，低速总线通过桥与高速总线系统相连，主要功能是完成高速总线传输协议向低速总线传输协议的转换。因而高速总线控制信号在低速总线系统中的传递和锁存尤为重要。当前高速总线传输协议向低速总线传输协议的转换桥，转换的控制信号具有局限性。如果低速总线连接的外设复杂度提高或功能增加，那么现有桥转换的控制信号是不能够满足该外设的功能要求。
发明内容
本发明的目的在于提供一种控制信号从高速总线向低速总线的转换方法，以解决控制信号在两种总线协议之间的转换和锁存的问题。
为解决上述技术问题，本发明提供一种控制信号从高速总线向低速总线的转换方法，包括：
高速总线A的控制信号SIG_A，通过与低速总线B相连的转换桥，经状态机控制和中间信号SIG_LOCK_0和SIG_LOCK_1的传递，锁存控制信号SIG_A至低速总线B，成为符合低速总线B中传输协议的控制信号SIG_B。
可选的，所述状态机的跳转包括如下状态：
状态1：低速总线B处于IDLE状态，如果高速总线A无有效传输信号，则低速总线B一直处于IDLE状态；如果高速总线A接收到Master发送的有效传输信号，则低速总线B跳转至TRANS_0状态；
状态2：低速总线B处于TRANS_0状态，如果低速总线B在处理完当前操作请求时，高速总线A未接收到新的有效传输信号，则低速总线B跳转至IDLE状态；如果低速总线B在处理当前操作请求的过程中，高速总线A接收到新的有效传输信号，则低速总线B完成当前请求后跳转至TRANS_1状态；
状态3：低速总线B处于TRANS_1状态，如果低速总线B在处理完当前操作请求时，高速总线A未接收到新的有效传输信号，则低速总线B跳转至IDLE状态；如果低速总线B在处理当前操作请求的过程中，高速总线A接收到新的有效传输信号，则低速总线B完成当前请求后跳转至TRANS_0状态。
可选的，锁存控制信号SIG_A至低速总线B，成为符合低速总线B中传输协议的控制信号SIG_B包括：
当低速总线B处于TRANS_0或TRANS_1状态，且此时高速总线A已经存在一个待响应的有效传输信号，高速总线A再次接收到Master发送的一个有效传输信号，此时中间信号SIG_LOCK_1锁存控制信号SIG_A；
当低速总线B处于TRANS_0或TRANS_1状态，且此时高速总线A无待处理有效传输信号，如果在该过程中高速总线A接收到一个有效传输信号，此时中间信号SIG_LOCK_0锁存控制信号SIG_A信号；
如果低速总线B即将完成当前操作请求，且此时高速总线A存在一个待响应的有效传输信号，且高速总线A又再次响应了一个有效传输信号，那么中间信号SIG_LOCK_0也锁存控制信号SIG_A信号；
如果低速总线B即将完成当前操作请求，且此时高速总线A存在两个待处理有效传输信号，那么在低速总线B开始响应第一个有效传输信号时，中间信号SIG_LOCK_0锁存中间信号SIG_LOCK_1信号；
当低速总线B即将完成当前操作请求，且此时高速总线A无待响应的有效传输信号，则当高速总线A接收到有效的传输信号时，控制信号SIG_B直接锁存控制信号SIG_A信号；
如果低速总线B当前为TRANS_0或TRANS_1状态时，且此时高速总线A存在待响应的有效传输信号，那么当低速总线B处理完当前操作请求时，控制信号SIG_B锁存中间信号SIG_LOCK_0信号。
可选的，高速总线A的控制信号SIG_A按照如下时序锁存为符合低速总线B中传输协议的控制信号SIG_B：
当前低速总线B处于IDLE状态，第一个CLK_A周期，第一个有效信号VLD_A和控制信号sig_a1同时产生，在第二个CLK_A上升沿控制信号SIG_B直接锁存控制信号sig_a1；低速总线B在下一个CLK_B上升沿是进入TRANS_0状态，第二个CLK_B周期产生有效信号VLD_B，在第三个CLK_B上升沿，低速总线B完成当前操作请求，状态机根据高速总线A的情况发生状态机跳转；CLK_A为高速总线A时钟，VLD_A为高速总线A传输有效信号，CLK_B为低速总线B时钟，VLD_B为低速总线B传输有效信号；
当低速总线B发出VLD_B时，高速总线A接收到第二个有效传输信号VLD_A和控制信号sig_a2，此时低速总线B还未处理完当前操作请求，因此中间信号SIG_LOCK_0锁存控制信号sig_a2；同时，高速总线A接收到第三个有效传输信号VLD_A和控制信号sig_a3，此时低速总线B处理完当前操作请求，即将跳转至TRANS_1状态，则在第四个CLK_B上升沿时刻，控制信号SIG_B锁存中间信号SIG_LOCK_0，同一时刻的CLK_A上升沿中间信号SIG_LOCK_0锁存控制信号sig_a3；
当低速总线B在处理第二个操作请求，高速总线A接收到第四个有效传输信号VLD_A和控制信号sig_a4，由于第三个有效传输信号VLD_A还处于待响应状态，因此中间信号SIG_LOCK_1锁存控制信号sig_a4；
低速总线B处理完第二个操作请求时，状态机跳转至TRANS_0状态，CLK_B上升沿时刻，控制信号SIG_B锁存中间信号SIG_LOCK_0，同一时刻的CLK_A上升沿中间信号SIG_LOCK_0锁存中间信号SIG_LOCK_1；
低速总线B处理完第三个操作请求时，状态机跳转至TRANS_1状态，CLK_B上升沿时刻，控制信号SIG_B锁存中间信号SIG_LOCK_0；
高速总线A未接收到有效传输信号，低速总线B处理完第四个操作请求后，状态机跳转至IDLE状态。
可选的，所述低速总线B时钟CLK_B与高速总线A时钟CLK_A频率相同，或与高速总线A时钟CLK_A存在分频关系。
在本发明中提供了一种控制信号从高速总线向低速总线的转换方法，包括低速总线B状态机，用于描述低速总线B当前所处的传输状态；两级缓存器根据高速总线A有效传输信号以及低速总线B状态机锁存控制信号SIG_A。如果低速总线B空闲或完成当前操作请求时刻，同时高速总线A响应有效传输信号，则SIG_B锁存SIG_A；如果低速总线B在处理完当前操作请求时刻，高速总线A存在待处理效传输信号，则SIG_A锁存SIG_LOCK_0；如果低速总线B在处理当前操作请求时，高速总线A上存在两个待处理有效传输信号，则SIG_LOCK_1锁存SIG_A信号，当前低速总线B操作请求处理完成时刻，SIG_LOCK_0锁存SIG_LOCK_1。这样可以有效地完成满足高速总线传输协议的控制信号SIG_A转换为满足低速总线传输协议的控制信号SIG_B。
附图说明
图1是本发明提供的控制信号从高速总线向低速总线的转换方法框图；
图2是低速总线B的状态机示意图；
图3是控制信号SIG_A锁存状态图；
图4是本发明提供控制信号从高速总线向低速总线的转换方法的时序图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种控制信号从高速总线向低速总线的转换方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种控制信号从高速总线向低速总线的转换方法，该方案框图如图1所示，符合高速总线A中传输协议的控制信号SIG_A，通过连接高速总线A和低速总线B的转换桥，经状态机控制和中间信号SIG_LOCK_0和SIG_LOCK_1的传递，锁存控制信号SIG_A至低速总线B，成为符合低速总线B中传输协议的控制信号SIG_B。在该转换过程中，低速总线B的传输状态由一个有限状态机实时反映，根据高速总线A接收到的有效传输信号和低速总线B的状态联合控制控制信号SIG_A。
由于高速总线A传输情况复杂多样，为不影响总线时序和总线传输效率，因此在锁存控制信号SIG_A过程中，设计了两级缓存器LOCK_0和LOCK_1用于传递控制信号SIG_A。在实际通信情况中，根据高速总线A的有效传输信号以及低速总线B的当前传输状态，在低速总线B处理完当前操作时刻的时钟上升沿，控制控制信号SIG_B锁存控制信号SIG_A或中间信号SIG_LOCK_0信号。
如图2所示为低速总线B的状态机跳转图，包括如下状态：
状态1：低速总线B处于IDLE状态，如果高速总线A无有效传输信号，则低速总线B一直处于IDLE状态；如果高速总线A接收到Master(控制器主设备)发送的有效传输信号，则低速总线B跳转至TRANS_0状态；
状态2：低速总线B处于TRANS_0状态，如果低速总线B在处理完当前操作请求时，高速总线A未接收到新的有效传输信号，则低速总线B跳转至IDLE状态；如果低速总线B在处理当前操作请求的过程中，高速总线A接收到新的有效传输信号，则低速总线B完成当前请求后跳转至TRANS_1状态；
状态3：低速总线B处于TRANS_1状态，如果低速总线B在处理完当前操作请求时，高速总线A未接收到新的有效传输信号，则低速总线B跳转至IDLE状态；如果低速总线B在处理当前操作请求的过程中，高速总线A接收到新的有效传输信号，则低速总线B完成当前请求后跳转至TRANS_0状态。
在上述状态1-3中，IDLE状态为低速总线B空闲状态；TRANS_0状态为低速总线B响应操作请求状态；为低速总线B响应操作请求状态。
如图3所示为控制信号SIG_A锁存状态图，当低速总线B处于TRANS_0或TRANS_1状态，且此时高速总线A已经存在一个待响应的有效传输信号，高速总线A再次接收到Master(控制器主设备)发送的一个有效传输信号，此时中间信号SIG_LOCK_1锁存控制信号SIG_A（条件III）；
当低速总线B处于TRANS_0或TRANS_1状态，且此时高速总线A无待处理有效传输信号，如果在该过程中高速总线A接收到一个有效传输信号，此时中间信号SIG_LOCK_0锁存控制信号SIG_A信号（条件II）；
如果低速总线B即将完成当前操作请求，且此时高速总线A存在一个待响应的有效传输信号，且高速总线A又再次响应了一个有效传输信号，那么中间信号SIG_LOCK_0也锁存控制信号SIG_A信号（条件II）；
如果低速总线B即将完成当前操作请求，且此时高速总线A存在两个待处理有效传输信号，那么在低速总线B开始响应第一个有效传输信号时，中间信号SIG_LOCK_0锁存中间信号SIG_LOCK_1信号（条件IV）；
当低速总线B即将完成当前操作请求，且此时高速总线A无待响应的有效传输信号，则当高速总线A接收到有效的传输信号时，控制信号SIG_B直接锁存控制信号SIG_A信号（条件I）；
如果低速总线B当前为TRANS_0或TRANS_1状态时，且此时高速总线A存在待响应的有效传输信号，那么当低速总线B处理完当前操作请求时，控制信号SIG_B锁存中间信号SIG_LOCK_0信号（条件V）。
如图4所示为本发明提供控制信号从高速总线向低速总线的转换方法的时序图，其中，CLK_A为高速总线A时钟；VLD_A为高速总线A传输有效信号；CLK_B为低速总线B时钟；VLD_B为低速总线B传输有效信号；Current state为低速总线B当前状态。低速总线B时钟CLK_B与高速总线A时钟CLK_A频率相同，或与高速总线A时钟CLK_A存在分频关系。
当前低速总线B处于IDLE状态，第一个CLK_A周期，第一个有效信号VLD_A和控制信号sig_a1同时产生，在第二个CLK_A上升沿控制信号SIG_B直接锁存控制信号sig_a1；低速总线B在下一个CLK_B上升沿是进入TRANS_0状态，第二个CLK_B周期产生有效信号VLD_B，在第三个CLK_B上升沿，低速总线B完成当前操作请求，状态机根据高速总线A的情况发生状态机跳转；CLK_A为高速总线A时钟，VLD_A为高速总线A传输有效信号，CLK_B为低速总线B时钟，VLD_B为低速总线B传输有效信号；
当低速总线B发出VLD_B时，高速总线A接收到第二个有效传输信号VLD_A和控制信号sig_a2，此时低速总线B还未处理完当前操作请求，因此中间信号SIG_LOCK_0锁存控制信号sig_a2；同时，高速总线A接收到第三个有效传输信号VLD_A和控制信号sig_a3，此时低速总线B处理完当前操作请求，即将跳转至TRANS_1状态，则在第四个CLK_B上升沿时刻，控制信号SIG_B锁存中间信号SIG_LOCK_0，同一时刻的CLK_A上升沿中间信号SIG_LOCK_0锁存控制信号sig_a3；
当低速总线B在处理第二个操作请求，高速总线A接收到第四个有效传输信号VLD_A和控制信号sig_a4，由于第三个有效传输信号VLD_A还处于待响应状态，因此中间信号SIG_LOCK_1锁存控制信号sig_a4；
低速总线B处理完第二个操作请求时，状态机跳转至TRANS_0状态，CLK_B上升沿时刻，控制信号SIG_B锁存中间信号SIG_LOCK_0，同一时刻的CLK_A上升沿中间信号SIG_LOCK_0锁存中间信号SIG_LOCK_1；
低速总线B处理完第三个操作请求时，状态机跳转至TRANS_1状态，CLK_B上升沿时刻，控制信号SIG_B锁存中间信号SIG_LOCK_0；
高速总线A未接收到有效传输信号，低速总线B处理完第四个操作请求后，状态机跳转至IDLE状态。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种控制信号从高速总线向低速总线的转换方法，其特征在于，包括：
高速总线A的控制信号SIG_A，通过与低速总线B相连的转换桥，经状态机控制和中间信号SIG_LOCK_0和SIG_LOCK_1的传递，锁存控制信号SIG_A至低速总线B，成为符合低速总线B中传输协议的控制信号SIG_B。
2.如权利要求1所述的控制信号从高速总线向低速总线的转换方法，其特征在于，所述状态机的跳转包括如下状态：
状态1：低速总线B处于IDLE状态，如果高速总线A无有效传输信号，则低速总线B一直处于IDLE状态；如果高速总线A接收到Master发送的有效传输信号，则低速总线B跳转至TRANS_0状态；
状态2：低速总线B处于TRANS_0状态，如果低速总线B在处理完当前操作请求时，高速总线A未接收到新的有效传输信号，则低速总线B跳转至IDLE状态；如果低速总线B在处理当前操作请求的过程中，高速总线A接收到新的有效传输信号，则低速总线B完成当前请求后跳转至TRANS_1状态；
状态3：低速总线B处于TRANS_1状态，如果低速总线B在处理完当前操作请求时，高速总线A未接收到新的有效传输信号，则低速总线B跳转至IDLE状态；如果低速总线B在处理当前操作请求的过程中，高速总线A接收到新的有效传输信号，则低速总线B完成当前请求后跳转至TRANS_0状态。
3.如权利要求2所述的控制信号从高速总线向低速总线的转换方法，其特征在于，锁存控制信号SIG_A至低速总线B，成为符合低速总线B中传输协议的控制信号SIG_B包括：
当低速总线B处于TRANS_0或TRANS_1状态，且此时高速总线A已经存在一个待响应的有效传输信号，高速总线A再次接收到Master发送的一个有效传输信号，此时中间信号SIG_LOCK_1锁存控制信号SIG_A；
当低速总线B处于TRANS_0或TRANS_1状态，且此时高速总线A无待处理有效传输信号，如果在该过程中高速总线A接收到一个有效传输信号，此时中间信号SIG_LOCK_0锁存控制信号SIG_A信号；
如果低速总线B即将完成当前操作请求，且此时高速总线A存在一个待响应的有效传输信号，且高速总线A又再次响应了一个有效传输信号，那么中间信号SIG_LOCK_0也锁存控制信号SIG_A信号；
如果低速总线B即将完成当前操作请求，且此时高速总线A存在两个待处理有效传输信号，那么在低速总线B开始响应第一个有效传输信号时，中间信号SIG_LOCK_0锁存中间信号SIG_LOCK_1信号；
当低速总线B即将完成当前操作请求，且此时高速总线A无待响应的有效传输信号，则当高速总线A接收到有效的传输信号时，控制信号SIG_B直接锁存控制信号SIG_A信号；
如果低速总线B当前为TRANS_0或TRANS_1状态时，且此时高速总线A存在待响应的有效传输信号，那么当低速总线B处理完当前操作请求时，控制信号SIG_B锁存中间信号SIG_LOCK_0信号。
4.如权利要求3所述的控制信号从高速总线向低速总线的转换方法，其特征在于，高速总线A的控制信号SIG_A按照如下时序锁存为符合低速总线B中传输协议的控制信号SIG_B：
当前低速总线B处于IDLE状态，第一个CLK_A周期，第一个有效信号VLD_A和控制信号sig_a1同时产生，在第二个CLK_A上升沿控制信号SIG_B直接锁存控制信号sig_a1；低速总线B在下一个CLK_B上升沿是进入TRANS_0状态，第二个CLK_B周期产生有效信号VLD_B，在第三个CLK_B上升沿，低速总线B完成当前操作请求，状态机根据高速总线A的情况发生状态机跳转；CLK_A为高速总线A时钟，VLD_A为高速总线A传输有效信号，CLK_B为低速总线B时钟，VLD_B为低速总线B传输有效信号；
当低速总线B发出VLD_B时，高速总线A接收到第二个有效传输信号VLD_A和控制信号sig_a2，此时低速总线B还未处理完当前操作请求，因此中间信号SIG_LOCK_0锁存控制信号sig_a2；同时，高速总线A接收到第三个有效传输信号VLD_A和控制信号sig_a3，此时低速总线B处理完当前操作请求，即将跳转至TRANS_1状态，则在第四个CLK_B上升沿时刻，控制信号SIG_B锁存中间信号SIG_LOCK_0，同一时刻的CLK_A上升沿中间信号SIG_LOCK_0锁存控制信号sig_a3；
当低速总线B在处理第二个操作请求，高速总线A接收到第四个有效传输信号VLD_A和控制信号sig_a4，由于第三个有效传输信号VLD_A还处于待响应状态，因此中间信号SIG_LOCK_1锁存控制信号sig_a4；
低速总线B处理完第二个操作请求时，状态机跳转至TRANS_0状态，CLK_B上升沿时刻，控制信号SIG_B锁存中间信号SIG_LOCK_0，同一时刻的CLK_A上升沿中间信号SIG_LOCK_0锁存中间信号SIG_LOCK_1；
低速总线B处理完第三个操作请求时，状态机跳转至TRANS_1状态，CLK_B上升沿时刻，控制信号SIG_B锁存中间信号SIG_LOCK_0；
高速总线A未接收到有效传输信号，低速总线B处理完第四个操作请求后，状态机跳转至IDLE状态。
5.如权利要求4所述的控制信号从高速总线向低速总线的转换方法，其特征在于，所述低速总线B时钟CLK_B与高速总线A时钟CLK_A频率相同，或与高速总线A时钟CLK_A存在分频关系。
CN202010663191.5A 2020-07-10 2020-07-10 控制信号从高速总线向低速总线的转换方法 Active CN111813726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010663191.5A CN111813726B (zh) 2020-07-10 2020-07-10 控制信号从高速总线向低速总线的转换方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010663191.5A CN111813726B (zh) 2020-07-10 2020-07-10 控制信号从高速总线向低速总线的转换方法

Publications (2)

Publication Number Publication Date
CN111813726A true CN111813726A (zh) 2020-10-23
CN111813726B CN111813726B (zh) 2023-03-07

Family

ID=72842362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010663191.5A Active CN111813726B (zh) 2020-07-10 2020-07-10 控制信号从高速总线向低速总线的转换方法

Country Status (1)

Country Link
CN (1) CN111813726B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107293A (zh) * 1987-02-24 1988-09-07 数字设备公司 用于数字数据处理器的总线接口电路
CN1153352A (zh) * 1994-11-30 1997-07-02 国际商业机器公司 计算机系统的两种总线之间的桥接器
CN101689156A (zh) * 2007-07-11 2010-03-31 美光科技公司 用于初始化存储器系统的系统与方法以及使用其的存储器装置和基于处理器的系统
CN101923524A (zh) * 2010-08-04 2010-12-22 苏州国芯科技有限公司 一种基于clb总线的存储器接口方法
CN102750254A (zh) * 2012-06-20 2012-10-24 中国电子科技集团公司第五十八研究所 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥
CN103440215A (zh) * 2013-08-18 2013-12-11 中国电子科技集团公司第四十一研究所 基于fpga实现主设备对sdram存储器快速猝发访问的方法及装置
CN108650160A (zh) * 2018-04-26 2018-10-12 西安微电子技术研究所 一种基于链式端口的总线桥接器及其工作方法
CN109582619A (zh) * 2018-12-04 2019-04-05 中国航空工业集团公司西安航空计算技术研究所 一种高速串行总线与低速串行总线数据传输和转换方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN87107293A (zh) * 1987-02-24 1988-09-07 数字设备公司 用于数字数据处理器的总线接口电路
CN1153352A (zh) * 1994-11-30 1997-07-02 国际商业机器公司 计算机系统的两种总线之间的桥接器
CN101689156A (zh) * 2007-07-11 2010-03-31 美光科技公司 用于初始化存储器系统的系统与方法以及使用其的存储器装置和基于处理器的系统
CN101923524A (zh) * 2010-08-04 2010-12-22 苏州国芯科技有限公司 一种基于clb总线的存储器接口方法
CN102750254A (zh) * 2012-06-20 2012-10-24 中国电子科技集团公司第五十八研究所 高速高带宽ahb总线到低速低带宽ahb总线的双向转换桥
CN103440215A (zh) * 2013-08-18 2013-12-11 中国电子科技集团公司第四十一研究所 基于fpga实现主设备对sdram存储器快速猝发访问的方法及装置
CN108650160A (zh) * 2018-04-26 2018-10-12 西安微电子技术研究所 一种基于链式端口的总线桥接器及其工作方法
CN109582619A (zh) * 2018-12-04 2019-04-05 中国航空工业集团公司西安航空计算技术研究所 一种高速串行总线与低速串行总线数据传输和转换方法

Also Published As

Publication number Publication date
CN111813726B (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
US11513584B2 (en) Method and apparatus to save power in USB repeaters/re-timers
EP1609047B1 (en) System and method of message-based power management
EP2867782A1 (en) A clock-less half-duplex repeater
CN110837486B (zh) 一种基于FPGA的FlexRay-CPCIe通信系统
CN106951379A (zh) 一种基于axi协议的高性能ddr控制器及数据传输方法
CN108683536B (zh) 异步片上网络的可配置双模式融合通信方法及其接口
EP1700190B1 (en) Optimizing exit latency from an active power management state
CN110635985A (zh) 一种FlexRay-CPCIe通信模块
CN111813726B (zh) 控制信号从高速总线向低速总线的转换方法
CN111858459B (zh) 处理器及计算机
CN111313869B (zh) 一种千兆以太网收发器的时钟切换电路
CN219574799U (zh) 一种基于amba总线的多总线桥接器及其片上系统
CN116165516A (zh) 一种用于硅后芯片的并行验证系统和芯片
CN113347188B (zh) 一种基于pcie及异构处理器的车载网络传输装置
CN108984445A (zh) 使用jesd204b数字接口的数据传输芯片及数据传输方法
CN110297795B (zh) 基于以太网phy芯片实现单路串行数据传输系统及其方法
CN110995604B (zh) 一种扩展SpaceWire端口的SpaceWire路由器级联结构
CN112069103A (zh) 一种多模块与主机通信的方法及系统
KR101276837B1 (ko) 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치
CN112965927A (zh) 一种基于spi设备的信号驱动系统及方法
Bhakthavatchalu Design and Implementation of MIPI I3C master controller SubSystems
CN112835847B (zh) 一种用于互联裸芯的分布式中断传输方法及其系统
CN118445250A (zh) 无线互联接口系统以及通信方法
CN114356816B (zh) 一种异步传输装置
CN102023948A (zh) Usb3.0总线与高速智能统一总线的直接接口方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant