CN108650160A - 一种基于链式端口的总线桥接器及其工作方法 - Google Patents
一种基于链式端口的总线桥接器及其工作方法 Download PDFInfo
- Publication number
- CN108650160A CN108650160A CN201810382459.0A CN201810382459A CN108650160A CN 108650160 A CN108650160 A CN 108650160A CN 201810382459 A CN201810382459 A CN 201810382459A CN 108650160 A CN108650160 A CN 108650160A
- Authority
- CN
- China
- Prior art keywords
- port
- idle
- data
- bus
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
- H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/901—Buffering arrangements using storage descriptor, e.g. read or write pointers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9015—Buffering arrangements for supporting a linked list
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
Abstract
本发明公开了一种基于链式端口的总线桥接器及其工作方法,包括物理接口单元、协议处理单元、传输控制单元以及端口单元;所述协议处理单元分别与物理接口单元和传输控制单元双向连接;传输控制单元包括空闲端口控制单元和存储单元,所述空闲端口控制单元通过空闲端口链表控制总线数据传输,所述存储单元为双端口RAM,包括接收缓存区和发送缓存区;端口单元包含若干个相互独立的端口PORT,每个端口PORT与外部低速数据总线连接,每个端口PORT内部包含子协议处理单元和物理接口单元,且每一路独立的端口PORT与传输控制单元双向连接。本发明有效地解决高速总线与多个低速总线的互联问题,有效降低设计风险。
Description
技术领域
本发明属于航天应用领域,具体涉及一种基于链式端口的总线桥接器及其工作方法,适合于高速总线与多个低速总线间的桥接。
背景技术
随着航天应用领域的不断拓展,日益复杂化和多样化的空间探测任务对航天器数据网络提出了更高要求。在空间应用领域,受限于设计结构和应用场景的要求,数据网络不仅拓扑复杂,而且使用的总线协议不完全相同。为了满足复杂网络中的数据交互,通常需要大量的总线桥接模块。按照ESA航天器发展路线图,未来航天器主干数据总线使用面向Gbps级高可靠高速数据传输需求的SpaceFibre总线,而分系统可以使用各自相适应的数据总线。按照这种架构,在特定空间应用情况下,SpaceFibre总线可能需要与多个诸如SpaceWire总线、高速1553B总线等相对低速的总线系统实现互联,以实现简化设计。
数据网络桥接常见的方法是使用数据总线桥接电路,这种方法的缺陷是灵活性不足,通用性差,且在处理高速总线与低速总线互联时不能有效地分时复用高速总线的带宽。
在星载总线系统中,主干数据总线使用Gbps级SpaceFibre总线,而在分系统中使用100Mbps高速1553B总线。单纯使用桥接电路连接SpaceFibre总线和高速1553B总线,速率100Mbps的高速1553B单一连接速率Gbps的SpaceFibre总线,会造成Gbps级高速总线带宽浪费。如果在SpaceFibre总线上挂载多个高速1553B总线,按既有方案又需要多个桥接电路,这就增加系统设计的复杂性。
中国专利CN100471156C,名称:数据总线桥接器及其工作方法,该专利公开了一种数据总线桥接器,在发送通路上需要仲裁机制、发送DMA单元、发送FIFO和发送高级数据链路控制单元。该方法设计模块较多,传输使用HDLC协议处理使得设计较为复杂,FIFO模块的大小将会制约数据传输效率,方法协议开销大,不能有效利用接口性能。
专利申请CN 101917318A,名称:一种高低速总线系统连接装置及高低速总线,该专利申请提供了一种高低速总线系统连接装置及高低速总线系统,该专利申请不能有效复用高速总线的带宽。如果在高速总线与多个低速总线的传输应用领域需要多个桥接电路,增加了系统复杂性。
中国专利CN103440219B,名称:一种通用总线转换桥IP核,该专利能够解决多路数据总线的桥接,但是数据交换过分依靠中断控制单元和寄存器控制单元,仲裁器设计较为复杂,效率不高,内部存储空间没有得到有效利用。
发明内容
本发明的目的在于提供一种基于链式端口的总线桥接器及其工作方法,以克服现有技术的缺陷,本发明有效地解决高速总线与多个低速总线的互联问题,有效降低设计风险。
为达到上述目的,本发明采用如下技术方案:
一种基于链式端口的总线桥接器,包括物理接口单元、协议处理单元、传输控制单元以及端口单元;所述协议处理单元分别与物理接口单元和传输控制单元双向连接,协议处理单元用于将物理接口单元接收的数据按照高速总线协议解析后发送给传输控制单元,或者将传输控制单元发送的数据按照高速总线协议处理后传输给物理接口单元;
所述传输控制单元包括空闲端口控制单元和存储单元,所述空闲端口控制单元通过空闲端口链表控制总线数据传输,所述存储单元为双端口RAM,包括接收缓存区和发送缓存区,分别用于存储协议处理单元解析的数据和端口单元发送的数据;
所述端口单元包含若干个相互独立的端口PORT,每个端口PORT与外部低速数据总线连接,每个端口PORT内部包含子协议处理单元和物理接口单元,且每一路独立的端口PORT与传输控制单元双向连接。
进一步地,所述物理接口单元为串行数据端口,用于连接外部高速数据总线,支持外部高速数据总线的电气特性,外部高速数据总线的电气特性包括差动电流模式以及光纤或铜缆传输。
进一步地,所述存储单元包括接收缓存区和发送缓存区,接收缓存区用于存储转发协议处理单元解析的数据,发送缓存区用于存储转发由低速端口单元发送的数据。
一种基于链式端口的总线桥接器的工作方法,当高速数据总线发起数据传输时,物理接口单元接收来自高速数据总线的数据包并传输给协议处理单元,协议处理单元将数据包按照高速数据总线协议进行解析,通过解析确认该数据是否指定端口发送,如果数据包为指定端口发送,则通过目的端口发送使能判断目的端口是否空闲,如果目的端口空闲,则通过该空闲端口传输数据,否则丢弃该数据并向高速总线反馈指定的目的端口繁忙,如果数据包未指定端口发送,则按照空闲端口链表顺序选择发送端口发送数据包,当空闲端口链表为空时,丢弃该数据并向总线反馈目的端口繁忙;
当低速数据总线发起数据传输时,数据包在低速数据总线对应的端口PORT内进行数据接收和协议解析,完成处理的数据包缓存在存储单元中,在协议处理单元中按照高速数据总线协议编码数据并通过物理接口单元传输到高速总线中。
进一步地,空闲端口链表包含端口链表、空闲头指针和空闲尾指针,空闲头指针指向空闲端口链表的头节点,空闲尾指针指向空闲端口链表的尾节点,空闲端口通过空闲头指针和空闲尾指针之间的链表表征。
进一步地,端口链表为与端口PORT数目相对应的链表,端口链表的地址与端口PORT号一一对应,端口链表中存储的信息指向下一个链表地址,依次构成端口链表。
进一步地,空闲端口发送数据,则有效该端口的端口发送使能,并修改相应的空闲头指针为对应地址内存储的信息,空闲端口发送数据结束后,则无效端口发送使能,将空闲尾指针的信息写入该端口对应的地址中,并修改相应的空闲尾指针为该端口号。
进一步地,如果数据包为指定端口发送且该端口空闲时,则使能该端口的端口发送使能,在空闲端口链表中从空闲头指针开始查询该端口,将指定到该端口的链表信息改写为该链表指定的信息。
进一步地,当空闲头指针等于空闲尾指针的值时,空闲端口链表中只有一个端口能够使用,如果此时通过该端口发送数据,则该端口的端口发送使能有效,此时所有的端口使能均有效,空闲端口链表为空,待某端口释放即发送数据结束后,该端口发送使能无效,将空闲头指针和空闲尾指针更新为该端口对应的地址。
进一步地,如果高速总线发起数据传输而空闲头指针等于空闲尾指针的值且该端口发送使能有效时,则判断低速端口繁忙,丢弃该数据并向总线反馈低速端口繁忙。
与现有技术相比,本发明具有以下有益的技术效果:
(1)本发明采用高速总线与多个低速总线桥接思路设计,能够实现总线互联,有效分时复用高速总线带宽,降低设计风险。
(2)本发明采用基于空闲端口链表的分配机制,可以有效地提高端口使用效率,各低速端口传输取决于低速端口的转发能力,有效地提高了桥接的效率。
(3)本发明提供指定端口发送机制,与空闲端口发送机制相辅相成,可以拓宽应用领域。
(4)本发明在高速总线数据发起数据传输时,传输通路业已建立,最优时可实现高速数据包即时发送。
(5)本发明通过模块化设计,不同总线间的桥接仅需要更改对应的物理接口和协议处理单元,可以作为IP复用,有效简化设计。
附图说明
图1为本发明总线桥接器的系统结构框图;
图2为端口PORT的结构框图;
图3为本发明的传输控制流程图;
图4为本发明实施例结构框图;
图5为实施例中端口链表及空闲头尾指针初始值;
图6为实施例中端口链表及及空闲头尾指针值;
图7为指定端口发送情况下空闲端口链表改写结果;
图8为未指定端口发送情况下数据发送后空闲端口链表及空闲头指针改写结果;
图9为端口释放后空闲端口链表及空闲尾指针改写结果。
其中,100、物理接口单元;200、协议处理单元;300、传输控制单元;301、空闲端口控制单元;302、存储单元;400、端口单元。
具体实施方式
下面对本发明作进一步详细描述:
本发明的总线桥接器包括物理接口单元100、协议处理单元200、传输控制单元300和端口单元400,系统结构框图如图1所示。
其中,物理接口单元100为物理通路,用于与外部高速数据总线连接,接口满足外部高速数据总线物理电气特性,按照外部总线电气特性收发信息,并与协议处理单元200双向连接。
协议处理单元200,分别与物理接口单元100和传输控制单元300双向连接。协议处理单元200可以将物理接口单元100接收的数据按照高速总线协议解析后发送给传输控制单元300,也可以将传输控制单元300发送的数据按照高速总线协议处理后传输给物理接口单元100。
传输控制单元300包括空闲端口控制单元301和存储单元302。
空闲端口控制单元301主要通过空闲端口链表控制总线数据传输。
存储单元302为双端口RAM,包括接收缓存区和发送缓存区,分别用于存储协议处理单元200解析的数据和端口单元400发送的数据。
端口单元400,包含若干个相互独立的端口PORT,每个端口PORT与外部低速数据总线连接,内部包含子协议处理单元和物理接口单元,如图2所示。每一路独立的端口PORT与传输控制单元300双向连接。
物理接口单元100为串行数据端口,用于连接外部高速数据总线,支持外部高速数据总线的电气特性,包括支持差动电流模式(CML),支持光纤或铜缆传输。
存储单元302包括接收缓存区和发送缓存区,接收缓存区用于存储转发协议处理单元200解析的数据,发送缓存区用于存储转发由低速端口单元400发送的数据。接收缓存区与端口PORT一一对应,一种更优的方法是对应的缓存区分布存在于各个端口PORT内部缓存中。
协议处理单元200和传输控制单元300可以采用FPGA实现,物理接口单元100和端口单元400由专用器件实现。一种更优的方法是物理接口单元100、协议处理单元200、传输控制单元300和端口单元400采用一块专用集成电路实现。
数据总线桥接器的工作方法,包括:
当高速数据总线发起数据传输时,物理接口单元100按照电气特性接收来自高速数据总线的数据包并传输给协议处理单元200。协议处理单元200将数据包按照高速数据总线协议进行解析,通过解析确认该数据是否指定端口发送。如果数据包为指定端口发送,则通过目的端口发送使能判断目的端口是否空闲,如果目的端口空闲,则通过该空闲端口传输数据,否则丢弃该数据并向高速总线反馈指定的目的端口繁忙。如果数据包未指定端口发送,则按照空闲端口链表顺序选择发送端口发送数据包。当空闲端口链表为空时,丢弃该数据并向总线反馈目的端口繁忙。
当低速数据总线发起数据传输时,数据包在低速数据总线对应的端口PORT内进行数据接收和协议解析。完成处理的数据包缓存在存储单元302的发送缓冲区中,在协议处理单元200中按照高速数据总线协议编码数据并通过物理接口单元100传输到高速总线中去。
所述的端口链表为与端口PORT数目相对应的链表,端口链表的地址与端口PORT号一一对应,端口链表中存储的信息指向下一个链表地址,依次构成端口链表。初始时链表地址1对应PORT1,存储信息指向链表地址2。最末链表地址对应最末端口号,存储信息指向链表地址1。
所述的空闲端口链表包含与端口PORT数目相对应的端口链表和空闲头指针及空闲尾指针。空闲头指针指向空闲端口链表的头节点,空闲尾指针指向空闲端口链表的尾节点。空闲端口通过空闲头指针和空闲尾指针之间的链表表征。初始时空闲头指针指向链表地址1,空闲尾指针指向链表最末地址。
空闲端口发送数据,则有效该端口的端口发送使能,并修改相应的空闲头指针为对应地址内存储的信息。空闲端口发送数据结束后,则无效端口发送使能,将空闲尾指针的信息写入该端口对应的地址中,并修改相应的空闲尾指针为该端口号。
通过判断端口发送使能确定相应端口是否空闲。如果端口空闲,则向接收缓存区内缓存数据。如果端口繁忙,则不接收数据。
如果数据包为指定端口发送且该端口空闲时,则使能该端口的端口发送使能。在空闲端口链表中从空闲头指针开始查询该端口,将指定到该端口的链表信息改写为该链表指定的信息。
当空闲头指针等于空闲尾指针的值时,空闲端口链表中只有一个端口可用,如果此时通过该端口发送数据,则该端口的端口发送使能有效,此时所有的端口使能均有效,空闲端口链表为空。待某端口释放即发送数据结束后,该端口发送使能无效,将空闲头指针和空闲尾指针更新为该端口对应的地址。
如果高速总线发起数据传输而空闲头指针等于空闲尾指针的值且该端口发送使能有效时,则判断低速端口繁忙,丢弃该数据并向总线反馈低速端口繁忙。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的其他所有实施例都属于本申请的保护范围。
如图4所示,数据总线桥接器为一款专用集成电路,包括物理接口单元100、协议处理单元200、传输控制单元300和端口单元400。其他实施例中协议处理单元200和传输控制单元300可以采用FPGA实现,物理接口单元100和端口单元400由专用器件实现。
物理接口单元100为串行数据端口,用于连接外部SpaceFibre数据总线,支持SpaceFibre数据总线电气特性。
协议处理单元200支持《SpaceFibre Specification》协议,可以将物理接口单元100的差分信号按照SpaceFibre协议解析数据,也可以将待发送的数据编码后通过物理接口单元100发送到SpaceFibre总线上。
传输控制单元300内部包含空闲端口控制单元301和存储单元302。
空闲端口控制单元301包含长度16宽度4的端口链表和空闲端口控制逻辑。
存储单元302为双端口RAM,包括接收缓存区和发送缓存区,分别用于存储协议处理单元200解析的数据和端口单元400发送的数据。
端口单元400包括16个相互独立的端口PORT,分别编号PORT1~PORT16。每个端口PORT与外部高速1553B数据总线连接,分别对应一个高速1553B协议处理单元和1553B物理接口单元。
数据总线桥接器的工作方法,包括:
当外部SpaceFibre总线发起数据传输时,物理接口单元100接收总线上的串行数据并传输到协议处理单元200中进行解析。解析后的数据传递给传输控制单元300。在传输控制单元300内完成传输控制,通过端口单元400的特定端口PORT将数据发送出去。
初始时,链表信息和空闲头指针及空闲尾指针如图5所示。长度为16的链表依次对应着PORT1~PORT16端口,链表中存储的信息指向下一个链表地址。链表地址1对应PORT1,存储信息指向链表地址2。链表地址16对应PORT16,存储信息指向链表地址1。空闲头指针指向链表地址1,空闲尾指针指向链表地址16。
在实施例中,链表信息和空闲头指针及空闲尾指针如图6所示。此时,链表地址对应端口号信息,链表内容指向下一个地址,空闲头指针指向链表地址1,空闲尾指针指向链表地址4。
如果SpaceFibre总线数据指定端口PORT11发送数据,此时端口PORT11的端口发送使能无效,则判断端口空闲,数据向端口PORT11对应的接收缓存区内缓存,使能端口PORT11的端口发送使能开始通过端口发送数据。从空闲头指针开始查询空闲端口链表,按照链表特性依次查询到1、3、9、14、7、5、11,此时查询到该端口,则将链表地址5存储信息更新为链表地址11中的信息2,结果如图7所示。
如果SpaceFibre总线数据指定端口PORT13发送数据,此时端口PORT11的端口发送使能有效,则判断端口繁忙,通过协议处理单元20和物理接口单元100向SpaceFibre总线反馈总线繁忙。
如果SpaceFibre总线数据未指定端口发送数据,则数据将通过空闲头指针指向的端口PORT1进行发送。此时端口PORT1的端口发送使能一定无效,将数据向端口PORT1对应的接收缓存区内缓存,使能端口PORT1的端口发送使能开始通过端口发送数据。并将空闲头指针的值更新为原地址1中的值3,结果如图8所示。
当端口PORT将数据发送完毕后,则端口将添加到空闲端口链表中去。如果端口PORT6发送完毕,则将空闲尾指针中的值4写到端口PORT6对应地址的链表中,并将空闲尾指针存储内容更新为6,结果如图9所示。
当空闲头指针等于空闲尾指针的值时,空闲端口链表中只有一个端口可用,如果此时通过该端口发送数据并有效该端口发送使能,此时空闲端口链表为空。待某端口释放即发送数据结束后,该端口发送使能无效,将空闲头指针和空闲尾指针更新为该端口对应的地址。
当外部高速1553B总线发送数据时,数据通过特定端口PORT按照协议将数据处理后搬运到存储单元302发送区缓存,在协议处理单元200中按照协议编码通过物理接口单元100发送到SpaceFibre总线数据上。
以上对本发明提供的一种基于链式端口的总线桥接器及其工作方法进行了详细介绍,本发明中应用具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;其并不用于限定本发明的保护范围,事实上,说明书记载的实施例可以被以各种变形方式实施;即基于本发明的精神对上述实施例做出各种省略、替代和改变等变形均落入本发明的保护范围。
Claims (10)
1.一种基于链式端口的总线桥接器,其特征在于,包括物理接口单元(100)、协议处理单元(200)、传输控制单元(300)以及端口单元(400);所述协议处理单元(200)分别与物理接口单元(100)和传输控制单元(300)双向连接,协议处理单元(200)用于将物理接口单元(100)接收的数据按照高速总线协议解析后发送给传输控制单元(300),或者将传输控制单元(300)发送的数据按照高速总线协议处理后传输给物理接口单元(100);
所述传输控制单元(300)包括空闲端口控制单元(301)和存储单元(302),所述空闲端口控制单元(301)通过空闲端口链表控制总线数据传输,所述存储单元(302)为双端口RAM,包括接收缓存区和发送缓存区,分别用于存储协议处理单元(200)解析的数据和端口单元(400)发送的数据;
所述端口单元(400)包含若干个相互独立的端口PORT,每个端口PORT与外部低速数据总线连接,每个端口PORT内部包含子协议处理单元和物理接口单元,且每一路独立的端口PORT与传输控制单元(300)双向连接。
2.根据权利要求1所述的一种基于链式端口的总线桥接器,其特征在于,所述物理接口单元(100)为串行数据端口,用于连接外部高速数据总线,支持外部高速数据总线的电气特性,外部高速数据总线的电气特性包括差动电流模式以及光纤或铜缆传输。
3.根据权利要求1所述的一种基于链式端口的总线桥接器,其特征在于,所述存储单元(302)包括接收缓存区和发送缓存区,接收缓存区用于存储转发协议处理单元(200)解析的数据,发送缓存区用于存储转发由低速端口单元(400)发送的数据。
4.一种权利要求1-3任一项所述的基于链式端口的总线桥接器的工作方法,其特征在于,当高速数据总线发起数据传输时,物理接口单元(100)接收来自高速数据总线的数据包并传输给协议处理单元(200),协议处理单元(200)将数据包按照高速数据总线协议进行解析,通过解析确认该数据是否指定端口发送,如果数据包为指定端口发送,则通过目的端口发送使能判断目的端口是否空闲,如果目的端口空闲,则通过该空闲端口传输数据,否则丢弃该数据并向高速总线反馈指定的目的端口繁忙,如果数据包未指定端口发送,则按照空闲端口链表顺序选择发送端口发送数据包,当空闲端口链表为空时,丢弃该数据并向总线反馈目的端口繁忙;
当低速数据总线发起数据传输时,数据包在低速数据总线对应的端口PORT内进行数据接收和协议解析,完成处理的数据包缓存在存储单元(302)中,在协议处理单元(200)中按照高速数据总线协议编码数据并通过物理接口单元(100)传输到高速总线中。
5.根据权利要求4所述的基于链式端口的总线桥接器的工作方法,其特征在于,空闲端口链表包含端口链表、空闲头指针和空闲尾指针,空闲头指针指向空闲端口链表的头节点,空闲尾指针指向空闲端口链表的尾节点,空闲端口通过空闲头指针和空闲尾指针之间的链表表征。
6.根据权利要求5所述的基于链式端口的总线桥接器的工作方法,其特征在于,端口链表为与端口PORT数目相对应的链表,端口链表的地址与端口PORT号一一对应,端口链表中存储的信息指向下一个链表地址,依次构成端口链表。
7.根据权利要求5所述的基于链式端口的总线桥接器的工作方法,其特征在于,空闲端口发送数据,则有效该端口的端口发送使能,并修改相应的空闲头指针为对应地址内存储的信息,空闲端口发送数据结束后,则无效端口发送使能,将空闲尾指针的信息写入该端口对应的地址中,并修改相应的空闲尾指针为该端口号。
8.根据权利要求5所述的基于链式端口的总线桥接器的工作方法,其特征在于,如果数据包为指定端口发送且该端口空闲时,则使能该端口的端口发送使能,在空闲端口链表中从空闲头指针开始查询该端口,将指定到该端口的链表信息改写为该链表指定的信息。
9.根据权利要求5所述的基于链式端口的总线桥接器的工作方法,其特征在于,当空闲头指针等于空闲尾指针的值时,空闲端口链表中只有一个端口能够使用,如果此时通过该端口发送数据,则该端口的端口发送使能有效,此时所有的端口使能均有效,空闲端口链表为空,待某端口释放即发送数据结束后,该端口发送使能无效,将空闲头指针和空闲尾指针更新为该端口对应的地址。
10.根据权利要求5所述的基于链式端口的总线桥接器的工作方法,其特征在于,如果高速总线发起数据传输而空闲头指针等于空闲尾指针的值且该端口发送使能有效时,则判断低速端口繁忙,丢弃该数据并向总线反馈低速端口繁忙。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810382459.0A CN108650160B (zh) | 2018-04-26 | 2018-04-26 | 一种基于链式端口的总线桥接器及其工作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810382459.0A CN108650160B (zh) | 2018-04-26 | 2018-04-26 | 一种基于链式端口的总线桥接器及其工作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108650160A true CN108650160A (zh) | 2018-10-12 |
CN108650160B CN108650160B (zh) | 2020-07-17 |
Family
ID=63747498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810382459.0A Active CN108650160B (zh) | 2018-04-26 | 2018-04-26 | 一种基于链式端口的总线桥接器及其工作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108650160B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110113683A (zh) * | 2019-04-28 | 2019-08-09 | 北京航空航天大学 | 一种无源光网络结构的SpaceFibre总线系统 |
CN111813726A (zh) * | 2020-07-10 | 2020-10-23 | 中科芯集成电路有限公司 | 控制信号从高速总线向低速总线的转换方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6662257B1 (en) * | 2000-05-26 | 2003-12-09 | Ati International Srl | Multiple device bridge apparatus and method thereof |
CN1494003A (zh) * | 2002-10-30 | 2004-05-05 | 华为技术有限公司 | 一种实现接口转换的装置及方法 |
CN101018179A (zh) * | 2007-03-07 | 2007-08-15 | 今创集团有限公司 | 数据总线桥接器及其工作方法 |
CN101510185A (zh) * | 2009-04-01 | 2009-08-19 | 北京中星微电子有限公司 | 一种高速总线向低速总线写入、读取数据的方法和装置 |
CN101917318A (zh) * | 2010-02-11 | 2010-12-15 | 深圳市国微电子股份有限公司 | 一种高低速总线系统连接装置及高低速总线系统 |
CN102103565A (zh) * | 2009-12-21 | 2011-06-22 | 上海奇码数字信息有限公司 | 先进高性能系统总线连接装置及连接方法 |
CN102523764A (zh) * | 2010-09-03 | 2012-06-27 | 松下电器产业株式会社 | 中继装置 |
CN103049414A (zh) * | 2012-12-28 | 2013-04-17 | 中国航空工业集团公司第六三一研究所 | Fc总线与can总线间数据的转换及传输方法 |
CN202906952U (zh) * | 2012-10-24 | 2013-04-24 | 金海华 | 一种星型结构的rs485连接通信的桥接器 |
CN103440219A (zh) * | 2013-08-23 | 2013-12-11 | 上海航天测控通信研究所 | 一种新型的通用总线转换桥ip核 |
CN104679702A (zh) * | 2013-11-28 | 2015-06-03 | 中国航空工业集团公司第六三一研究所 | 多路高速串行接口控制器 |
-
2018
- 2018-04-26 CN CN201810382459.0A patent/CN108650160B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6662257B1 (en) * | 2000-05-26 | 2003-12-09 | Ati International Srl | Multiple device bridge apparatus and method thereof |
CN1494003A (zh) * | 2002-10-30 | 2004-05-05 | 华为技术有限公司 | 一种实现接口转换的装置及方法 |
CN101018179A (zh) * | 2007-03-07 | 2007-08-15 | 今创集团有限公司 | 数据总线桥接器及其工作方法 |
CN101510185A (zh) * | 2009-04-01 | 2009-08-19 | 北京中星微电子有限公司 | 一种高速总线向低速总线写入、读取数据的方法和装置 |
CN102103565A (zh) * | 2009-12-21 | 2011-06-22 | 上海奇码数字信息有限公司 | 先进高性能系统总线连接装置及连接方法 |
CN101917318A (zh) * | 2010-02-11 | 2010-12-15 | 深圳市国微电子股份有限公司 | 一种高低速总线系统连接装置及高低速总线系统 |
CN102523764A (zh) * | 2010-09-03 | 2012-06-27 | 松下电器产业株式会社 | 中继装置 |
CN202906952U (zh) * | 2012-10-24 | 2013-04-24 | 金海华 | 一种星型结构的rs485连接通信的桥接器 |
CN103049414A (zh) * | 2012-12-28 | 2013-04-17 | 中国航空工业集团公司第六三一研究所 | Fc总线与can总线间数据的转换及传输方法 |
CN103440219A (zh) * | 2013-08-23 | 2013-12-11 | 上海航天测控通信研究所 | 一种新型的通用总线转换桥ip核 |
CN104679702A (zh) * | 2013-11-28 | 2015-06-03 | 中国航空工业集团公司第六三一研究所 | 多路高速串行接口控制器 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110113683A (zh) * | 2019-04-28 | 2019-08-09 | 北京航空航天大学 | 一种无源光网络结构的SpaceFibre总线系统 |
CN111813726A (zh) * | 2020-07-10 | 2020-10-23 | 中科芯集成电路有限公司 | 控制信号从高速总线向低速总线的转换方法 |
CN111813726B (zh) * | 2020-07-10 | 2023-03-07 | 中科芯集成电路有限公司 | 控制信号从高速总线向低速总线的转换方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108650160B (zh) | 2020-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7042891B2 (en) | Dynamic selection of lowest latency path in a network switch | |
US5502719A (en) | Path allocation system and method having double link list queues implemented with a digital signal processor (DSP) for a high performance fiber optic switch | |
US7653056B1 (en) | Virtual switching using a provisional identifier to conceal a user identifier | |
JP4615030B2 (ja) | バッファを再要求するための方法および装置 | |
EP0995333B1 (en) | Interface for a highly integrated ethernet network element | |
US5465331A (en) | Apparatus having three separated and decentralized processors for concurrently and independently processing packets in a communication network | |
US20020118692A1 (en) | Ensuring proper packet ordering in a cut-through and early-forwarding network switch | |
US6414961B1 (en) | ATM switching with virtual circuit FIFO buffers | |
US20040151170A1 (en) | Management of received data within host device using linked lists | |
US5603064A (en) | Channel module for a fiber optic switch with bit sliced memory architecture for data frame storage | |
JP2000503828A (ja) | データネットワーク上でデータパケットをスイッチングする方法および装置 | |
CN107948094A (zh) | 一种高速数据帧无冲突入队处理的装置及方法 | |
JP4709526B2 (ja) | 高帯域幅チャネル内に低帯域幅チャネルを生成する方法および装置 | |
JPH08256168A (ja) | 転送路割り当てシステム | |
US8996724B2 (en) | Context switched route look up key engine | |
US5557266A (en) | System for cascading data switches in a communication node | |
CN102035723A (zh) | 一种片上网络路由及实现方法 | |
US20050138238A1 (en) | Flow control interface | |
CN108650160A (zh) | 一种基于链式端口的总线桥接器及其工作方法 | |
US6574231B1 (en) | Method and apparatus for queuing data frames in a network switch port | |
EP1266492B1 (en) | Apparatus and method for sharing memory using a single ring data bus connnection configuration | |
US7333489B1 (en) | System and method for storing frame header data | |
CN107332794A (zh) | 一种面向时间触发通信的动态锁定时槽方法 | |
CN105871761A (zh) | 一种高阶矩阵开关、片上网络及通信方法 | |
US20040151175A1 (en) | Transparent data format within host device supporting differing transaction types |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |