CN108984445A - 使用jesd204b数字接口的数据传输芯片及数据传输方法 - Google Patents
使用jesd204b数字接口的数据传输芯片及数据传输方法 Download PDFInfo
- Publication number
- CN108984445A CN108984445A CN201710412763.0A CN201710412763A CN108984445A CN 108984445 A CN108984445 A CN 108984445A CN 201710412763 A CN201710412763 A CN 201710412763A CN 108984445 A CN108984445 A CN 108984445A
- Authority
- CN
- China
- Prior art keywords
- interface
- data
- chip
- receiver
- direction signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
提供一种使用JESD204B数字接口的数据传输芯片及数据传输方法。所述数据传输芯片包括逻辑单元、接口传送器、接口接收器、接口复用器以及接口控制单元。接口传送器以及接口接收器适用于JESD204B数字接口且分别耦接至逻辑单元。接口复用器的数据连接端用以连接至外部设备。接口控制单元依据数据的存取方向产生或接收方向信号。接口复用器依据方向信号以将所述数据连接端选择性地连接至接口传送器以及接口接收器的其中之一。逻辑单元透过与数据连接端连接的接口传送器或接口接收器以与外部设备存取数据。
Description
技术领域
本发明是有关于一种JESD204B数字接口的应用技术,且特别是有关于一种使用JESD204B数字接口的数据传输芯片及数据传输方法。
背景技术
在以往,芯片(如,现场可编程门阵列(FPGA)、复杂可编程逻辑装置(CPLD)、模拟转数字转换器或是数字转模拟转换器)之间的传输并没有采用通用的传输接口,导致传输效率不佳。近年来,由JEDEC固态技术协会制订的JESD204B数字接口技术的开发使得芯片之间能够通过制式化的串列接口而实现高速数据传输,以支援芯片之间日益增长的频宽需求。目前的JESD204B数字接口的速率可达12.5Gbps。通过运用高性能转换器的优势,便可利用JESD204B数字接口来轻易移动大量数据并让芯片进行处理。而且,这些高性能转换器与开放市场的FPGA解决方案,既相容而且具可扩展性。
目前,使用JESD204B数字接口的单个芯片需在传送和接收两个方向皆各有一套作为数据通路的收发设备,从而支援双方同时通讯。如果要达到12.5Gbps高速数据传输的话,则每个JESD204B数字接口数据通路的收发设备中,传送方向和接收方向各需用到4个通道(lane)。由于每个通道需要1对接脚(也就是,2个接脚),且在支援双方通讯的情况下,芯片需要至少8对接脚来提供给一个JESD204B数字接口使用。换句话说,若要实现JESD204B数字接口,则需要将芯片中的大量接脚提供给JESD204B数字接口占据及使用。当芯片所需的接脚愈多,则芯片的整体面积便会扩大。另外,由于JESD204B数字接口所需的传输速度较高,将使得芯片在印刷电路板上的走线要求也会十分严苛。
因此,如何在芯片上使用JESD204B数字接口技术,且在不影响JESD204B数字接口的效能的情况下降低其在芯片中所占用的接脚数量,便是遭遇的难题之一。
发明内容
本发明提供一种使用JESD204B数字接口的数据传输芯片及数据传输方法,可减少JESD204B数字接口在芯片上所需的接脚数量,从而降低芯片整体面积、减少JESD204B数字接口功耗,且提升JESD204B数字接口应用在各种芯片产品上的竞争力。
本发明的使用JESD204B数字接口的数据传输芯片包括逻辑单元、接口传送器、接口接收器、接口复用器以及接口控制单元。接口传送器以及接口接收器适用于JESD204B数字接口,且接口传送器以及接口接收器分别耦接至逻辑单元。接口复用器耦接至所述接口传送器以及所述接口接收器。接口复用器的数据连接端用以连接至外部设备。接口控制单元依据数据的存取方向产生或接收方向信号。接口复用器耦接至所述逻辑单元以及所述接口复用器。接口复用器依据方向信号以将所述数据连接端选择性地连接至接口传送器以及接口接收器的其中之一,逻辑单元透过与数据连接端连接的接口传送器或接口接收器以与外部设备存取数据。
本发明的使用JESD204B数字接口的数据传输方法适用于数据传输芯片。所述数据传输芯片包括接口传送器、接口接收器以及接口复用器。所述数据传输方法包括下列步骤。依据数据的存取方向以产生或接收方向信号。依据所述方向信号以将所述接口复用器的数据连接端选择性地连接至所述接口传送器以及所述接口接收器的其中之一。以及,透过与所述数据连接端连接的所述接口传送器或所述接口接收器以与外部设备存取数据。
基于上述,本发明实施例中使用JESD204B数字接口的数据传输芯片及其数据传输方法可藉由接口复用器以及接口控制器以将JESD204B数字接口设计为半双工模式,从而减少JESD204B数字接口的收发设备的所需接脚数量。此外,本发明实施例还会适应性改变JESD204B数字接口在建立连接时的操作程序,使得在通过接口复用器进行数据传输的收发通道切换时,可让芯片顺利地建立数据通道的连接。如此一来,由于减少了上述收发设备的数量,便可减少JESD204B数字接口在芯片上所需的接脚数量,从而降低芯片整体面积、减少JESD204B数字接口的功耗,且提升JESD204B数字接口应用在各种芯片产品上的竞争力。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1是本发明的一实施例的一种数据传输系统的示意图。
图2是本发明的一实施例的一种使用JESD204B数字接口的数据传输方法的流程图。
图3是数据传输系统中芯片110作为数据传递方的示意图。
图4是数据传输系统中芯片110作为数据接收方的示意图。
图5为本发明一实施例中连接建立程序的步骤流程图。
附图标记说明
100:数据传输系统
110、120:数据传输芯片
112、122:逻辑单元
113、123:收发设备
114、124:接口传送器
116、126:接口接收器
117、127:接口复用器
118、128:接口控制单元
S210~S230、S510~S540:步骤
NC:接口控制单元的输出端之间的连接线段
N1、N2:接口复用器的数据连接端
T1、T2:数据通道
具体实施方式
图1是本发明的一实施例的一种数据传输系统100的示意图。数据传输系统100主要包括两个数据传输芯片110及120(可被称为芯片110、120)。芯片110包括逻辑单元112、接口传送器114以及接口接收器116、接口复用器117以及接口控制单元118。接口传送器114以及接口接收器116分别耦接至逻辑单元112以及接口复用器117。芯片120亦包括逻辑单元122、接口传送器124以及接口接收器126、接口复用器127以及接口控制单元128。接口传送器124以及接口接收器126分别耦接至逻辑单元122以及接口复用器127。接口传送器114以及接口接收器116、接口传送器124以及接口接收器126可分别被称为是一套JESD204B数字接口的收发设备113、123。接口传送器(TX)114、124以及接口接收器(RX)116、126皆适用于JESD204B数字接口技术。
数据传输芯片110及120可以是不同应用的功能芯片,例如WIFI处理芯片、数字转模拟或模拟转数字的数据处理芯片等。数据传输芯片110及120中的逻辑单元112、122属于硬体电路,是指整个芯片工作的逻辑硬件。例如,若数据传输芯片110为WIFI处理芯片,则逻辑单元112指的是专门处理WIFI信号的电路逻辑;若数据传输芯片110为系统芯片(Systemon Chip),则逻辑单元112便指的是中央处理单元(CPU)、内存等内部元件的电路逻辑。换句话说,符合本发明实施例、具备JESD204B数字接口功能的数据传输芯片110或120当中除了接口传送器114、124、接口接收器116、126、接口复用器117、127以及接口控制单元118、128以外的其他电路逻辑皆可称为是或包含于逻辑单元112、122。
数据传输芯片110及120皆使用JESD204B数字接口技术。然而,跟以往的JESD204B数字接口技术不同的是,本实施例中数据传输芯片110及120当中的JESD204B数字接口以半双工模式来设计。换句话说,数据传输芯片110及120中仅具备一套作为数据通路的收发设备,并通过接口控制单元118或128所产生的方向信号来调整接口复用器117及127的数据连接端N1及N2选择性地连接至接口传送器114、124以及接口接收器116、126的其中之一。若JESD204B数字接口是采用12.5Gbps的高速传输情形下,收发设备113、123各只需要4个通道(lane)(也就是,每一个收发设备只需要使用4对接脚)以及额外增加一个控制数据传输方向的接脚便可实现JESD204B数字接口,从而节省8个高速接脚让JESD204B数字接口可在半双工模式的运作下维持12.5Gbps的传输速率。
本发明实施例的数据传输芯片110及120还会适应性调整JESD204B数字接口在建立连接时的操作程序,在数据传输的方向改变时,藉由再次进行连接建立程序的方式来维持数据通道的顺畅连接,使得在通过接口复用器进行数据传输的收发通道切换时,可让芯片顺利地建立数据通道的连接。应可理解,虽然数据传输芯片110及120皆被设计为JESD204B数字接口的半双工模式的芯片,但应用本实施例者应可选择性地将其中一个芯片设计为JESD204B数字接口的全双工模式的芯片,并利用本发明实施例所描述的内容适应性地使JESD204B数字接口全双工模式的芯片能与JESD204B数字接口半双工模式的芯片相互通信且传输数据。
图2是本发明的一实施例的一种使用JESD204B数字接口的数据传输方法的流程图。图2中所述的方法可适用于图1中数据传输系统100的数据传输芯片110和数据传输芯片120的其中之一或是两者。为方便说明,本发明实施例在解释图2时系以数据传输芯片110作为主要动作元件(或称,主控芯片),且将数据传输芯片120视作为是符合JESD204B数字接口的外部设备(或称,受控芯片)。应用本实施例者应可知晓,图2中所述的方法亦可应用于数据传输芯片120。
请参照图2,于步骤S210中,数据传输芯片110中的接口控制单元118将依据数据的存取方向以产生或接收方向信号。本实施例的方向信号可藉由图1中接口控制单元118的输出端与接口控制单元128的输出端之间的连接线段NC来传递。本发明实施例所述的方向信号有两种:一种为表示数据将从芯片110传送到芯片120的第一方向信号,另一种则为表示数据将从芯片120传送到芯片110的第二方向信号。当数据传输芯片110为主控芯片,逻辑单元112处理过程中需将特定的数据从芯片110传送到芯片120时,此时的接口控制单元118便会根据逻辑单元112的控制产生第一方向信号,并经由连接线段NC传送到芯片120,让芯片120中的各元件(如,接口复用器127、接口控制单元128、逻辑单元122)知晓。换句话说,当芯片110为主控芯片且方向信号为第一方向信号时,表示芯片110为数据传递方,而芯片120为所述数据接收方。逻辑单元112也可能会需要将特定的数据从芯片120读回芯片110,此时的接口控制单元118便会根据逻辑单元112的控制在连接线段NC上产生第二方向信号,让芯片120知晓。换句话说,本例中当方向信号为第二方向信号时,表示芯片110为数据接收方,而芯片120为数据传递方。
假设在另一实施例中,数据传输芯片110为受控芯片(外部设备)而数据传输芯片120为主控芯片(主要动作元件)时,芯片120可能会希望从芯片110将特定的数据读回芯片120,此时的芯片120的接口控制单元128便会在连接线段NC上产生第一方向信号,让芯片110透过接口控制单元118接收到第一方向信号,并通知芯片110中的各元件(如,接口复用器117、接口控制单元118、逻辑单元112)知晓。芯片120也可能会希望将特定的数据从芯片120传送到芯片110,此时的接口控制单元128便会产生第二方向信号通过连接线段NC让芯片110接收。
换言之,本实施例的数据传输芯片110做为主控芯片时,可根据数据的不同传输/存取方向而产生第一方向信号或第二方向信号给外部设备;而当数据传输芯片110作为受控芯片时,则可接收对应不同数据传输方向的第一方向信号或第二方向信号。数据传输芯片120产生或接收方向信号的原理亦同,于此不再重述。具体来说,方向信号例如可为1bit信号,分别以“0”及“1”代表下行方向及上行方向。当芯片110做为主控芯片时,第一方向信号可为代表下行方向的0,而第二方向信号可为代表上行方向的1。当芯片110作为受控芯片(外部设备)时,接收到的第一方向信号可为代表上行方向的1,而第二方向信号可为代表下行方向的0。但本发明的方向信号不限于所述例示。
回到图2,于步骤S220中,芯片110(作为主控芯片)中的接口复用器117依据连接线段NC上的方向信号以将接口复用器117的数据连接端N1选择性地连接至接口传送器(TX)114以及接口接收器(RX)116的其中之一。另一方面,作为外部设备的芯片120中的接口复用器127也会依据所述方向信号以将接口复用器127的数据连接端N2选择性地连接至接口传送器(TX)124以及接口接收器(RX)126的其中之一。
图2的步骤S220中亦有多个步骤实现。于步骤S221中,接口复用器117判断连接线段NC上的方向信号为第一方向信号或是第二方向信号。图3是数据传输系统100中芯片110作为数据传递方的示意图。图4是数据传输系统100中芯片110作为数据接收方的示意图。当连接线段NC上的方向信号为第一方向信号(数据将从芯片110传递至芯片120)时,请同时参照图2及图3,并从步骤S221进入步骤S222,作为数据传递方的芯片110的接口复用器117将其数据连接端N1连接至接口传送器114,且断开数据连接端N1与接口接收器116之间的连接;作为数据接收方的芯片120的接口复用器127将其数据连接端N2连接至接口接收器126,且断开数据连接端N2与接口传送器124之间的连接。如此一来,JESD204B数字接口的数据通道T1将通过芯片110中的接口传送器114以及接口复用器117、芯片120中的接口复用器127以及接口接收器126而建立。此外,为了节省电能消耗,当连接线段NC上的方向信号为第一方向信号时,未与数据连接端N1、N2连接的接口接收器116以及接口传送器124将会进入省电状态(在图3中以虚线框表示接口接收器116及接口传送器124)。
另一方面,当连接线段NC上的方向信号为第二方向信号(数据将从芯片120传递至芯片110)时,请同时参照图2及图4,并从步骤S221进入步骤S223,作为数据接收方的芯片110的接口复用器117将其数据连接端N1连接至接口接收器116,且断开数据连接端N1与接口传送器114之间的连接;作为数据传输方的芯片120的接口复用器127将其数据连接端N2连接至接口传送器124,且断开数据连接端N2与接口接收器126之间的连接。如此一来,JESD204B数字接口的数据通道T2将通过芯片120中的接口传送器124以及接口复用器127、芯片110中的接口复用器117以及接口接收器116而建立。并且,为了节省电能消耗,当连接线段NC上的方向信号为第二方向信号时,未与数据连接端N1、N2连接的接口传送器114以及接口接收器126将会进入省电状态(在图4中以虚线框表示接口接收器114及接口传送器126)。
于步骤S224中,作为数据传递方的芯片110中的逻辑单元112透过数据通道T1中的接口传送器114以及接口接收器126与作为数据接收方的芯片120中的逻辑单元122进行建立连接程序以建立连接。类似于步骤S224,于步骤S225中,作为数据传递方的芯片120中的逻辑单元122透过数据通道T2中的接口传送器124以及接口接收器116与作为数据接收方的芯片110中的逻辑单元112进行建立连接程序以建立连接。
于步骤S230中,芯片110以及芯片120便可藉由步骤S224或步骤S225所建立的连接来透过与数据连接端N1连接的接口传送器114或接口接收器116以与芯片120(外部设备)的接口接收器126或接口传送器124来传输/存取数据。在步骤S230后,当主控芯片(本例中的芯片110)欲改变数据存取的方向时,即可依照数据存取的需求,再回到步骤S210执行。
图5为本发明一实施例中连接建立程序的步骤流程图。在此详细描述步骤S224及步骤S225中的『连接建立程序』。数据传递方可以是芯片110及芯片120的其中之一,而数据接收方便是芯片110及芯片120的其中之另一。在此假设初始的数据传递方为芯片110,数据接收方为芯片120。于步骤S510中,作为数据传递方的芯片110可根据数据接收方的芯片120发起的同步请求而传输代码群组同步(Code Group Synchronization;CGS)信号至芯片120以使数据传递方及数据接收方的代码群组同步。代码群组同步的阶段完成后,于步骤S520中,数据传递方的芯片110传输初始通道对齐序列(Initial Lane Alignment Sequence:ILAS)信号至数据接收方的芯片120以将两方的配置参数加以同步。并且,在初始通道对齐序列的阶段完成后,于步骤S530中,数据传递方的芯片110将传输所述数据至数据接收方的芯片120。
特别说明的是,于步骤S540中,芯片会判断连接线段NC上的方向信号是否有改变。当主控芯片产生新的方向信号透过连接线段NC传送到受控芯片(外部设备)时,表示芯片110、120中的接口复用器将会切换进行数据传输的收发通道,对应方向信号的指示作为数据传递方的芯片110或芯片120便需要重新进行步骤S510至步骤S530,藉以重新进行连接建立程序,以确保数据通道的正确连接。以本例来说,当步骤S540中判断方向信号改变而使芯片120从数据接收方转换为数据传递方时,即可由芯片120重新执行步骤S510至步骤S530以再次建立连接。
综上所述,本发明实施例中使用JESD204B数字接口的数据传输芯片及其数据传输方法可藉由接口复用器以及接口控制器以将JESD204B数字接口设计为半双工模式,从而减少JESD204B数字接口的收发设备的所需接脚数量。此外,本发明实施例还会适应性改变JESD204B数字接口在建立连接时的操作程序,使得在通过接口复用器进行数据传输的收发通道切换时,可让芯片顺利地建立数据通道的连接。如此一来,由于减少了上述收发设备的数量,便可减少JESD204B数字接口在芯片上所需的接脚数量,从而降低芯片整体面积、减少JESD204B数字接口功耗,且提升JESD204B数字接口应用在各种芯片产品上的竞争力。
虽然本发明已以实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (10)
1.一种使用JESD204B数字接口的数据传输芯片,其特征在于,包括:
逻辑单元;
接口传送器以及接口接收器,适用于所述JESD204B数字接口,所述接口传送器以及所述接口接收器分别耦接至所述逻辑单元;
接口复用器,耦接至所述接口传送器以及所述接口接收器,且所述接口复用器的数据连接端用以连接至外部设备;以及
接口控制单元,耦接至所述逻辑单元以及所述接口复用器,
其中,所述接口控制单元依据数据的存取方向产生或接收方向信号,
所述接口复用器依据所述方向信号以将所述数据连接端选择性地连接至所述接口传送器以及所述接口接收器的其中之一,所述逻辑单元透过与所述数据连接端连接的所述接口传送器或所述接口接收器以与所述外部设备存取数据。
2.根据权利要求1所述的数据传输芯片,其特征在于,当所述方向信号为第一方向信号时,所述接口复用器的所述数据连接端被连接至所述接口传送器,
当所述方向信号为第二方向信号时,所述接口复用器的所述数据连接端被连接至所述接口接收器。
3.根据权利要求2所述的数据传输芯片,其特征在于,所述接口传送器及所述接口接收器当中未与所述数据连接端连接者进入省电状态。
4.根据权利要求2所述的数据传输芯片,其特征在于,当所述接口控制单元产生或接收所述第一方向信号时,所述逻辑单元透过所述接口传送器与所述外部设备进行连接建立程序以建立连接,并且,
当所述接口控制单元产生或接收所述第二方向信号时,所述逻辑单元透过所述接口接收器与所述外部设备进行所述连接建立程序以建立连接。
5.根据权利要求4所述的数据传输芯片,其特征在于,所述连接建立程序包括:
数据传递方传输代码群组同步信号至数据接收方;
所述数据传递方传输初始通道对齐序列信号至所述数据接收方;以及
所述数据传递方传输所述数据至所述数据接收方,
其中,当所述方向信号为所述第一方向信号时,所述数据传输芯片为所述数据传递方且所述外部设备为所述数据接收方,且当所述方向信号为所述第二方向信号时,所述数据传输芯片为所述数据接收方且所述外部设备为所述数据传递方。
6.一种使用JESD204B数字接口的数据传输方法,适用于数据传输芯片,所述数据传输芯片包括接口传送器、接口接收器以及接口复用器,所述数据传输方法包括:
依据数据的存取方向以产生或接收方向信号;
依据所述方向信号以将所述接口复用器的数据连接端选择性地连接至所述接口传送器以及所述接口接收器的其中之一;以及
透过与所述数据连接端连接的所述接口传送器或所述接口接收器以与外部设备存取数据。
7.根据权利要求6所述的数据传输方法,其特征在于,依据所述方向信号以将所述接口复用器的所述数据连接端选择性地连接至所述接口传送器以及所述接口接收器的其中之一的步骤包括:
当所述方向信号为第一方向信号时,所述数据连接端被连接至所述接口传送器;以及
当所述方向信号为第二方向信号时,所述数据连接端被连接至所述接口接收器,
其中,所述接口传送器及所述接口接收器当中未与所述数据连接端连接者进入省电状态。
8.根据权利要求7所述的数据传输方法,其特征在于,透过与所述数据连接端连接的所述接口传送器或所述接口接收器以与所述外部设备存取数据的步骤包括:
当产生或接收所述第一方向信号时,所述数据传输芯片透过所述接口传送器与所述外部设备进行连接建立程序以建立连接。
9.根据权利要求8所述的数据传输方法,其特征在于,透过所述数据连接端连接的所述接口传送器或所述接口接收器以与所述外部设备存取数据的步骤还包括:
当产生或接收所述第二方向信号时,所述数据传输芯片透过所述接口接收器与所述外部设备进行所述连接建立程序以建立连接。
10.根据权利要求9所述的数据传输方法,其特征在于,所述连接建立程序包括下列步骤:
数据传递方传输代码群组同步信号至数据接收方;
所述数据传递方传输初始通道对齐序列信号至所述数据接收方;以及
所述数据传递方传输所述数据至所述数据接收方,
其中,当所述方向信号为所述第一方向信号时,所述数据传输芯片为所述数据传递方且所述外部设备为所述数据接收方,且当所述方向信号为所述第二方向信号时,所述数据传输芯片为所述数据接收方且所述外部设备为所述数据传递方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710412763.0A CN108984445A (zh) | 2017-06-05 | 2017-06-05 | 使用jesd204b数字接口的数据传输芯片及数据传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710412763.0A CN108984445A (zh) | 2017-06-05 | 2017-06-05 | 使用jesd204b数字接口的数据传输芯片及数据传输方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108984445A true CN108984445A (zh) | 2018-12-11 |
Family
ID=64502664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710412763.0A Pending CN108984445A (zh) | 2017-06-05 | 2017-06-05 | 使用jesd204b数字接口的数据传输芯片及数据传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108984445A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023175967A1 (ja) * | 2022-03-18 | 2023-09-21 | 日本電気株式会社 | リンク確立装置、方法及びシステム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1389800A (zh) * | 2001-06-04 | 2003-01-08 | 四零四科技股份有限公司 | 传输方向切换装置与切换方法 |
CN1667966A (zh) * | 2004-03-09 | 2005-09-14 | 精工爱普生株式会社 | 数据传输控制装置、电子设备及数据传输控制方法 |
CN101369997A (zh) * | 2007-08-16 | 2009-02-18 | 联发科技股份有限公司 | 高速数字接口收发机与高速数字接口装置的双向通信方法 |
CN105573949A (zh) * | 2015-12-09 | 2016-05-11 | 熊猫电子集团有限公司 | Vpx架构具有jesd204b接口的采集处理电路 |
-
2017
- 2017-06-05 CN CN201710412763.0A patent/CN108984445A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1389800A (zh) * | 2001-06-04 | 2003-01-08 | 四零四科技股份有限公司 | 传输方向切换装置与切换方法 |
CN1667966A (zh) * | 2004-03-09 | 2005-09-14 | 精工爱普生株式会社 | 数据传输控制装置、电子设备及数据传输控制方法 |
CN101369997A (zh) * | 2007-08-16 | 2009-02-18 | 联发科技股份有限公司 | 高速数字接口收发机与高速数字接口装置的双向通信方法 |
CN105573949A (zh) * | 2015-12-09 | 2016-05-11 | 熊猫电子集团有限公司 | Vpx架构具有jesd204b接口的采集处理电路 |
Non-Patent Citations (1)
Title |
---|
欧阳靖等: ""JESD204B协议中发送端同步电路设计与实现"", 《电子器件》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023175967A1 (ja) * | 2022-03-18 | 2023-09-21 | 日本電気株式会社 | リンク確立装置、方法及びシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103049414B (zh) | Fc总线与can总线间数据的转换及传输方法 | |
AU2013330114B2 (en) | Synchronization time-division multiplexing bus communication method adopting serial communication interface | |
CN100468378C (zh) | Spi设备通信电路 | |
CN101803260B (zh) | 基于数据前导码来改变硬件设置 | |
CN106603358B (zh) | 一种基于mlvds接口的快速总线系统和实现方法 | |
CN103716118A (zh) | 一种自适应多速率的数据发送和接收方法及装置 | |
CN104242981B (zh) | 一种基于软件无线电的嵌入式通讯装置 | |
CN110334044A (zh) | 一种mipi dphy发送电路及设备 | |
CN107562672A (zh) | 一种提高矢量网络分析仪数据传输速率的系统及方法 | |
CN105573408A (zh) | 集成电路以及低功率操作方法 | |
CN105827654A (zh) | 基于gmr-1 3g系统多核并行协议栈结构设计方法 | |
CN108984445A (zh) | 使用jesd204b数字接口的数据传输芯片及数据传输方法 | |
CN101217786A (zh) | 一种基带资源共享方法、通信系统及设备 | |
EP1856618B1 (en) | Single port/multiple ring implementation of a data switch | |
CN117544433A (zh) | 一种芯粒、低功耗控制方法、芯片及计算机设备 | |
CN102110070A (zh) | 一种提高串行外围设备接口传输效率的实现方法 | |
CN114257467B (zh) | 一种基于动态管理的低功耗can总线通信网络及其控制方法 | |
CN214480671U (zh) | 一种基于spi通讯的一对多通讯电路 | |
CN209640857U (zh) | 一种ulsic时序收敛装置 | |
CN103744817B (zh) | 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法 | |
CN111813726B (zh) | 控制信号从高速总线向低速总线的转换方法 | |
KR101276837B1 (ko) | 서로 다른 동작 주파수로 동작하는 프로세서 시스템 간의 통신을 지원하기 위한 장치 | |
CN113688079B (zh) | 一种实现通信流控的多电平切换电路 | |
KR101378298B1 (ko) | Fpga내 배선 메모리 장치 및 이를 이용한 라우터 시스템 | |
CN114490465B (zh) | 用于直接存储器访问的数据传输方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181211 |
|
WD01 | Invention patent application deemed withdrawn after publication |