JPH047975A - 画像読取装置 - Google Patents

画像読取装置

Info

Publication number
JPH047975A
JPH047975A JP2107496A JP10749690A JPH047975A JP H047975 A JPH047975 A JP H047975A JP 2107496 A JP2107496 A JP 2107496A JP 10749690 A JP10749690 A JP 10749690A JP H047975 A JPH047975 A JP H047975A
Authority
JP
Japan
Prior art keywords
gradation
data
circuit
histogram
digital value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2107496A
Other languages
English (en)
Inventor
Rikiya Iwata
岩田 力也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2107496A priority Critical patent/JPH047975A/ja
Publication of JPH047975A publication Critical patent/JPH047975A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、画像読取装置に関し、詳しくは原稿画像情報
を電気信号に変換し、階調表現のデジタル値に直す画像
信号処理部を有するデジタル複写機、ファクシミリ装置
、各種のイメージスキャナ等に用いられる画像読取装置
に関する。
[従来の技術] 従来、この種の画像読取装置には、第17図に示すよう
に、その出力端子がホストコンピュータを通じて出力表
示装置17−3に接続されているものがある。このよう
な画像読取装置17−1内の画像信号処理部は一般に第
16図に示すように、波形成形回路16−1.波形増幅
回路16−2およびA/D (アナログデジタル)変換
器16−3から構成されており、画像読取装置17−1
はコントラストが悪い原稿画像を読み取った場合に、そ
のままA/D変換器16−3から出力表示装置17−3
に画像データを出力すると非常に見にくい画像となるの
で、その画像データをA/D変換器16−3からホスト
コンピュータ17−2に一度送って階調の幅(コントラ
スト)を広げる所定の濃度変換をしてから出力表示装置
17−3に送り画像表示していた。
例えば、いま画像読取装置17−1の階調精度が8ビツ
トであるとすると、画像の階調ヒストグラムは例えば第
18図に示すようになる。その時の階調情報が非常に狭
い範囲のxlとXlの間の区間に集まっている時に、ホ
ストコンピュータ17−2は次のような濃度変換を行っ
ていた。即ち、画像読取装置17−1からの入力画像デ
ジタル値をD、このときのホストコンピュータ17−2
から出力表示装置17−3へ出力する出力画像デジタル
値をD′ とし、また入力画像デジタル値が下限のとき
の出力画像デジタル値を所定のDl、入力画像デジタル
値が上限のxlのときの出力画像デジタル値を所定のD
Kとすると、第19図に示すように、その出力画像デジ
タル値D′は次式(1)により求められる。
D’ =[(DK−Di)/(xl−xi)]*(D−
xi)+D1 −・・(1)但し0≦DI<DK≦25
5 そこで、ホストコンピュータ17−2により、上式(1
)のデジタル演算処理をして、濃度変換された画像デー
タD″を出力表示装置l7−3に送り、画像を階調表示
していた。
[発明が解決しようとする課題] しかしながら、−上述のように階調濃度を読み取って濃
度変換処理を行う従来の画像読取装置では、階調性の偏
りが大きい原稿画像を読み取る場合にコントラストを向
上させる点で有効であるが、次のような解決すべき課題
を有していた。
(1)ホストコンピュータにおいて、画像データを内部
メモリに一度展開してから第18図に示すような階調ヒ
ストグラムをとり、その階調ヒストグラムの内容により
、上記のXlとxlの値を決定して上式(1)に基いて
画像データを濃度変換しなければならないので、メモリ
の記憶領域が多数必要となる。
(2)ホストコンピュータの演算処理により、濃度変換
を行っているので、ホストコンピュータの内部処理にお
ける処理負荷が大きくなり、高速性が失われる。
(3)原稿画像を内部メモリに全て一度読み込んでから
しか、濃度変換処理を行えないので、処理時間がかかる
本発明の目的は、上述のような課題を解決し、前読み取
り走査なしに高速に濃度変換が可能な画像読取装百を提
供することにある。
[課題を解決するための手段] かかる目的を達成するため、本発明の第1の形態は、受
光した原稿画像情報を電気信号に変換する撮像手段と、
電気信号をデジタル値に変換するデジタル変換手段と、
デジタル値を1主走査毎に所定の複数走査分記憶する濃
度データ記憶手段と、デジタル値の1主走査毎の階調ヒ
ストグラムを所定の複数走査分記憶する階調ヒストグラ
ム記憶手段と、階調ヒストグラム記憶手段により得られ
た階調ヒストグラムに基いて、あらかじめ定めた階調範
囲に変調された階調データを所定の演算式に基いて算出
1−る演算手段と、演υ手1−i4で算出されたデータ
を1主走査羊位で記憶して、濃度データ記憶手段から入
力′1−るデジタル値を読み出しアドレスとして階調変
調されたデータを読み出し出力する階調変調手段とを具
備したことを特徴とする。
まl::、本発明の第2の形態は、受光した原稿画像情
報を電気信号に変換する撮像手段と、電気信号をデジタ
ル値に変換するデジタル変換手段と、デジタル値を1主
走査毎に所定の複数走査分記憶する濃度データ記憶手段
と、デジタル値の1主走査毎の階調ヒストグラムを所定
の複数走査分記憶する階調ヒストグラム記憶手段と、階
調ヒストグラム記憶手段により得られた階調ヒストグラ
ムに基いて、閾値を算出する演算手段と、演算手段で算
出された閾値に基いて濃度データ記憶手段から入力する
デジタル値を2値データに変換するデルタ変換手段とを
具備したことを特徴とする。
[作 用] 本発明では、上記のように、 (1)1主走査毎に記憶した階調ヒストグラムに基づい
て変調すべき階調データを算出し、この階調データを階
調変調手段にルックアップテーブルのスタイルで記憶し
、A/D変換器から遅延させて入力したデジタル値を階
調変調手段で階調変調するようにしているので、少ない
記憶容量で片寄った濃度分布をもつ画像に対して良好な
コントラストの階調を得ることができるとともに、処理
時間が短縮し、前読み取りなしに高速に濃度変換をする
ことができる。
(2)また、2値変換するに際しても、1主走査毎に記
憶した階調ヒストグラムに基いてldl値を算出し、そ
の閾値に基いて2値変換するようにしているので、自動
的に適切なレベルを得ることが可能となり、画質向上が
得られる。
[実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
(五本」威) 第1図(A)は本発明実施例の基本構成を示す。
本図において、Aは受光した原稿画像情報を電気信号に
変換する撮像手段である。Bは電気信号をデジタル値に
変換するデジタル変換手段である。
Cはデジタル値を]主走査毎に所定の複数走査分記憶す
る濃度データ記憶手段である。Dはデジタル値の1主走
査毎の階調ヒストグラムを所定の複数走査分記憶する階
調ヒストグラム記憶手段である。Eは階調ヒストグラム
記憶手段りにより得られた階調ヒストグラムに基いて、
あらかじめ定めた階調範囲に変調された階調データを所
定の演算式に基いて算出する演算手段である。・Fは演
算手段Eで算出されたデータを1主走査単位で記憶して
、濃度データ記憶手段Cがら入力するデジタル値を読み
出しアドレスとして階調変調されたデータを読み出し出
力する階調変調手段である。
また、その態様として、2値データを出力する場合には
、Eは階調ヒストグラム記憶手段りにより得られた階調
ヒストグラムに基いて、閾値な算出する演算手段となり
、上は演算手段Eで算出されれた閾値に基いて濃度デー
タ記憶手段Cから人力するデジタル値を2値データに変
換するデータ変換手段となる。
(K施■ユ) ムー衾生立璽滅 第6図は、本発明の実施例1の画像読取装置の機械的内
部構造を示す。本図に示すように、原稿支持台6−1の
透明ガラス板上に、画像情報を有する原稿面を下にして
載置された原稿6−2の原稿面は、下方から、光源6−
3により照明される。その原稿6−2の反射光束は反射
鏡6−4.6−5.6−6に導かれ、結像レンズ6−7
により光電変換部(ラインイメージセンサ)6−8に結
像され、原稿画像に対応の電気信号に変換される。
上記の6−3〜6−8の光学走査系を含む構成部品は読
取りヘッド6−9内に配設され、原稿6−2に対して副
走査方向に相対移動する読取りヘッド6〜9により、原
稿6−2の1ペ一ジ分の全画像が読取られる。
第7図は、第6図の原稿支持台6−1を下方向から見た
概略図であり、7−1および7−3は原稿読み取り幅、
7−4は基準白色板、7−2は基準白色板7−4の副走
査方向250幅、および7−6はラインイメージセンサ
6−8の読み取り1942分を模式的に表わしている。
B、百 舌ロ  。
第1図(B)は、階調の濃度変換を行う本発明の主要部
分である画像信号処理部の回路構成を示す。
第6図の光電変換部6−8の画像信号は画像信号処理部
に入力して画像信号波形整形回路1−1によりその電圧
波形を整形され、次に波形増幅回路1−2より増幅され
た後、A/D変換器1−3によりデジタル値に変換され
る。A/D変換器1−3で変換されたデジタル値は、ラ
インバッファ記憶回路1−4で記憶されるとともに、階
調ヒストグラム記憶回路1−5に送られてそのデジタル
値のヒストグラムが記憶される。
ラインバッファ記憶回路1−4に一旦記憶されたデジタ
ル値は階調変調回路1−9に送られて濃度変換を受け、
インタフェース回路1−6を通って外部装置へ出力され
る。その際、画像読取装置全体を制御するためのCPU
(中央演算処理装置)1−7は、階調ヒストグラム記憶
回路1−5のヒストグラムの内容に応じて階調変調回路
1−9の濃度変換を制御する。また、パルス発生回路1
−8は上述のA/D変換器1−3.ラインバッファ記憶
回路1−4.および階調ヒストグラム記憶回路1−5へ
タイミングパルスを発生する。
C9ヒストグラム− 第2図は、第1図(B)の階調ヒストグラム記憶回路1
−5の詳細な回路構成を示す。第1図(B)のA/D変
換器1−3の出力端子には、複数個の1ライン小ブロツ
ク(メモリ回路)2−1が並列に2ライン分接続してお
り、1ライン分のA/D変換した値である階調に対する
画素数(1ライン分の階調ヒストグラム)が1ライン小
ブロック2−1に記憶される。この1ライン小ブロック
2−1から得られる1ラインだけの階調ヒストグラムデ
ータにより、加算器2−2でβライン分の階調毎の画素
数が加算れる。次段の加算器2−5は上記の加算器2−
2の加算結果(1942分の階調毎の画素数)を入力し
て、ラッチ回路2−6を用いて階調全体の画素数を累積
加算し、その累積値がラッチ回路2−6に順次ラッチさ
れる。
一方、第1図のCPUIづがあらがじめ設定するデータ
を別のラッチ回路2−7でラッチしておく。
このラッチ回路2−7には上限と下限の2データを設定
できる。デジタル比較器2−8は上記のラッチ回路2−
6の出力値とラッチ回路2−7の出力値(設定値)とを
比較して、両出力が一致iるときに“真”の出力信号を
出す。後段のラッチ回路2−9はデジタル比較器2−8
の出力が“真”となったときに、第1図(B)のパルス
発生器1−8から送られる階調アドレス1−Jをラッチ
する。
D、1ライ2連ノロツク 第3図は、第2図の1ライン小ブロック2−1の詳細な
回路構成を示す。第1図(B)のA/D変換器1−3の
出力データ1−Dとパルス発生器1−8の出力階調アド
レス1−Jのいずれか一方が、切替バッファ3−1によ
り選択切替されて、記憶回路3−2にアドレスデータ3
−Dとして出力される。記憶回路3−2は原稿の画像情
報の階調毎の画素数を記憶する。加算器3−3は記憶回
路3−2の出力3−Cを記憶すべき階調がくるたびに+
1加算して、その加算結果を再び記憶回路3−2のデー
タ入力端子に出力する。同時に、記憶回路3−2の出力
データはバッファ回路3−4を介して第2図の加算器2
−2に出力される。記憶回路3−2のR/W (リード
ライト)信号は一致回路3−5から発生される。すなわ
ち、一致回路3−5はパルス発生器1−8の両出力1−
Jと1−Iとが一致するときに、R/W信号を発生する
E、ラインバッファ 第4図は、第1図(B)のラインバッファ記憶回路1−
4の詳細な回路構成を示す。第1図(B)のA/D変換
器1−3の出力データ1−Dを1ライン分だけ記憶する
1ラインバツフア記憶回路4−1が、ρライン分複数個
配設され、各々A/D変換器1−3の出力端子と並列接
続している。この1ラインバツフア記憶回路4−1の各
階調データは選択回路4−2により選択出力され、第1
図(B)の階調変調囲路1−9へ送られる。
旦−W回通 第5図は、第1図(B)の階調変調回路1−9の詳細な
回路構成を示す。ラインバッファ記憶回路1−4の選択
回路4−2から出力される階調データと、CPUl−7
からバス1−Fを介して入力されるCPUアドレスのい
ずれか一方が、切替回路5−1により選択切替されて、
記憶回路5−2のアドレス入力端子に入力される。記憶
回路5−2はこの切替回路5−1を通じて入力されるア
ドレスデータを読み出しアドレスとして、あらかじめテ
ーブル形態で記憶されている階調データを濃度変換デー
タとして読み出し出力する。
旦−1u竺駁朋 次に、本発明の実施例の動作を順を追って説明する。
(ステップA):第7図において、まず最初は読取ヘッ
ド6−9が7−4で示す走査開始位置(ホームポジショ
ン)におり、光源6−3が主走査7−1の範囲の基準白
色板7−4を照射し、その反射光を光学系を通じて光電
変換部6−8に結像する。
(ステップB)二次に、この光電変換部(ラインイメー
ジセンサ)6−8の電圧出力は画素毎にkoからkmの
複数個存在し、その全出力は第8図に示すような電圧出
力波形となる。
(ステップC):その光電変換部6−8の出力波形の信
号は第1図(B)の入力線1−Aから入力されて、波形
整形回路1−1により波形され、光学系および光電変換
部6−8の不均一特性が除去さる。続いて、波形増幅回
路1−2により、第9図に示す様に平坦な波形の信号が
A/D変換器1−3の基準電圧まで増幅される。
(ステップD):次に、読取ヘッド6−9を原稿画像上
の副走査方向に移動し、充電変換部6−8により原稿6
−2の画像情報を光電変換する。
(ステップE):このとき、基準白色板7−4の反射率
100%のときの原稿画像の情報はOか6100%の反
射率で表わすことができる。
(ステップF):A/D変換器1−3の出力データはラ
インバッファ記憶回路1−4と階調ヒストグラム記憶回
路1−5とに入力される。
(ステップG)二階調ヒストグラム記憶回路15では複
数ラインの階調ヒストグラムを1ラインずつ1ライン小
ブロツクで記憶する。その記憶の仕方は、第7図で見る
と、7−6で示す℃ライン分を1単位として窓を開き、
その窓が副走査に応じて順次移動する形となる。
(ステップH):同時に、ラインバッファ記憶回路1−
4はそのままの形で1ライン分を1ラインずツ記憶する
。階調ヒストグラム記憶回路1−5と同様に、その記憶
の仕方は第7図で見ると、7−6で示すβライ2分を1
単位として窓を開き、その窓が副走査に応じて順次移動
する形となる。
(ステップ■)二階調ヒストグラム記憶回路1−5では
、A/D変換されたデータ1−Dに対してパルス発生回
路1−8の出力線1−J上のアドレス信号によりlライ
ン小ブロツク2−1の1つを選択する。ここの選択され
た小ブロック2−1は、第3図で示すように、切替バッ
ファ回路3−1で階調データl−Dを選択しており、そ
の選択されたデータが記憶回路3−2のアドレスとなっ
ている。この記憶回路3−2のアドレスが選択されるた
びに、記憶回路3−2のデータ出力端子(DOUT)か
らライン3−cを通ってその選択されたアドレスの記憶
データが読み出され、加算器3−3により+1加算され
、その加算結果が再び記憶回路3−2の同一アドレスに
記憶される。このような繰り返しの動作により1ライン
分の階調ヒストグラムが記憶回路3−2に記憶される。
(ステップJ):同時に、それまでに蓄られている1ラ
インからβラインまでの小ブロック2−1からのデータ
が1階調ずつ加算器2−2に出力される。その結果、ρ
ライン分の階調毎の画像数が加算器2−2の出力線2−
cに出力されて(る。
(ステップK):ここで、いま、A/D変換器1−3の
変換精度が8ビツトとして、例えば第11図に丁すよう
な階調ヒストグラムが得られたとすると、ラッチ回路2
−6の出力線2−FにはOから255までの階調に対し
て累積加算された画素数が順次出力される。このとき、
デジタル比較器2−8へラッチ回路2−7の出力線2−
Iから入力するβラインの全画素数をLとすると、a*
Lとb畦の値(例えば、aを0.05. bを0.95
とする)の比較データをラッチ回路2−7にCPUl−
7からあらかじめ設定しである。デジタル比較器2−8
はその比較データの値a*L、b、*Lと出力線2−F
上の画素数(累積値)とが一致したときに出力を真とし
、この真の出力に応じてそのときのラインl−J上の階
調(階調アドレス)がラッチ回路2−9に記憶される。
すなわち、ラッチ回路2−9には下限と上限の階調が記
憶されることとなる。
ラッチ回路2−9に記憶された階調番号は第11図のx
lとxlに相当し、そのXlとxlがラインl−Fを通
じてCPU1−7により読み出される。
(ステップL):CPUはラッチ回路2−9から読み出
した上記のxl、xlの階調データに基づき、A/D変
換器1−3の出力値をDとし、もとめる濃度変換値をD
′ として、次式(2)で表わされる値D′を演算しで
、階調変調回路1−9に送る。
D’  =(255/(xl−xi))”(D−xi)
       −(2)(ステップM)二上式(2)の
DからD′を得るために、CPUIづは主走査のデータ
の転送期間でないときに上式(2)の演算をして、求め
たD′の値を1ライン毎に記憶回路5−2に書き込む。
すなわち、階調変調回路1−9の記憶回路5−2の読み
出しアドレスDがラインバッファ記憶回路1−4の出力
データ1−Eであり、変換されたデータD′が記憶回路
5−1の記憶出力!−にとなるように、まず、CPUl
−7からCPUアドレスが切替回路5−1の出力線5−
Bに出力され、アドレスDに対応したD′の値を記憶回
路5−1内にルックアップテーブルのタイプで書き込ん
でおく。
(ステップN)ニ一方、ラインバッファ記憶回路1−4
から現在読み取られているラインからシライン前のデー
タが出力線1−Eを通して階調変調回路1−9へ出力さ
れてくる。その4ライン前のデータを階調変調回路l−
9は上記のDのアドレス値として入力し、Dに対してD
′の値に変換したデータを読み出して、インタフェース
回路へ出力する。
このようにして濃度変換されたデータが、インタフェー
ス回路1−6を通して外部装置へ出力される。
(大11肌ス) 次に、文字図形情報に対する2値読み取りを行なう画像
読取装置の本発明の実施例2について説明する。本実施
例2は実施例1の構成の内で、第1図(B)、第4図、
第5図、第6図、第7図までは同じである。
第13図は第1図の階調ヒストグラム記憶回路1−5の
実施例2における回路構成を示す。本図において、13
−1はA/D変換器1−3のデジタル値(階調データ)
により1ライン分の階調ヒストグラム(階調対画素数デ
・−タ)を記憶するための1ライン小ブロツクであり、
同じ内容の小プロ・ツク13−1が複数個シライン分並
設され、A/D変換器l−3に並列接続しでいる。13
〜2は1ライン小ブロック13−1からの1ラインだけ
の階調ヒストグラムを用いて、氾うイン分だけの階調毎
の画素数を加算する加算器である。
その他の13−3−13−17は2値のスライス値(閾
値)を得るための演算回路である。ここで、13−3.
13−9は加算器、13−4.13−6.13−10.
13−12゜13−16.13−17はそれぞれラッチ
回路である。また、13−5.13−11.13−14
は減算器、13−8は掛算器、13−7.13−13は
割算器、および13−15は比較器である。
第14図は第13図の1ライン小ブロック13−1の詳
細な回路構成を示す。ここC514−1はA/D変換器
1−3の出カライノ1−D上のデータと、パルス発生器
1〜8の出力ライン1−J上の階調アドレスのいずれか
一方を切替えて、アドレスとして出力ライン3−D上に
出力する切替バッファである。14−2は1ライン分の
原稿の画像情報のIli調ごとの画素数を記憶する記憶
回路である。14−3は記憶回路14−2の出力ライン
14−C十のデータ(画素数)と大カラ、イン14−A
上の+1とを加算するカ[1算器であり、加算器14−
2で加算されたデータは再び、記憶回路のD I N(
データ入力端子)に人力される。
14−4は記憶回路14−2のデータ出力を出力ライン
13−Aに出力するバッファ回路である。14−5はパ
ルス発生器1−8の出力ラインl−Jのデータと1−1
のデータとの一致をみて、記憶回路14−2へR/W信
号を出力ライン14−Eを介して発生する一致回路であ
る。14−6は1ライン分の起こった階調を画素数分加
算する加算器であり、14−7は加算器14−6に累算
をさせるためのラッチ回路である。
次に、本発明の実施例2の動作を説明する。
(ステップl)、上述した実施例Jの動作説明(ステッ
プA)から(ステップH)までは同じである。
(ステップ2)二次に、階調ヒストグラム記憶回路1−
5では、A/D変換器1−3の出力ライン1−D上のデ
ータに対して、パルス発生回路1−8の出力ライン1−
3J上のアドレス信号により、lライン小ブロツク13
−1の1一つを選択する。この選択された小ブロック1
3−1は、第14図で示すように、切替バッファ回路1
4−1でラインLD土の階調データを選択しており、そ
の選択された階調データが記憶回路14−2のアドレス
となっている。この記憶回路14−2の階調アドレスが
選択されるたびに、記憶回路14−2のデータ出力端子
(DOUT)からライン14−Cを通って記憶データが
読み出され、加算器14−3により+1加算され、その
加算結果が再び記憶回路14−2に記憶される。このよ
うにして、1ライン分の階調ヒストグラムが記憶回路1
4−2に記憶される。
(ステップ3):同時に、それまでに蓄えられている1
ラインから℃ラインまでの小ブロック13−1からのデ
ータが1階調ずつ加算器13−2に出力される。その結
果、β912分の階調毎の画素数が加算器13−2の出
力ライン13−C上に出力されてくる。
(ステップ4):いま、原稿の1ラインの階調ヒストグ
ラムが第15図に示す様に、ピークの山が2つあるとし
、2値スライス値をに階調とし、画素がとりうる濃度が
O〜255までの階調であるとする。このに階調の点を
基準とし、A、Bの領域にわける。A領域の平均階調を
Ml (K)とし、■3領域の平均階調をM2 (K)
とする。そして、第15図の横軸の階調をX、、、それ
ぞれの階調における画素数をy、とする。
A、B両方の領域で階調毎に階調Xnと画素数Y。
をかけて全加算した値をZとし、A領域だけで階調毎に
階調と画素数をかけて全加算した値をS。とじ、さらに
A領域の全画素数なI、c、全領域の全画素数なLとす
ると、2およびSnは次式(3) 、 (4)で与えら
れる。
Z=ΣX、*Y。
・・・(3) Sn=ΣXIl*Y、l ・・・(4) 上式(3)、(4)から上記の平均階調Ml (K) 
、 M2 (K)は次式(5)、(6)で与えられる。
Ml(に)  =S、/Le=−(5)M2(K)  
=(Z−3,) / (L−Lc)     ・(6)
そこで、K階調を求めるためには、次式(7)が最大値
を示すKを探せばよい。KはO〜255まで動かして探
す。
M2(K)−Ml(K) = ((Z−3,)/(L−
Lc)) −(S/Lc)−(7)まず、Zの値はラッ
チ回路14−7の出力データをCPUl−7が読み込ん
で、℃ライン分加算することにより求まる。Lの値は既
知である。CPUl−7はラッチ回路13−6にLの値
を設定し、ラッチ回路13−2にZの値を設定する結果
、減算器13−14の出力値が上式(7)のM2 (K
) −Ml (K)となる6そして、上式(7)が最大
値を示したときのKの値がラッチ回路13−17に保存
される。このラッチ回路13−17に保存されたKの値
をCPUl−7が読み取る。このKの値は1ライン毎に
更新され、CPUl−7に読み取られる。
(ステップ5)二次に、CPUl−7は上述のようにし
て得られたKの値に基づいて、階調変調回路1−9にお
ける記憶回路5−2(第5図参照)のアドレスの0から
Kまでのデータを0に設定し、K+1から255のアド
レスには255の値を設定してお(。
(ステップ6):その結果、階調変調回路1−9の出力
ラインl−に上のデータはKの値より大きいときは25
5に変換され、Kの値より小さいときはOに変換される
こととなる。
[発明の効果] 以上説明したように、本発明によれば、以下の効果が得
られる。
(1)1主走査毎に記憶した階調ヒストグラムに基づい
て変調すべき階調データを算出し、この階調データを階
調変調手段にルックアップテーブルのスタイルで記憶し
、A/D変換器から遅延させて入力したデジタル値を階
調変調手段で階調変調するようにしているので、少ない
記憶容量で片寄った濃度分布をもつ画像に対して良好な
コントラストの階調を得ることができるとともに、処理
時間が短縮し、前読み取りなしに高速に濃度変換をする
ことができる。
(2)また、2値変換するに際しても、■主走査毎に記
憶した階調ヒストグラムに基いて閾値を算出し、その閾
値に基いて2値変換するようにしているので、自動的に
適切なレベルを得ることが可能となり、画質向上が得ら
れる。
【図面の簡単な説明】
第1図(A)は、本発明実施例の基本構成を示すブロッ
ク図、 第1図(B)は、本発明の実施例1の画像信号処理部の
回路構成を示すブロック図、 第2図は、第1図(B)の階調ヒストグラム記憶回路の
詳細を示すブロック図、 第3図は、第2図の1ライン小ブロツクの詳細を示すブ
ロック図、 第4図は、第1図(B)のラインバッファ記憶回路の詳
細を示すブロック図、 第5図は、第1図(B)の階調変換回路の詳細を示すブ
ロック図、 第6図は、本発明実施例に適用可能な画像読取装置の内
部構成を示す模式的縦断面図、第7図は、第6図の原稿
支持台を下方から見た概略底面図、 第8図は、第6図の光電変換部の電圧出力波形の一例を
示す波形図、 第9図は、第1図(B)の波形増幅回路の電圧出力波形
の一例を示す波形図、 第1θ図は、第1図(8)のA/D変換器の1ラインの
出力データの一例を示す波形図、 第11図は、第1図(B)のA/D変換器から得られる
Iラインの階調ヒストグラムの一例を示す特性図、 第12図は、第1図(B)の階調変換回路の出力特性の
一例を示す特性図、 第13図は、本発明の実施例2の階調ヒストグラム記憶
回路の詳細を示すブロック図、 第14図は、本発明の実施例2の1ライン小ブロツクの
詳細を示すブロック図、 第15図は、本発明の実施例2の1ラインの階調ヒスト
グラムの一例を示す特性図、 第16図は、従来の画像読取装置の画像信号処理部の構
成を示すブロック図、 第17図は、従来の画像読取システムの全体構成を示す
ブロック図、 第18図は、従来例での階調ヒストグラムの一例を示す
特性図、 第19図は、第17図のホストコンピュータの演算動作
を説明する説明図である。 1−1・・・波形整形回路、 1−2・・・波形増幅回路、 1−3・・・A/D変換器、 1−4・・・ラインバッファ記憶回路、1−5−・・階
調ヒストグラム記憶回路、1−6・・・インタフェース
回路、 1−7・・・CPU、 1−8・・・パルス発生器、 1−9・・・階調変調回路、 2−1・・・1ライン小ブロツク、 2−2.2−5・・・加算器、 2−6.2−7,2−9・・・ラッチ回路、2−8・・
・デジタル比較器 3−2・・・記憶回路、 4−1・・・1ラインバッファ記憶回路、4−2・・・
選択回路、 5−2・・・記憶回路、 6−3−・・光源、 6−2・・・原稿、 6−8・・・光電変換部、 7−4・・・基準白色板。 xl ×2 第12図

Claims (1)

  1. 【特許請求の範囲】 1)受光した原稿画像情報を電気信号に変換する撮像手
    段と、 前記電気信号をデジタル値に変換するデジタル変換手段
    と、 前記デジタル値を1主走査毎に所定の複数走査分記憶す
    る濃度データ記憶手段と、 前記デジタル値の1主走査毎の階調ヒストグラムを所定
    の複数走査分記憶する階調ヒストグラム記憶手段と、 該階調ヒストグラム記憶手段により得られた前記階調ヒ
    ストグラムに基いて、あらかじめ定めた階調範囲に変調
    された階調データを所定の演算式に基いて算出する演算
    手段と、 該演算手段で算出された前記データを1主走査単位で記
    憶して、前記濃度データ記憶手段から入力する前記デジ
    タル値を読み出しアドレスとして階調変調されたデータ
    を読み出し出力する階調変調手段と を具備したことを特徴とする画像読取装置。 2)受光した原稿画像情報を電気信号に変換する撮像手
    段と、 前記電気信号をデジタル値に変換するデジタル変換手段
    と、 前記デジタル値を1主走査毎に所定の複数走査分記憶す
    る濃度データ記憶手段と、 前記デジタル値の1主走査毎の階調ヒストグラムを所定
    の複数走査分記憶する階調ヒストグラム記憶手段と、 該階調ヒストグラム記憶手段により得られた前記階調ヒ
    ストグラムに基いて、閾値を算出する演算手段と、 前記演算手段で算出された前記閾値に基いて前記濃度デ
    ータ記憶手段から入力する前記デジタル値を2値データ
    に変換するデータ変換手段とを具備したことを特徴とす
    る画像読取装置。
JP2107496A 1990-04-25 1990-04-25 画像読取装置 Pending JPH047975A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2107496A JPH047975A (ja) 1990-04-25 1990-04-25 画像読取装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2107496A JPH047975A (ja) 1990-04-25 1990-04-25 画像読取装置

Publications (1)

Publication Number Publication Date
JPH047975A true JPH047975A (ja) 1992-01-13

Family

ID=14460684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2107496A Pending JPH047975A (ja) 1990-04-25 1990-04-25 画像読取装置

Country Status (1)

Country Link
JP (1) JPH047975A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471319A (en) * 1993-09-16 1995-11-28 Fujitsu Limited Image processing method and image processing apparatus
US5540511A (en) * 1992-04-22 1996-07-30 Seiko Epson Corporation Impact dot printer with noise suppression

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5540511A (en) * 1992-04-22 1996-07-30 Seiko Epson Corporation Impact dot printer with noise suppression
US5471319A (en) * 1993-09-16 1995-11-28 Fujitsu Limited Image processing method and image processing apparatus

Similar Documents

Publication Publication Date Title
US5202670A (en) Image processing apparatus
US5461702A (en) Method of and an apparatus for processing image data
JPH09307789A (ja) 画像処理装置
JP3233536B2 (ja) 画像形成装置
JPH047975A (ja) 画像読取装置
JP3478553B2 (ja) 補正テーブル生成方法および装置
US5566253A (en) Method, a device and apparatus for processing values corresponding to measurements of pixels, and a facsimile system and a data processing system
JP3880156B2 (ja) 画像処理装置
JPH04275776A (ja) 画像読み取り装置
JP2744292B2 (ja) 画像処理装置
JP2814769B2 (ja) 画像処理装置
JPH06253141A (ja) 画像読取装置
JP3384875B2 (ja) 画像処理装置
JP2903175B2 (ja) 画像処理装置
JPH03165179A (ja) 画像読み取り装置
JPS6148275A (ja) 画像信号処理装置
JP2555199B2 (ja) 画像読み取り方法
JP3259145B2 (ja) 画像読み取り装置
JP3221152B2 (ja) ファクシミリ装置
JPH02272879A (ja) 画像読み取り装置
JPH11331576A (ja) 画像処理装置
JPS6367078A (ja) 画像処理装置
JPS62252271A (ja) カラー画像処理装置
JPS6161567A (ja) シエ−デイング補正装置
JPH07121692A (ja) 画像処理装置及びその方法