JPS6161567A - シエ−デイング補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はディジクル複写機、ファクシミリ等に用いら
れる原稿読取装置の光電変換出力のシェーディング補正
を行うシェーディング補正装置ｌζ間する。

〔従来の技術〕

ディジタル複写機、ファクシミリ等に用いられる原稿読
取装置では、画像、文字等が記載された原稿に棒状光源
から光を照射し、その反射光を撮像レンズなどを通して
Ｃ０Ｄ（電荷結合素子）等の固体イメージセンサに入射
し、固体イメージセンサで該入射された光信号を電気信
号に変換することにより読取が行われる。

ところで、この種の原稿読取装置においては、（１）光
源の配光特性にバラツキがあり、該光源の中央部から端
部へいく程暉度が低下する。

（２）ＣＯ８４乗則ｆこよりレンズの明るさが周辺部ｌ
ζ近ずくＩζつれて低下する。

（３）固体イメージセンサの各ビット間に感度バラツキ
がある。

（４）反射鏡等の汚れ 等に原因する謂ゆるシェーディング特性を補正すること
が必要である。

このためｌこ、従来種々のシェーディング補正方式が提
案されており、第３図にその１例を示す。

この第３図に示す装置（特許出願公開昭５９−１９４６
７）において、シェーディング補正開始時には、スイッ
チ４はＡ側に切換えられており、固体イメージセンサ（
ＣＯＤ）１にハシニーディング補正の基準濃度データと
なるべき白色板を照射したときの反射光が受光されてい
る。第４図（ＩＪに該基準濃度データを読取ったときの
ＣＣＤＩの出力特性を示す。ＣＣＤＩで光電変換された
この基準濃度データはビットシリアルに増幅器２に入力
され、増幅器２で増幅され、ざら（ζＡ／Ｄ変換器３に
よってディジタル信号に変換された後、ランダムアクセ
スメモリ（ＲＡＭ）５に書込まれる。

次に原稿走査時においては、スイッチ４はＢ側に切換え
られる。そして、原稿を読取った画像データはＡ　／　
Ｄ変換器３を介して除算器６の一方の入力に被除数Ｄｉ
として入力される。第４図（Ｉ［）に任意の原稿を読取
ったときのＣ０Ｄ１の出力特性例を示す。除１す：器６
の他方の入力にはＲＡＭ５に記憶したシェーディング補
正用の基準濃度データが除数Ｒｉとして入力される。し
たがって、除算器６の出力にはＤ　ｉ　／ＲＨが出力さ
れることになり、原稿の画像データのシェーディングが
補正される。

ところで、この方式では除算器６としてハードロジック
で構成されるデバイスを用いていたのでは演算ステップ
数が多いので演算速度が遅くなり、また回路規模も膨大
なものになるため、通常除算器６として演ｇＲＯＭを用
いることによって回路の高速化および簡単化を図るよう
ζこしている。

すなわち、リード・オンリ・メモリ（ＲＯＭ）のアドレ
ス端子に前述のＤｉおよびＲｉを入力するとともにＲＡ
Ｍ５からの出力がＲｉで原稿の画像データがＤｉである
ときにＤ　ｘ　／Ｈｉなるデータまたはその近似値が出
力されるようＲＯＭ５の記憶内容を決定する。

〔発明が解決しようとする問題点〕

ところが、この方式ではＲＯＭ５の入力アドレス信号に
要するビット数は入力信号ＤｉおよびＲｉの各ビット数
の和だけ必要となり、また現存のメモリデバイスには出
力データのビット数にも制限があるため、入力信号Ｄｉ
およびＲｉの各ビット数が多い場合、回路構成が大規模
かつ複雑なものになってしまう。例えば入力信号Ｄｉお
よびＲｉがそれぞれ８ビツトであるとすると、ＲＯＭと
してアドレス；２Ｘ８＝１６ビツト、出力データ；８ビ
ツトのものが少なくとも必要となるが、これだけでも５
２４にビットのメモリ容量となり、回路構成は大規模か
つ複雑なものとなり、またこれＩこ伴ない装置コストが
アップし、さら１こ高速化の達成も困難ζζなるという
問題点がある。

この発明は上記実情＃Ｃ鑑みてなされたもので、データ
のビット数が多い場合でも簡単な回路構成で高速作動を
達成することができるシェーディング補正装置を提供す
ることを目的とする。

〔問題点を解決するための手段および作用〕この発明で
は、原稿読取装置で光電変換した信号をＡ−Ｄ変換する
Ａ−Ｄ変換器と、該Ａ−Ｄ変換器の出力信号を対数変換
する対数変換手段と、該対数変換された信号のうちシェ
ーディング補正用の基準濃度データを記憶するメモリと
、原稿読取時に前記対数変換手段で対数変換された原稿
の画像データと前記メモリに記憶した前記基準濃度デー
タの対数変換値とを逐次減算処理する減算手段とを具え
る。

すなわち、シェーディング補正用の基準濃度データをＲ
ｉ、原稿を読取ったときの画像データをＤｉとすると、
これらは前記対数変換手段によりそれぞれｌｏｇ　（Ｍ
／Ｒｉ）およびｌｏｇ　（Ｍ／Ｄ　ｒ　）（Ｍ；定数）
として出力されこのうちｌｏｇ（Ｍ／Ｒｉ）は前記メモ
リに記憶される。そして、原稿読取時に、前記減算手段
により ｌｏｇ　（Ｍ／Ｄ　ｒ　）−ｌｏｇ　（Ｍ／Ｒ１）なる
演算が行われ、結局シェーディング補正された各画素の
データの対数値が得られることをどなる。

段に入力してシェーディング補正データＤ　Ｉ　／Ｒｉ
を得るようにしてもよいし、ｌｏｇ　（Ｒｉ　７Ｄｉ）
のまますなわち濃度データの形で出力するようにしても
よい。

かかる構成において、減算手段として汎用の全加算器Ｉ
Ｃ，対数変換手段としてＲＯＭを用いるようにすれば、
装置をより高速かつ簡素にすることが可能であるが、本
発明では従来例と異なり対数変換手段（ＲＯＭ）のアド
レス端子に入力されるビット数はＡ−Ｄ変換器の出力ビ
ツト数と同じでよいので、例えばデータＲｉおよびＤｉ
のビット数を８ビツトとした場合でも、入力アドレス８
ビツト、出力データ８ビツトで構成される汎用のＲＯＭ
等を使用することができ、簡単な構成でアクセスタイム
５０　ｎ　ｓｅｃ程度の高速化を容易に達成す、　　　
　　ることができるようになる。

〔発明の効果〕

したがってこの発明によれば、原稿読取装置で読取った
データのＡ−Ｄ変換出力のビット数を増ても、簡単な回
路構成による高速作動を可能ならしめるとともに低価格
のシェーディング補正装置を提供することができるよう
ζこなる。

〔実施例〕

第１図にこの発明の一実施例を示す。

第１図１こおいて、原稿読取装置１ｏはＣＯＤなどの固
体撮像素子であり、受光した原稿の画像データＤｉまた
はシェーディング補正用の基準濃度データＲｉを光電変
換・蓄潰し、この蓄積データをクロック発生器１）から
出力されるクロック信号φに同期してビットシリアルに
増幅器１１（こ入力する。増幅器」１で適宜レベルまで
増幅されたデータはＡ−Ｄ変換器１２に順次入力される
つＡ−Ｄ変換器１２は増幅器１１の出力を受入し、これ
を遅延回路１８を介して適宜遅延させたクロック信号φ
′に基づき逐時ｎビットから成るディジタル信号に変換
する回路であり、この場合入力データを８ビツトすなわ
ち「０」〜ｒ　２５５　Ｊの２５６レベルに分解するも
のであるとする。このＡ−Ｄ変換出力はｌｏｇ変換器１
３に入力されるうｌｏｇ変換器１３は一般式としてはＡ
−Ｄ変換器１２より入力される上記データＤｉまたはＲ
ｉを所定の基準設定値Ｍに対する常用対数値１０ｇ（Ｍ
／Ｄｉ）またはｌｏｇ　（Ｍ／旧）に変換するものであ
り、第２図に対数変換テーブルの具体例を示す。この第
２図では、縦軸に出力（ＯＵＴ）、横軸に入力（ＩＮ）
をとっており、次式に従った対数変換処理が行われる。

（ＩＮＴ＝ＩＮＴＥＧＥＲ） すなわち、上式においては、出力データの小数点以下は
４捨５人されて整数値に近似され、また出力がｒ　２５
５　Ｊ以上となる入力があった場合は出力は最高ディジ
タル値ｒ　２５５　Ｊに収束されるようになっている。

この場合は出力値（ＯＵＴ）がディジタル値「０」〜ｒ
　２５５　Ｊに対応するように数値ｒ　１２８　Ｊを設
定しているが、適用されるシステムによってはこの数値
を変更し、濃度出力範囲を変えるようにしてもよい。

ところで、この場合は、上記ｌｏｇ変換器１３をリード
オンリメモリ（ＲＯＭ）で構成することにより回路の高
速化および簡素化を図るようにしている。これはＡ−Ｄ
変換器１２からディジタル値ＩＮがＲＯＭ１３のアドレ
ス信号として入力されたときｌこ上記第２図に示す変換
テーブルの出力値（ＯＵＴ　）が出力されるようＲＯＭ
の記憶内容を設定しておけばよく、Ａ−Ｄ変換器１２の
出力を８ビツトとした場合、入力アドレスおよび出力デ
ータが８ビツトの汎用ＲＯＭ、または４ビツト×ＩＫワ
ードの汎用ＲＯＭを２個使用することなどをこより、簡
単な構成でアクセスタイム５Ｑ　ｒｌ　ｓｅｃ程度の高
速対数変換処理を容易に達成することができる。

次に、切換スイッチ１４はｌｏｇ変換器１３の切換えを
行うものであり、その接点はシェーディング補正用の基
準濃度データＲｉを読取るときにはＡ側に接続され、原
稿の画像データＤｉを読取るときにはＢ側に接続されて
いる。ＲＡＭ１５はシェーディング補正用の基準０度デ
ータＲｉの対数変換値’ｏｇ（Ｍ／Ｒ１）を記憶するた
めのものであり、アドレスカウンター９から出力される
アドレス信号に基づき書込みおよび読出し動作が行われ
る。アドレスカウンター９はクロック発生器１）から出
力されるクロック信号・φをカウントすることにより、
ＲＡＭ１５の書込みまたは読出しのためのアドレス信号
を形成する。次に、減算器１６は例えば汎用の４ビツト
の全加算器を２個並設することによって構成され、原稿
読取時に切換スイッチ１４を介してｌｏｇ変換器１３よ
り出力される原稿の画像データの対数変換値’ｏｇ　（
Ｍ／Ｄｉ）（８ビツト）からＲＡＭ１５に記憶されてい
た基準０度データの対数変換値ｌｏｇ　（Ｍ／Ｒｉ）　
（８ビツト）を減じる演算を行い、該減算結果を逆ｌｏ
ｇ変換器２０に入力する。逆ｌｏｇ変換器２０は前記第
２図に示した対数変換の逆変換を行うことによりシェー
ディング補正データＤ！／Ｒｉを出力する。

↑ かかる構成例における具体動作例を説明する。

まず、シェーディング補正用の基準濃度データの読取り
処理であるが、この際、切換スイッチ１４の接点はＡ側
に接続されており、原稿読取装置１０は上記基準濃度デ
ータＲｉとなるべき白色板を照射したときの反射光を受
光している。原稿読取装置１０で光電変換されたこの基
準濃度データＲｉはビットシリアルに増幅器１１に入力
され、増幅器１１で増幅され、ざらにＡ−Ｄ変換器１２
によって２５６レベルすなわち８ビツトのディジタル信
号に変換された後、ｌｏｇ変換器１３に入力される。

ｌｏｇ変換器１３は該入力された８ビツトの基準濃度デ
ータＲｉを第２図に示した変換テーブルにしたがって対
数変換し３８ビツトの対数変換出力（一般式でｌｏｇ（
Ｍ／Ｒ１）と記す）を切換スイッチ１４を介してＲＡＭ
１５の所定アドレスに順次格納する。すなわち、原稿読
取装置１０で読取られたシェーディング補正用の基準濃
度データＲｉはＲＡＭ１５にｌｏｇ　（Ｍ／Ｒｓ　）と
して予記憶されることになる。

次に、原稿の画像データＤｉの読取時においては、切換
スイッチ１４の接点はＢ側に切換えられる。原稿読取装
置１０に入力された原稿の画像データＤｉの反射光は原
稿読取装置１０で光電変換され、前記同様、増幅器１０
．Ａ−Ｄ変換器１２を介して８ビツトのディジタルデー
タとしてｌｏｇ変換器１３に入力される。ｌｏｇ変換器
１３は入力された８ビツトの画像データＤｉを前記同様
第２図に示した変換テーブルにしたがって対数変換し、
該８ビツトの対数変換出力（一般式でｌｏｇ（Ｍ／Ｄｉ
）と記す）を出力する。この対数変換出力１０ｇ（Ｍ／
Ｄｉ）は切換スイッチ１４を介して減算器１６に加えら
れる。このとき、減算器１６の他方の入力にはＲＡＭ１
５に記憶されたｌｏｇ（Ｍ／Ｒ１）が供給され、減算器
１６はｌｏｇ（Ｍ／Ｄｉ）を被減数、ｌｏｇ　（Ｍ／Ｒ
ｉ　）を減数とする減算動作を行う。

この結果、減算器１６はｌｏｇ　（Ｍ７　Ｄｒ　）　−
ｌｏｇ（Ｍ／Ｒｉ）を出力することになるが、これは、
ｌｏｇ　（Ｍ／Ｄ　ｉ）　−ｌｏｇ　（Ｍ／Ｒｉ　）＝
　ｌｏｇ　（芭ソ四）＝ｌｏｇ　（Ｒｉｌｏ　ｒ　）ｉ
ＸＭ となり、結局減算器１６の出力からはシェーディング補
正された各画素のデータの対数値が得られることになる
。

この減算器１６の演算出力を逆ｌｏｇ変換器２０に入力
し、該逆ｌｏｇ変換器２０から最終出力を得るようにす
ればシェーディング補正データＤ　Ｉ　／Ｒｉを得るこ
とができるが、減算器１６の演算出力を最終出力とし、
シェーディング補正が施された濃度データｌｏｇ（ｌζ
ｉ／ＩＮ）の形でその後の画信号処理を行うようにして
もよい。

すなわち、この装置では、Ａ−Ｄ変換器１２の出力を対
数変換するようにしたことから、その後の演算は簡単な
減η：処理を行うことで所定のシェーディング補正が達
成できるようになる。このため本装置では従来技術のよ
うに、複雑かつ大規模な回路でハードロジック除算器を
組む必要もなく、またメモリ容量の膨大な演算ＲＯＭに
よって除算器を構成する必要もなく、汎用の全加算器Ｉ
Ｃを用いることにより減算処理を実行することができる
。例えばデータのビット数を８ビツトとした場合、８ビ
ツトの汎用全加算器ＩＣ，または２個の４ビツト全加算
器ＩＣを用いて、高速の演算処理を実行することができ
る。

また、本装置ではＩｏｇｙＲ換器１３として演算ＲＯＭ
を用いることにより、装置をより高速かつ簡素にするこ
とが可能になるが、従来技術と異なり本装置ではＲＯＭ
の入力アドレスピノ旧教はＡ−Ｄ変換器１２の出力すな
わちＤｉまたはＲｉのデータビット数と同じでよいので
、両データＤｉおよびＲｉのビット数を８ビツトとした
ときのようにデータビット数が多いときでも入出力デー
タ８ビツトの汎用ＲＯＭ、または２個の４ピツ）Ｘ２５
６ワードの汎用ＲＯＭを使用することなどにより、簡単
な構成で高速の対数変換処理を実行することができる。

実際、データのビット数が多い場合、上述した構成によ
るｌｏｇ変換器１３および減算器１６の回路規模は従来
技術に示した除算器６の回路規模に比べて大幅に少なく
なると考えられる。

↑ なお、上記実施例においては、上述した１）シェーディ
ング補正用の基準濃度データの読込動作２）原稿の画像
データの読取りおよびシェープインある。すなイっぢ、
本実施例では光源の光度レベルの経時変化などを考はし
て各原稿毎にシェーディング補正データを更新するよう
にしたが、高速駆動を図るような場合は、例えば装置の
起動時のみにＲＡＭ１５に基準濃度データを書込み、以
後該ＲＡＭ１５に記憶した基準濃度データに基づき複数
枚の原稿のシェーディング補正を行うようにしてもよく
、さらに原稿を所定枚数読取る度にシェーディング補正
データを更新するといった手法を用いるようにしてもよ
い。

また、上記実施例ではシェーディング補正用の基Ｍ濃度
データは、白色板の反射光による固定レベルデータとし
たか、通常原稿の白地部の反射光レベルは原稿毎にバラ
ツキがあるものであり、各原稿の白地部を各シェーディ
ング補正のための基準濃度データとして、原稿毎の白地
バラツキを考慮したシェーディング補正を行うようにし
てもよい。この場合は、原稿頭部の全白部分の読取時間
を利用してＲＡＭ］５に各原稿毎の基準濃度データを書
込むようにすればよい。

ところで、上記実施例ではアレイ状の光電変換素子、蓄
積電極、シフトゲート、およびシフトレジスタなどで構
成されるＣＯＤイメージセンサに本発明を適用するよう
にしたが、本発明はフォトマルチプライヤやフォトダイ
オードを主走査線に沿って実際に平行移動して原稿の画
像データを読取る装置にも適用可能である。この場合、
通常原稿の反射光量または透過光量に対応するフォトマ
ルチプライヤの出力電流をオペアンプを用いた対数変換
器に入力することにより濃度データを得るようにしてい
るが、この場合、オペアンプ回路は１）温度依存性が強
い　２）入力信号の周波数範囲が狭いという欠点を有し
ている。そこで、この際の濃度変換の演算を本実施例装
置を用いてディジタル信号の形で行うことにより温度補
償が不要でかつ周波数範囲の広い対数変換演算を行うこ
とができるようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は対数変換器に設定される変換テーブルの一例を示す線
図、第３図は従来装置の構成を示すブロック図、第４図
は原稿読取装置のシェーディング特性を示す紛図である
。 １・・・ＣＣＤ、２，１１・・・増幅器、３，１２・・
Ａ゛−り変換器、４，１４・・・切換スイッチ、５，１
５・・ＲＡＭ、６・・・除算器、１０・・・原稿読取装
置、１３・・・ｌｏｇ変換器、１６・・・減算器、１）
・・・クロック発生器、１８・・・遅延回路、１９・・
・アドレスカウンタ、２０・・・逆ｌｏｇ変換器

Claims (2)

【特許請求の範囲】
1. （１）原稿読取装置で光電変換した信号をＡ−Ｄ変換す
   るＡ−Ｄ変換器と、該Ａ−Ｄ変換器の出力信号を対数変
   換する対数変換手段と、該対数変換された信号のうちシ
   ェーディング補正用の基準濃度データを記憶するメモリ
   と、原稿読取時に前記対数変換手段で対数変換された原
   稿の画像データと前記メモリに記憶した前記基準濃度デ
   ータの対数変換値とを逐次減算処理する減算手段とを具
   えたシェーディング補正装置。
2. （２）前記対数変換手段は前記対数変換を行う演算メモ
   リである特許請求の範囲第（１）項記載のシェーディン
   グ補正装置。