JPH099020A - 画像処理装置及びその制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 制御部によるソフトウエアの介在を少なくし
て制御部の負荷を軽減し、回路規模の大幅な増大を招く
ことなく機器の高速化を図ることができる画像処理装置
を提供する。 【構成】 イメージセンサ１８によって主走査方向に１
ライン毎に読み取られた画像データに各種画像処理を施
す画像処理部２３と、画像処理部２３を制御する制御部
１とを備えた画像処理装置において、主走査の複数ライ
ン分の制御データが一括設定され、設定された制御デー
タをライン単位に画像処理部２３へ順次出力するライン
単位制御部２５を備えた。そして、制御部１は、所定の
複数ライン分の制御データをライン単位制御部２５に一
括設定して、画像処理部２３に対する制御を複数ライン
を単位とするブロック単位制御とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ファクシミリ装置やデ
ィジタル複写機あるいはイメージスキャナ等に用いられ
る画像処理装置及びその制御方法に関するものである。

【０００２】

【従来の技術】図１１は、一般的なファクシミリ装置の
基本構成を示すブロック図である。図において、１は装
置各部の制御処理、およびファクシミリ伝送制御手順の
処理を行うシステム制御部であり、ＣＰＵ（中央処理装
置）等によって実現されている。２はシステム制御部１
が実行する制御処理プログラムおよび当該制御処理プロ
グラムを実行するときに必要な各種データなどを記憶す
るとともに、システム制御部１のワークエリアを構成す
るシステムメモリ、３はＧ３ファクシミリ装置に固有な
各種の情報を記憶するためのパラメータメモリ、４は所
定の解像度で原稿を走査して画像を読み取り、この読取
り画像に所定の各種画像処理を施すスキャナ部、５は前
記画像処理された画像データまたは他のファクシミリ装
置から受信した画像データを所定の解像度で記録するプ
ロッタ部、６は本装置を操作するための操作パネルで、
各種操作キーや各種表示器から成る。

【０００３】７は読み取った画像データを符号化圧縮し
たり、符号化圧縮されている画像データを元の画像デー
タに復号化する符号化復号化部、８は符号化圧縮された
状態の画像データを記憶するための画像蓄積装置、９は
Ｇ３ファクシミリ装置のモデム機能を実現するためのも
のであり、伝送手順信号をやり取りするための低速モデ
ム機能（Ｖ．２１モデム）、および主に画像データをや
り取りするための高速モデム機能（Ｖ．２９モデム、
Ｖ．２７ｔｅｒモデム）を備えたモデム、１０は本ファ
クシミリ装置を公衆回線に接続するためのもので、自動
発着信機能を備えた網制御装置（ＮＣＵ；Network Cont
rol Unit）である。

【０００４】これらのシステム制御部１、システムメモ
リ２、パラメータメモリ３、スキャナ部４、プロッタ部
５、操作パネル６、符号化復号化部７、画像蓄積装置
８、モデム９、および網制御装置１０はシステムバス１
１に接続されており、これらの各要素間でのデータのや
り取りは主として当該システムバス１１を介して行われ
るが、モデム９と網制御装置１０との間のデータのやり
取りは直接行われている。

【０００５】図１２に、このようなファクシミリ等にお
ける画像読取り部（スキャナ部４）の構成例を示す。図
において、１２は読み取るべき原稿、１３はこの原稿１
２の搬送をガイドし、光学系への塵等の混入を防止する
ターゲットガラス、１４は原稿１２を照射する光源、１
５は光学系に起因するシェーディング歪みの補正用に参
照する白色基準部材、１６は原稿１２または白色基準部
材１５からの反射光を所定光路長分導びくミラー群（図
ではまとめて１個のミラーで表わしている）、１７はミ
ラー群１６により導かれた原稿像を所定の縮小率で結像
するレンズ、１８はレンズ１７により結像された光情報
を電気信号に光電変換するイメージセンサである。

【０００６】１９はイメージセンサ１８からのアナログ
信号を所定の倍率で増幅する演算増幅器（オペアン
プ）、２０はオペアンプ１９により増幅された画信号１
ラインの最大値を検出し保持するピーク検出器、２１は
ピーク検出器２０が保持するピークレベルを基準に画信
号の量子化を行うＡ／Ｄ（アナログ／ディジタル）変換
器、２２はＡ／Ｄ変換器２１により量子化された画像デ
ータに対し、光学系の特性に起因するシェーディング歪
みを補正するシェーディング補正部、２３はシェーディ
ング補正部２２により歪みの取り除かれた画像データに
種々の画像処理を施すディジタル画像処理部、２４はシ
ェーディング補正部２２およびディジタル画像処理部２
３で参照する各種データを格納するラインバッファであ
る。シェーディング補正部２２およびディジタル画像処
理部２３はそれぞれシステム制御部１により制御されて
いる。

【０００７】以上の構成において、原稿１２の読取りに
先立ち、システム制御部１は光源１４を点灯する。光源
１４からの照射光はターゲットガラス１３を透過し、白
色基準部材１５に到達する。照射光の一部は白色基準部
材１５の反射率に応じて反射し、一部は透過（吸収）す
る。反射光は正反射光および乱反射光の２種類に分類さ
れるが、このうち乱反射光の一部をミラー群１６を介し
て導き、レンズ１７でイメージセンサ１８に結像する。
この際のイメージセンサ出力がオペアンプ１９を介して
Ａ／Ｄ変換器２１により量子化され、シェーディング補
正部２２を介して白基準データ（シェーディング歪みデ
ータ）としてラインバッファ２４に格納される。

【０００８】原稿読取り時には、原稿１２が光路上に進
入してくるため、照射光は原稿面で反射，透過して、そ
の乱反射成分が同様にイメージセンサ１８に結像され
る。この際、シェーディング補正部２２は先に記憶した
白基準データを対応する画素毎に読み出し、所定の補正
演算を行う。この歪み補正後の画像データがディジタル
画像処理部２３に入力され、各種画像処理が行われる。

【０００９】これら一連の動作は、システム制御部１に
よりソフトウエアでその制御が行われている。システム
制御部１は主走査の１ライン毎に発生する割り込みをト
リガーとして、画像処理に係る各種ライン単位制御を実
行する。

【００１０】図１３は原稿読取り時の画像データ取り込
み制御例を示すフローチャートである。原稿の読取りを
開始すると、システム制御部１はライン同期信号（ＬＮ
ＳＹＣ）によるライン毎割り込みに応じて該当ラインデ
ータの有効／無効を判断する（判断１０１，１０２）。
有効であれば、新データ要求信号（ＮＤＲＱ）に“１”
を設定し（処理１０３）、無効であれば“０”を設定す
る（処理１０４）。ディジタル画像処理部２３では、新
データ要求信号ＮＤＲＱの設定値に従って、該当ライン
のデータが処理される。すなわち、新データ要求信号Ｎ
ＤＲＱが“１”のときには量子化後のイメージセンサ読
取りデータをディジタル画像処理部２３に取り込むとと
もに、空間画像処理を行うためのラインバッファ保持デ
ータ更新等を行う（判断１０５→処理１０６）。一方、
新データ要求信号ＮＤＲＱが“０”のときにはデータの
取り込みは行わず、ラインバッファ保持データの更新も
行われない（判断１０５→ＥＮＤ）。

【００１１】また、ファクシミリ等の白黒２値記録手段
を有する画像記録装置において、読取り画像を中間調処
理する場合には、一般的にディザマトリクス法，誤差拡
散法等の擬似中間調処理が施される。これらの画像処理
は、その性質上、２値化の閾値を画素毎に周期的に変動
させることで面積階調再現やテクスチャー（閾値近傍の
濃度領域での不自然な尾引き）の除去を行っている。こ
のため、ソフトウエアにより１ライン毎に所定の閾値テ
ーブルを参照し、閾値データを設定する必要があり、か
つテーブルの規則性を保つために該当ラインの有効／無
効および中間調処理を行うか否かに応じてデータの更新
／非更新を制御する必要がある。すなわち、データを取
り込む有効ラインで、かつ中間調処理を行う場合は中間
調閾値データの更新を行う（判断１０５，判断１０７→
処理１０８）。また、データを取り込まない無効ライン
または中間調処理を行わない場合は、閾値データの更新
は行わない（判断１０５→判断１０９または判断１０７
→判断１０９）。

【００１２】システム制御部１では、原稿の読取りが終
了するまで前述したような画像処理部２３へのライン単
位の介在が繰り返される（判断１０９→判断１０１）。

【００１３】

【発明が解決しようとする課題】以上のように、従来の
画像処理装置において、画像処理に係るソフトウエアの
介在は、主走査の１ライン単位に行うのが一般的であっ
た。しかしながら、近年、機器の高速化に伴うライン周
期の短縮により、このようなライン毎のソフトウエアの
介在はシステム制御部側への負荷が非常に大きく、高速
化を妨げる一因となっている。

【００１４】なお、特開昭６２−２３７８６８号公報に
は、画像信号１ライン分の容量を有するラインメモリと
符号化処理部とを複数個有し、ライン単位の符号化並列
処理を行うことにより、符号化処理時間の短縮を図るよ
うにした画像符号化器が開示されている。しかしなが
ら、このような従来技術を本願に係る画像処理装置に適
用した場合、装置の主要部となる画像処理部等が複数必
要となるので、回路規模の大幅な増大を招いてしまう。

【００１５】本発明はこのような問題点を解決するため
になされたものであり、制御部によるソフトウエアの介
在を少なくして制御部の負荷を軽減し、回路規模の大幅
な増大を招くことなく機器の高速化を図ることができる
画像処理装置を提供することを目的とするものである。

【００１６】

【課題を解決するための手段】請求項１に記載の発明
は、イメージセンサによって主走査方向に１ライン毎に
読み取られた画像データに各種画像処理を施す画像処理
部と、前記画像処理部を制御する制御部とを備えた画像
処理装置において、主走査の複数ライン分の制御データ
が一括設定され、設定された制御データをライン単位に
前記画像処理部へ順次出力するライン単位制御手段を備
え、前記制御部は、所定の複数ライン分の制御データを
前記ライン単位制御手段に一括設定して、前記画像処理
部に対する制御を複数ラインを単位とするブロック単位
制御としたものである。

【００１７】請求項２に記載の発明は、前記請求項１記
載の画像処理装置において、ライン単位制御手段は、制
御部によるブロック単位設定データとして画像処理制御
データ及び中間調閾値データが設定される設定手段を有
するものである。

【００１８】請求項３に記載の発明は、前記請求項１ま
たは請求項２記載の画像処理装置において、ライン単位
制御手段は、画像処理に係る現ブロックのブロック単位
設定データが設定される現ブロック設定手段に加えて、
現ブロックの処理中の任意時に次ブロックのブロック単
位設定データが設定可能な次ブロック設定手段を有し、
この次ブロック設定手段に設定されたデータを所定のタ
イミングで前記現ブロック設定手段に取り込むようにし
たものである。

【００１９】請求項４に記載の発明は、前記請求項２記
載の画像処理装置において、制御部は、画像処理に先立
って、中間調閾値データが設定された中間調閾値データ
テーブルを画像処理データ格納用のラインバッファメモ
リに格納する一方、ライン単位制御手段は、前記ライン
バッファメモリに格納されている中間調閾値データテー
ブルから１ライン毎に中間調閾値データを取り込む中間
調閾値データレジスタを有するものである。

【００２０】請求項５に記載の発明は、前記請求項４記
載の画像処理装置において、中間調閾値データは、ライ
ン単位制御手段によりライン毎に１ライン分の閾値デー
タをラインバッファメモリに格納された中間調閾値デー
タテーブルから中間調閾値レジスタに取り込むようにし
たものである。

【００２１】請求項６に記載の発明は、前記請求項５記
載の画像処理装置の制御方法において、中間調閾値デー
タは、ブロック単位に設定される画像処理制御データに
応じて有効読取りラインのときのみ更新するようにした
ものである。

【００２２】

【作用】請求項１記載の構成によれば、制御部とは別に
ライン単位制御手段を設けたことにより、制御部はライ
ン単位の画像処理に係るソフトウエア制御を、所定の複
数ラインを１ブロックとするブロック単位に行えば良く
なり、制御部によるソフトウエアの介在頻度が少なくな
る。

【００２３】請求項２記載の構成によれば、画像処理制
御データ及びデータ量の多い中間調閾値データをブロッ
ク単位設定データとしているため、これらをブロック単
位に設定することで、ソフトウエアの負荷を大幅に軽減
することができる。

【００２４】請求項３記載の構成によれば、次ブロック
のブロック単位設定データを現ブロックの処理中に任意
に設定することができるため、制御上の制約を増やすこ
となくソフトウエアの負荷を軽減することができる。

【００２５】請求項４記載の構成によれば、データ量の
多い中間調閾値データテーブルを画像処理データ格納用
のラインバッファメモリを共用して格納するとともに、
中間調閾値データレジスタは１ライン分で済むため、ソ
フトウエアの負荷を軽減できるとともに、回路規模の増
大を抑えることができる。

【００２６】請求項５記載の方法によれば、ライン単位
制御手段により、ライン毎に1ライン分の中間調閾値デ
ータをラインバッファメモリから中間調閾値データレジ
スタに取り込むため、ソフトウエアの負荷を軽減するこ
とができる。

【００２７】請求項６記載の方法によれば、中間調閾値
データの取り込み更新を、ブロック単位に設定される画
像処理制御データに応じて有効読取りラインのときのみ
行うようにしているので、ソフトウエアの負荷を軽減で
きるとともに、中間調閾値テーブルの規則性を乱すこと
なく、良好な画像処理を行うことができる。

【００２８】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は、本発明の一実施例に係る画像処理装置
が適用されたファクシミリ装置の画像読取り部の構成を
示すブロック図であり、前記図１２と同一符号は同一ま
たは相当部分を示している。図１において、２５は一括
設定される複数ライン分の制御データをライン単位に順
次出力するライン単位制御部であり、本願のライン単位
制御手段に相当する。

【００２９】システム制御部１は、所定の複数ライン分
の制御データをライン単位制御部２５に一括設定する。
これに伴い、システム制御部１からのソフトウエア介在
は従来のライン毎から設定ライン数間隔毎に減少する。
ライン単位制御部２５では、該制御データを一括保持
し、ライン同期信号ＬＮＳＹＣに同期してライン単位に
順次、シェーディング補正部２２やディジタル画像処理
部２３に出力する。すなわち、従来、システム制御部１
がライン毎に行っていた制御データ設定動作をライン単
位制御部２５がハードウエアで実行することにより、シ
ステム制御部１は従来のライン単位制御を複数ラインを
単位とするブロック単位制御とすることができる。これ
により、ソフトウエアの介在頻度が少なくなって、シス
テム制御部１側の負荷を低減することができ、回路規模
の大幅な増大を招くことなく機器の高速化を実現するこ
とができる。

【００３０】図２にライン単位制御部２５の構成例を示
す。なお、以下では、中間調処理や２値化処理等の各種
画像処理が行われて処理量が大きくなる画像処理部２３
に関する実施例について説明する。図２において、２６
はブロック単位で設定される制御データを格納し、ライ
ン毎データに変換して出力する制御データ保持レジス
タ、２７はライン同期信号ＬＮＳＹＣを計数し、ブロッ
ク内でのライン管理を行うライン数カウンタ、２８はラ
イン数カウンタ２７からの信号に基づき、制御データ保
持レジスタ２６からのライン毎の制御データを順次選択
して画像処理部２３に出力するマルチプレクサである。

【００３１】画像処理に係る各種制御データは、複数ラ
インを１ブロックとした単位で制御データ保持レジスタ
２６に一括設定される。この制御データは、レジスタ内
部でライン順次に置換され、次段のマルチプレクサ２８
に出力される。ライン数カウンタ２７ではライン同期信
号ＬＮＳＹＣを計数し、該計数値をマルチプレクサ２８
に出力する。マルチプレクサ２８では、ブロック内の該
当ラインに対応するライン制御データを選択して画像処
理部２３に出力する。上記のようなライン単位制御部２
５を設けることにより、ブロック単位のソフトウエア介
在でライン単位の制御を行うことができる。

【００３２】図３は、本発明の他の画像処理装置構成例
を示すブロック図であり、前記図１，図２と同一符号は
同一または相当部分を示している。図３において、２６
ａは原稿読取りのページ内で変化しない画像処理パラメ
ータ（中間調／単純２値モード等）が設定される画像処
理パラメータ保持レジスタ、２６ｂは複数ラインを１ブ
ロックとする単位で設定される画像処理パラメータ（Ｎ
ＤＲＱ等）を保持する画像処理パラメータ保持レジス
タ、２６ｃは複数ラインを１ブロックとする単位で設定
される中間調閾値データを保持する中間調閾値データ保
持レジスタ、２９はラインバッファ２４とディジタル画
像処理部２３，シェーディング補正部２２間のデータ入
出力制御を行うＲＡＭインタフェース（Ｉ／Ｆ）部、３
０はシステムバス１１との信号授受を行うホストインタ
フェース（Ｉ／Ｆ）部、３１は画像処理に係る各ブロッ
ク（ここではＡ／Ｄ変換器２１，シェーディング補正部
２２，ディジタル画像処理部２３，各保持レジスタ２６
ａ〜２６ｃ，マルチプレクサ２８，ＲＡＭインタフェー
ス部２９及びホストインタフェース部３０）を集積し一
体化した画像処理ＡＳＩＣ（Application Specified In
tegrated Circuit；特定用途向けＩＣ）である。

【００３３】画像処理に関わる各種制御データはシステ
ムバス１１を介して各保時レジスタ２６ａ〜２６ｃに設
定される。原稿の読取り途中で設定の変化しないパラメ
ータは、原稿の読取りに先立ってページ単位画像処理パ
ラメータ保持レジスタ２６ａ設定され、その内容がディ
ジタル画像処理部２３に伝達される。前記レジスタ２６
ａはデータの再設定動作が行われるまでは、その内容が
保持される。一方、ライン単位で制御が必要な画像処理
パラメータ，中間調閾値等は原稿読取りの直前から読取
り終了まで所定の複数ラインを１ブロックとする単位で
各ブロック単位保持レジスタ２６ｂ，２６ｃに設定され
る。複数ライン分の制御データは、ホストＩ／Ｆ部３０
に入力されるブロック同期信号ＢＫＳＹＣ，ライン同期
信号ＬＮＳＹＣに基づいてマルチプレクサ２８を制御す
ることにより、ライン順次にデータが選択されてディジ
タル画像処理部２３に伝達される。これら一連の機能を
画像処理ＡＳＩＣ３１として一体化することにより、部
品点数の低減，信頼性の向上が見込める。図３において
は、複数ライン分のデータ保持レジスタをＡＳＩＣ３１
内部に有するため多少回路規模が増大するものの、近年
の半導体微細化技術によるゲート（グリッド）単価の低
下は著しく、外部にレジスタを追加するよりは遥かにコ
ストパフォーマンスが優れていると言える。また、画像
処理制御データとともに、データ量の多い中間調閾値デ
ータをブロック単位に設定することで、ソフトウエアの
負荷を大幅に軽減することができる。

【００３４】図４にブロック（２ライン）単位設定デー
タのレジスタ構成例を、図５にそのデータ設定タイミン
グを示す。なお、前記図３と同一符号は同一または相当
部分を示している。図４において、３２は現ブロックの
処理中に次ブロックのブロック単位制御データを任意に
設定するためのブロック単位制御データプリセットレジ
スタ（次ブロック設定手段）、３３は前記プリセットレ
ジスタ３２の保持する次ブロック設定データをブロック
同期信号ＢＫＳＹＣに同期して取り込むブロック単位制
御データメインレジスタ（現ブロック設定手段）、３４
はシステム制御部１からのアドレス情報、チップセレク
ト信号ＣＳＢ、ライトストローブ信号ＷＲＢに基づいて
所定のラッチパルスを発生するアドレスデコーダであ
る。このアドレスデコーダ３４からのラッチパルスは、
ブロック単位制御データプリセットレジスタ３２とペー
ジ単位制御データメインレジスタ２６ａに与えられてい
る。また、ライン毎に出力されるライン同期信号ＬＮＳ
ＹＣはマルチプレクサ２８に供給され、２ライン毎に出
力されるブロック同期信号ＢＫＳＹＣは、ブロック単位
制御データメインレジスタ３３とマルチプレクサ２８に
供給されている。

【００３５】システム制御部１は、図５のタイミングチ
ャートに示すように、現ブロック（Ａ０，Ｂ０）処理中
の任意のタイミングで次ブロックの制御データＡ１，Ｂ
１をブロック単位制御データプリセットレジスタ（Ｌ
１）３２に設定する。設定データは次のブロック同期信
号ＢＫＳＹＣによりブロック単位制御データメインレジ
スタ（Ｌ２）３３に取り込まれるとともに、ブロック同
期信号ＢＫＳＹＣとライン同期信号ＬＮＳＹＣよりフリ
ップフロップ等で生成されるマルチプレクサ制御信号Ｓ
ＥＬに基づいて１ライン毎の制御データが分離選択さ
れ、ブロック単位設定データＢＳＤとしてディジタル画
像処理部２３に伝達される。これにより、従来はライン
同期信号ＬＮＳＹＣ間隔で行わなければならなかったソ
フトウエアの介在頻度を、ブロック同期信号ＢＫＳＹＣ
間隔に減少させることができ、ソフトウエアの負荷を軽
減することが可能となる。この場合、具体的には１ブロ
ック２ラインであるので、ソフトウエアの介在頻度は１
／２に減少し、ソフトウエアの負荷は約半分に軽減す
る。また、ブロック単位データの設定に時間的制約があ
る場合にはソフトウエアの負荷を十分に低減することが
できないが、本実施例においては、次ブロックのブロッ
ク単位設定データを現ブロックの処理中に任意に設定す
ることができるため、制御上の制約を増やすことなくソ
フトウエアの負荷を軽減することができる。

【００３６】図６にディザマトリクス法による読取り画
信号の擬似中間調処理の原理を示す。この図６は、ディ
ザマトリクスを４画素（主走査）×４ライン（副走査）
で構成した例で、１画素の大きさは例えば１／８ｍｍ
（主走査方向）×１／７．７ｍｍ（副走査方向）から成
り、擬似的に１６段階の濃度を再現することが可能であ
る。同図に示すように、画像のある領域（１６画素分）
が均一濃度（例えば８／１６）であるとする。この読取
り画像領域の各画像に対して、図６（ａ）のマトリクス
データを閾値として２値化を行うと、図６（ｂ）に示す
２値画像が得られる。図６（ｂ）を見ると分かるよう
に、２値化後の出力画像は局所的には１画素毎に白画
素，黒画素が交互に現れるが、巨視的に見ると人間の視
覚では判別できず、中間濃度として捉えられる。すなわ
ち、単位面積（マトリクス）中の黒画素の比率に応じて
濃度が変化して見えることより、擬似中間調再現（面積
階調再現）と呼ばれている。

【００３７】ディザマトリクス法は、ハードウエア規模
をそれほど増やすことなく中間調を再現できることか
ら、ファクシミリ等の白黒２値記録装置において広く用
いられる手法である。また近年では、ハードウエア規模
が多少増大するものの、より解像度，階調性に優れた誤
差拡散法等も取り入れられてきている。これは画信号の
２値化時に発生する入出力間の濃度差（２値化誤差）を
周辺画素に拡散することで、空間的に入出力間の濃度を
保存する手法であるが、この際、２値化閾値を一定値に
固定すると閾値近傍の濃度領域で不自然な尾引き（テク
スチャー）を発生する。このテクスチャー防止策とし
て、２値化閾値を周期的に変動させることが有効である
ことが知られており、ディザマトリクステーブルにこの
閾値テーブルを設定することにより、ディザマトリクス
処理，誤差拡散処理双方を行う際のハードウエア共通化
を図ることができる。

【００３８】図７は、本発明の更に他の画像処理装置構
成例を示すブロック図であり、前記図３と同一符号は同
一または相当部分を示している。図７において、３５は
外部ラインバッファ２４に格納されている中間調閾値デ
ータテーブルより、ＲＡＭインタフェース部２９を介し
て１ライン毎の閾値データを取り込む中間調閾値データ
レジスタ（１ライン分）である。

【００３９】本実施例において、中間調閾値データテー
ブルが８画素×８画素の場合の中間調閾値データ格納制
御フローを図８に、中間調閾値データ読み出し及び擬似
中間調処理制御フローを図９に示す。

【００４０】先ず原稿の読取りに先立ち、システム制御
部１はホストインタフェース部３０，ＲＡＭインタフェ
ース部２９を介して中間調閾値データテーブルをライン
バッファ２４に順次書き込んでいく。すなわち、図８に
示すように、処理２０１で主走査方向アドレスｉと副走
査方向アドレスｊを初期化（ｉ＝０，ｊ＝０）してか
ら、処理２０２でｊをインクリメント（＋１）し、処理
２０３でｉをインクリメント（＋１）する。そして、ラ
インバッファアドレス（ｉ，ｊ）に対応する中間調閾値
データを格納し（処理２０４）、ｉ＝８になるまで、こ
れを繰り返す（判断２０５→処理２０３）。ｉ＝８にな
ると１ライン分の中間調閾値データを格納したことにな
るので、再度ｉ＝０として（処理２０６）、８ライン分
の中間調閾値データを格納するまで上記処理を繰り返す
（判断２０７→処理２０２）。判断２０７でｊ＝８にな
ると中間調閾値データテーブルがラインバッファ２４に
格納されたことになる。

【００４１】次に、中間調処理モードにおいて原稿の読
取りを開始すると、上記によりラインバッファ２４に格
納されている中間調閾値データテーブルはＲＡＭインタ
フェース部２９を介して中間調閾値データレジスタ３５
に１ライン毎に取り込まれる。この閾値データは、ハー
ドウエアで主走査方向にサイクリックに更新しながらデ
ィジタル画像処理部２３に転送され、画信号の２値化
（擬似中間調処理）が行われる。すなわち、図９に示す
ように、処理３０１で主走査方向アドレスｉと副走査方
向アドレスｊを初期化（ｉ＝０，ｊ＝０）してから、ラ
イン同期信号ＬＮＳＹＣによるライン毎割り込みをチェ
ックする（判断３０２）。割り込みがあると、処理３０
３でｊをインクリメント（＋１）し、処理３０４でｉを
インクリメント（＋１）する。そして、ラインバッファ
２４のアドレス（ｉ，ｊ）より中間調閾値データを読み
出して中間調閾値データレジスタ３５に格納し（処理３
０５）、ｉ＝８になるまで、これを繰り返す（判断３０
６→処理３０４）。ｉ＝８になると１ライン分の中間調
閾値データを格納したことになるので、ｉ＝０としてか
ら（処理３０７）、１ライン分の画像処理（擬似中間調
処理）を行う（処理３０８）。これを繰り返して、８ラ
イン目の中間調閾値データの読み出し、擬似中間調処理
が終了すると、ｊ＝０として（判断３０９→処理３１
０）、原稿の読取りが終了するまで上記処理を繰り返す
（判断３１１→判断３０２）。

【００４２】これらの処理により、従来は１ライン単位
に行っていた中間調閾値データの設定は原稿読取り前に
一度行えば良く、また、中間調閾値データテーブルの格
納は画像処理データ格納用のラインバッファ２４を共用
するとともに、ＡＳＩＣ３１内部に従来通り１ライン分
の閾値データレジスタ３５を有すれば良いため、ソフト
ウエアの負荷を大幅に軽減することができるとともに、
回路規模，部品点数の増大を防ぐことができる。

【００４３】ところで、ディザマトリクス法において、
中間調画像の再現性は閾値マトリクスの規則性により左
右される。また、ファクシミリ等の画像読取り装置にお
いては、間欠動作，モータのスルーアップ／ダウン時に
副走査の原稿送り速度が変動するため、常に一定周期で
読み取っているライン単位画情報を読み捨てる場合があ
る（ＮＤＲＱコントロール）。このような際に中間調閾
値をライン同期信号ＬＮＳＹＣ毎に更新すると前述した
ディザマトリクスの規則性が乱れて画像品質の劣化を招
いてしまう。

【００４３】そこで、図１０の中間調閾値データ読み出
し及び擬似中間調処理制御フローで示す実施例では、中
間調閾値データのライン毎の更新はデータの有効／無効
を意味する新データ要求信号ＮＤＲＱに応じて行うこと
により（判断４０３）、原稿の間欠送り時や間引き縮小
時にもディザマトリクスの規則性を損なうことなく、良
好な中間調処理を可能としている。すなわち、上記ＮＤ
ＲＱは、ブロック単位に設定される画像処理制御データ
に含まれており、この画像処理制御データに応じて有効
読取りラインのときのみ中間調閾値データを更新するこ
とになる。なお、図１０における他の処理は、前記実施
例の図９のフローと同様である。

【００４４】また、上記各実施例では、一度レジスタに
設定されたデータを再度設定動作が行われるまで保持す
るようにしたため、ブロック間で設定値に変更が発生し
ない場合には該当ブロックの設定動作を省くことがで
き、このようにすることによりソフトウエアの負荷を更
に軽減することができる。

【００４５】

【発明の効果】請求項１に記載の発明によれば、主走査
方向に１ライン毎に読み取られた画像データに各種画像
処理を施す画像処理部を制御する制御部とは別に、主走
査の複数ライン分の制御データが一括設定され、設定さ
れた制御データをライン単位に画像処理部へ順次出力す
るライン単位制御手段を設けたことにより、制御部はラ
イン単位の画像処理に係るソフトウエア制御を、所定の
複数ラインを１ブロックとするブロック単位に行えば良
くなり、制御部によるソフトウエアの介在頻度が少なく
なる。従って、制御部の負荷が軽減し、回路規模の大幅
な増大を招くことなく機器の高速化を図ることができる
効果がある。

【００４６】請求項２記載の発明によれば、前記請求項
１記載の画像処理装置において、ライン単位制御手段
は、制御部によるブロック単位設定データとして画像処
理制御データ及び中間調閾値データが設定される設定手
段を有し、画像処理制御データ及びデータ量の多い中間
調閾値データをブロック単位設定データとしているた
め、これらをブロック単位に設定することで、制御部に
よるソフトウエアの負荷を大幅に軽減することができる
効果がある。

【００４７】請求項３記載の発明によれば、前記請求項
１または請求項２記載の画像処理装置において、ライン
単位制御手段は、画像処理に係る現ブロックのブロック
単位設定データが設定される現ブロック設定手段に加え
て、現ブロックの処理中の任意時に次ブロックのブロッ
ク単位設定データが設定可能な次ブロック設定手段を有
し、この次ブロック設定手段に設定されたデータを所定
のタイミングで前記現ブロック設定手段に取り込むよう
にしたことにより、次ブロックのブロック単位設定デー
タを現ブロックの処理中に任意に設定することができる
ため、制御上の制約を増やすことなく制御部によるソフ
トウエアの負荷を軽減することができる効果がある。

【００４８】請求項４記載の発明によれば、前記請求項
２記載の画像処理装置において、制御部は、画像処理に
先立って、中間調閾値データが設定された中間調閾値デ
ータテーブルを画像処理データ格納用のラインバッファ
メモリに格納する一方、ライン単位制御手段は、前記ラ
インバッファメモリに格納されている中間調閾値データ
テーブルから１ライン毎に中間調閾値データを取り込む
中間調閾値データレジスタを有するので、データ量の多
い中間調閾値データテーブルを画像処理データ格納用の
ラインバッファメモリを共用して格納するとともに、中
間調閾値データレジスタは１ライン分で済むため、制御
部によるソフトウエアの負荷を軽減できるとともに、回
路規模の増大を抑えることができる効果がある。

【００４９】請求項５記載の発明によれば、前記請求項
４記載の画像処理装置において、中間調閾値データは、
ライン単位制御手段により、ライン毎に１ライン分の中
間調閾値データをラインバッファメモリから中間調閾値
データレジスタに取り込むため、制御部によるソフトウ
エアの負荷を軽減することができる効果がある。

【００５０】請求項６記載の発明によれば、前記請求項
５記載の画像処理装置の制御方法において、中間調閾値
データの取り込み更新を、ブロック単位に設定される画
像処理制御データに応じて有効読取りラインのときのみ
行うようにしているので、制御部によるソフトウエアの
負荷を軽減できるとともに、中間調閾値テーブルの規則
性を乱すことなく、良好な画像処理を行うことができる
効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係る画像処理装置が適用さ
れたファクシミリ装置の画像読取り部を示すブロック
図。

【図２】上記図１のライン単位制御部の構成例を示すブ
ロック図。

【図３】本発明の他の実施例に係る画像処理装置を示す
ブロック図。

【図４】上記実施例のデータ設定レジスタの構成例を示
すブロック図。

【図５】上記図４のブロック単位制御データの設定タイ
ミングを示す図。

【図６】ディザマトリクス法の原理を示す図。

【図７】本発明の更に他の実施例に係る画像処理装置を
示すブロック図。

【図８】上記実施例における中間調閾値データテーブル
の格納を示す制御フローチャート。

【図９】上記実施例における中間調閾値データ読み出し
及び擬似中間調処理を示す制御フローチャート。

【図１０】中間調閾値データ読み出し及び擬似中間調処
理の他の実施例を示す制御フローチャート。

【図１１】ファクシミリ装置の基本構成図。

【図１２】従来の画像処理装置を含む画像読取り部の構
成例を示すブロック図。

【図１３】従来の画像読取りデータ取り込みの制御例を
示すフローチャート。

【符号の説明】

１ システム制御部 ２ システムメモリ ３ パラメータメモリ ４ スキャナ部 １１ システムバス １２ 原稿 １３ ターゲットガラス １４ 光源 １５ 白色基準部材 １６ ミラー群 １７ レンズ １８ イメージセンサ ２１ Ａ／Ｄ変換器 ２２ シェーディング補正部 ２３ ディジタル画像処理部 ２４ ラインバッファ ２５ ライン単位制御部 ２６ 制御データ保持レジスタ ２６ａ 画像処理パラメータ保持レジスタ（ページ単
位） ２６ｂ 画像処理パラメータ保持レジスタ（ブロック単
位） ２６ｃ 中間調閾値データ保持レジスタ ２７ ライン数カウンタ ２８ マルチプレクサ ２９ ＲＡＭインタフェース（Ｉ／Ｆ）部 ３０ ホストインタフェース（Ｉ／Ｆ）部 ３２ ブロック単位制御データプリセットレジスタ ３３ ブロック単位制御データメインレジスタ ３４ アドレスデコーダ ３５ 中間調閾値データレジスタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 イメージセンサによって主走査方向に１
   ライン毎に読み取られる画像データに各種画像処理を施
   す画像処理部と、前記画像処理部を制御する制御部とを
   備えた画像処理装置において、 主走査の複数ライン分の制御データが一括設定され、設
   定された制御データをライン単位に前記画像処理部へ順
   次出力するライン単位制御手段を備え、 前記制御部は、所定の複数ライン分の制御データを前記
   ライン単位制御手段に一括設定して、前記画像処理部に
   対する制御を複数ラインを単位とするブロック単位制御
   としたことを特徴とする画像処理装置。
2. 【請求項２】 請求項１記載の画像処理装置において、 前記ライン単位制御手段は、前記制御部によるブロック
   単位設定データとして画像処理制御データ及び中間調閾
   値データが設定される設定手段を有することを特徴とす
   る画像処理装置。
3. 【請求項３】 請求項１または請求項２記載の画像処理
   装置において、 前記ライン単位制御手段は、画像処理に係る現ブロック
   のブロック単位設定データが設定される現ブロック設定
   手段に加えて、現ブロックの処理中の任意時に次ブロッ
   クのブロック単位設定データが設定可能な次ブロック設
   定手段を有し、この次ブロック設定手段に設定されたデ
   ータを所定のタイミングで前記現ブロック設定手段に取
   り込むことを特徴とする画像処理装置。
4. 【請求項４】 請求項２記載の画像処理装置において、 前記制御部は、画像処理に先立って、中間調閾値データ
   が設定された中間調閾値データテーブルを画像処理デー
   タ格納用のラインバッファメモリに格納する一方、 前記ライン単位制御手段は、前記ラインバッファメモリ
   に格納されている中間調閾値データテーブルから１ライ
   ン毎に中間調閾値データを取り込む中間調閾値データレ
   ジスタを有することを特徴とする画像処理装置。
5. 【請求項５】 請求項４記載の画像処理装置において、 中間調閾値データは、前記ライン単位制御手段によりラ
   イン毎に１ライン分の閾値データをラインバッファメモ
   リに格納された中間調閾値データテーブルから中間調閾
   値レジスタに取り込むことを特徴とする画像処理装置の
   制御方法。
6. 【請求項６】 請求項５記載の画像処理装置の制御方法
   において、 中間調閾値データは、ブロック単位に設定される画像処
   理制御データに応じて有効読取りラインのときのみ更新
   することを特徴とする画像処理装置の制御方法。