JPH03292060A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、イメージスキャナ等の入力部からの入力画像
をプリンタやファクシミリ等の出力装置に出力する場合
の画像処理装置に関するものである。

〔従来の技術〕

従来の技術としては、特開平１−１７５６７の画像処理
装置がある。画像データを誤差拡散法により重み付けし
、重み付けされた画像データを所定の閾値で２値化処理
する手段によって画像データを最終的に２値化処理する
ことによりプリンタやファクシミリなどの白地部分背景
のドツトの発生を防止することにより雑音を除去し文字
部の画質を高品位なものとし、良好な再生画像を提供す
るものであった。

〔発明が解決しようとする課題〕

しかし、前記従来の画像処理装置は重み付けする場合の
入力画素データのグループ化により出力速度が遅くなる
欠点を有していた。

また、文字部分については画質の向上が可能であるが、
写真のような濃淡画像については一定の閾値であるため
、画像による画質の向上が一定でなく、例えば写真のよ
うな濃淡画像の濃度の変化あるいは文字領域においても
背景が白でない場合の濃度差による外形を表現できない
欠点を有していた。

〔課題を解決するための手段〕

上記課題を解決するため本発明の画像処理装置は、イメ
ージスキャナ等の入力手段により入力される濃度依存型
の画像信号をＡ／Ｄ変換器によりデジタルデータに変換
し２値化処理を行なう場合、前記デジタルデータの順序
を変換するブロック化手段と、前記デジタルデータに重
み付けし２値化処理する重み付け手段と、前記デジタル
データの統計的数値により閾値を変化させる閾値決定手
段とを有し、前記ブロック化手段と前記重み付け手段と
前記閾値決定手段から前記デジタルデータを最終的に２
値化する２値化手段によって構成されることを特徴とす
る。

〔作用〕

本発明の上記の構成によれば、画像処理の演算時間に空
き時間が無くなることによる高速出力が可能となる。

また、入力画像の文字領域あるいは写真のような濃淡画
像領域における濃淡値が偏在していても、また局所的に
背景の色が変化していても入力濃淡画像の濃度変化によ
る外形を表現できる２値画像を提供することができる。

〔実施例〕

本発明について図面に基づいて詳細に説明する。

第１図は、本発明の実施例の画像処理手順を示したブロ
ック図である。本発明の画像処理装置は、入力部１０１
とＡ／Ｄ変換部１０２と補正回路１０３とブロック化回
路１０４と重み付け回路１０５と閾値回路１０６と２値
化回路１０７と出力バッファ１０８と出力装置１０９及
び制御部１１０によって構成されている。

以下に、本装置によって画像処理がなされ２値画像が提
供される手順を説明する。

前記制御部１１０によって画素データのアドレス、グル
ープの大きさ、重み付け係数、閾値の変動範囲が制御さ
れる。

イメージスキャナ等の入力部１０１により入力された濃
度依存型の画像信号は、Ａ／Ｄ変換器１０２によりデジ
タル信号に変換される。前記デジタル信号は補正回路１
０３によってガンマ補正、エコーキャンセラ等の補正に
より前記入力部１０１における入力歪を補正する。前記
補正回路１０３から出力されたデジタル信号１０は、ブ
ロック化回路１０４に入力される。前記ブロック化回路
１０４に入力されたデジタル信号１０は、画素データと
してＲＡＭに貯められる。ブロック化回路１０４におい
て前記画素データは、前記制御部１１０の制御によって
入力時とは順序を変換され重み付け回路１０５と閾値回
路１０６の両方に同時にデータ信号２０として出力され
る。前記データ信号２０は、重み付け回路１０５に入力
され　前記制御部１１０から送られた重み付け係数によ
ってグローブごとに重み付けされ　データ信号３０とな
る。同時に前記閾値回路１０６に送られた前記データ信
号２０は、前記制御部１１０から送られた係数によって
グループごとのデータから閾値を決定し閾値信号４０と
して出力される。

前記重み付け回路１０５から出力された前記データ信号
３０と前記閾値回路１０６から出力された前記閾値信号
４０は共に２値化回路１０７に入力される。前記２値化
回路１０７において前記データ信号３０は、前記閾値信
号４０によって２値化され２値のデジタル信号５０とな
り出力バッファ１０８へと出力される。前記出力バッフ
ァ１０８に入力された前記２値のデジタル信号５０は、
プリンタやファクシミリ等の出力装置１０９に送られ出
力される。

第２図は、第１図のブロック化回路の詳細を示した図で
ある。ブロック化回路は、入力用のラッチ２０１とＲＡ
Ｍ２０２とコントローラ２０３と出力用のラッチ２０４
から構成されている。前記制御部１１０によって前記コ
ントローラ２０３は制御されている。

第１図の補正回路１０３から出力された前記デジタル信
号１０は、入力用のラッチ２０１によって１画素ごとの
データに分割されＲＡＭ２０２に入力される。前記ＲＡ
Ｍ２０２は２ポートメモリであり、データを入力しなが
ら内部のデータを出力できる構造となっている。前記Ｒ
ＡＭ２０２に入力されたデータは、前記コントローラ２
０３によって制御され入力時とは順序が変換され出力用
のラッチ２０４に送られデータ信号２０となって出力さ
れる。

第３図は、第２図のＲＡＭ２０２の画素データの入力ア
ドレスを示す図である。以下に、第３図を使ってブロッ
ク化回路内部のＲＡＭ２０２の前記画素データが、前記
コントローラ２０３の制御によって出力順序を変更され
前記データ信号２０となる手順を説明する。

前記ＲＡＭ２０２には、前記入力部１０１の１スキヤン
ごとに、ｎ＋１スキャンまで格納される。

第３図において１．１→１．２→１．３→・・・→１．
ｉ→１．　ｉ＋１→・・・１スキャン終了し、２．１→
２．２→２．３→・・・→２．ｉ→２、ｉ＋１→・・・
２スキヤン終了、３．１→３．２→３．３→・・・→３
、ｉ→３　、　ｉ＋１→・・・３スキヤン終了のアドレ
ス順序にｎ＋１スキャン分の画素データが入力される。

格納された前記画素データは、１．１→２．１→・・・
→ｎ、１→１．２−２．２→・・・→ｎ、２→１．３→
２．３→・・・→ｎＪ→・・・・→１、ｉ−２，ｉ→・
・・→ｎ、ｉ→１．ｉ＋１→・・・と順序を変換しデー
タ信号２０となって出力される。ＲＡＭ２０２の出力さ
れた画素データの領域つまり１．１→１．２→１．３→
　・・・→１．ｉ→１゜ｉ＋１→・・・の画素データの
領域にｎ＋２スキヤン目のｎ＋２　、１→ｎ＋２．２→
ｎ＋２Ｊ→ｎ＋２　、４・・・のアドレスを持つデータ
が、画素データｎ個の出力に同期して１個格納される。

上記のように出力された空き領域にデータを格納するこ
とにより、前記ＲＡＭ２０２内にｎ＋１スキャン分の入
力画素データを格納する領域があれば、ブロック化回路
は入力画素データすべての順序を変換して出力できる。

ブロック化回路における時間遅れは、入力部１０１のｎ
スキャンの時間遅れだけである。前記時間遅れの後は入
力１画素に対してれ画素のデータが出力される。

ブロック化回路による出力順序の変換におけるｎとｉつ
まりブロックの大きさは制御部１１０によって指定でき
る。

第４図は、第１図の重み付け回路の詳細を示した図であ
る。重み付け回路は、重み付けメモリ４０１と乗算器４
０２と遅延回路４０３及び加算器４０４などにより構成
されたｎＸｉ個のグループデータに重み付けを行なうト
ランスバーサルフィルタ回路で、ある。前記制御部１１
０からｎＸｉ個の個数と重み付けメモリ４０１のデータ
が送ら引、重み付け回路が制御される。

前記重み付けメモリ４０１の係数はｎＸｉの画素データ
のグループに重み付けを行なうものである。以下に前記
重み付け回路によって画素データが、重み付けされデー
タ信号３０となる手順を説明する。

前記ブロック化回路１０４から出力されたデータ信号２
０は、前記重み付け回路１０５に、画素データがｌ　、
ｌ−２，ｌ−＋　・−・→ｎ、　１−４１　、’ｌ→’
１．’ｌ−＋−→１．２→１．３→２゜３→・・・→ｎ
Ｊ→・・・→１．ｉ→２．ｉ→・・・→ｎ、ｉ→１、ｉ
＋ｌ→・・・のアドレス順序に入力される。画素データ
は重み付けメモリの係数を係数乗算器４０２により乗算
された後、次の画素データが前記重み付け回路に入力さ
れる遅延時間Ｔだけ遅延回路４゜３によって遅延される
。画素データに重み付け係数を乗算した結果と前記画素
データの重み付けされたデータとが、加算器４０４によ
って加算される。同様に画素データのｎｘｉのグループ
に重み付け係数が乗算された結果が加算され　係数乗算
器４０５によって重み付け係数の合計の逆数で乗算され
データ信号３０となる。重み付けメモリ４０１の重み付
け係数４０２は、制御部１１０にょって書き換えること
が出来る。

第５図（ａ）は、前記重み付け回路において５×５画素
グループの重み付け係数の一例を示した図であり、第５
図（ｂ）は、前記重み付け回路において４×６画素グル
ープの重み付け係数の一例を示した図である。第５図（
ａ）の前記重み付け係数１０によって重み付けされた中
心の画素データは、゛周辺５×５の画素データの重み付
け係数を掛けられ畳み込まれることによって出力画像の
単独ドツトの発生を抑える効果がある。

第５図（ｂ）の前記重み付け係数１０によって重み付け
された中心付近の画素データは、周辺４×６の画素デー
タの重み付け係数を掛けられ畳み込まれることによって
出力画像の単独ドツトの発生を抑えるとともに縦線を強
調する効果がある。

第６図は、第１図の閾値回路の詳細を示した図である。

閾値回路は、係数メモリ６０１および乗算器６０２と遅
延回路６０３と加算器６０４などにより構成されたｎＸ
ｉのグループデータから閾値を出力するトランスバーサ
ルフィルタ回路であ係数メモリ６０１の係数および閾値
Ｓ１は、前記制御部１１０によって指定される。第６図
において係数メモリ６０１のデータは、ｎＸｉＸミグル
ープ素データの平均値の１／２を計算するためｎ×ｉ段
すべて１／２（ｎｘｉ）としている。前記ブロック化回
路１０４から出力された前記データ信号２０は、前記閾
値回路に第３図の画素データが、　ｌ　、　ｌ→’ｌ、
　ｌ→−・−→ｎ、　ｌ−＋　ｌ　、’ｌ→２．’ｌ→
−→ｎ、’ｌ→１．３→２，３→・・・→ｎ、３→・・
・→１．ｉ→２．ｉ→・・・→ｎ、ｉ→１、ｉ＋１→・
・・のアドレス順序で入力される。第４図の前記重み付
け回路と同様の動作によって閾値回路はｎＸｉＸミグル
ープ素データの平均値の１／２を閾値の変動幅として加
算器６０５に出力する。

前記ｎＸｉのグループ画素データの平均値の１７２とな
った値は、加算器６０５に送ら札　閾値５１＝２０が加
算され閾値信号４０となる。前記閾値Ｓ　１＝　２０は
、閾値を２０加算することにより第１図の出力装置１０
９の出力において入力画像の低濃度領域の雑音が除去さ
れる効果を有する。

閾値の変動幅は、前記制御部１１０によって係数メモリ
６０１を書き換えることによって変えることが出来る。

例えば、係数メモリ６０１の係数を１／３（ｎＸｉ）と
したならば、閾値の変動幅をｎＸｉＸミグループ素デー
タの平均値の１７３とすることができる 第７図は、第１図の２値化回路の詳細を示す図である。

前記２値化回路は、比較器７０１とＡＮＤ回路７０２に
よって構成されている。

前記重み付け回路１０５と前記閾値回路１０６は、°第
４図と第５図に示したように同一段数の構成であるため
同時に入力された画素データは、同一遅延時間の後に出
力信号３０と閾値信号４０として同時に比較器７０１に
入力される。

前記出力信号３０と前記閾値信号４０は、前記比較器７
０１によって比較され　前記閾値信号４０よりも前記出
力信号３０が大きな値の場合、比較器７０１はｈｉｇｈ
をＡＮＤ回路７０２に出力し、その他の場合ｌｏｗを出
力する。第１図の制御部１１０から出力される反転信号
がｈｉｇｈの場合、前記ＡＮＤ回路７０２は、前記比較
器７０１からの入力がｈｉｇｈの場合ｈｉｇｈを出力し
、その他の場合ｌｏｗを２値のデータ信号５０として出
力する。前記２値のデータ信号５０は、第１図の前記出
力バッファ１０８に送られｈｉｇｈとｌｏｗにそれぞれ
白と黒が対応して出力される。

前記出力装置１０９において反転表示をする場合、前記
制御部から前記反転信号にｌｏｗを入力することにより
白領域と黒領域の反転出力を得ることができる。

〔発明の効果〕

本発明の画像処理装置によれば、重み付け演算と閾値演
算前に入力された画像データを変換することにより、ｎ
Ｘｉのグループ処理の演算時間の時間遅れをブロック化
回路のｎ＋１スキャンの時間遅れと（ｎＸｉ−１）画素
の演算時間遅れの後、入力１画素に対して１画素の出力
となり高速処理である。装置の構成要素が少なく、使用
メモリも少ないため装置の価格を安価に実現できる。

そして、従来の画像処理装置では表現できなかった入力
画像の写真領域における濃度の変化を表現することが可
能である。また、文字領域においても入力画像の背景濃
度による画像の変化に対応する効果を有している。

さらに、入力部において発生した雑音は信号の処理のな
かで減少する効果を有している。

第５図（ｂ）は、第４図の重み付け回路において４×６
画素グループの重み付け係数の一例を示した図である。

第６図は、第１図の閾値回路の詳細を示した図である。

第７図は、第１図の２値化回路の詳細を示した図である
。

【図面の簡単な説明】

第１図は、本発明の一実施例の画像処理手順を示したブ
ロック図である。 第２図は、第１図のブロック化回路の詳細を示した図で
ある。 第３図は、第２図のＲＡＭの画素データを示す図である
。 第４図は、第１図の重み付け回路の詳細を示した図であ
る。 第５図（ａ）は、第４図の重み付け回路において５×５
画素グループの重み付け係数の一例を示した図である。 ０１ ０２ ０３ ０４ ０５ ０６ ０７ ０８ ０９ １０ ２０１゜ ０２ ・・・・入力部 ・・・・Ａ／Ｄ変換部 ・・・・補正回路 ・・・・ブロック化回路 ・・・・重み付け回路 ・・・・閾値回路 ・・・・２値化回路 °°°°出力バツファ ・・・・出力装置 ・・・・制御部 ２０４　・・・・ラッチ ・・・・ＲＡＭ ０３ ０１ ０２ ４０３゜ ４０４゜ ４０５゜ ０ｉ ０１ ０２ ・・・・コントローラ ・・・・重み付けメモリ ・・・・重み付け係数 ４０６．６０２ ０３ ６０４．６０５ ・・・・係数メモリ ・・・・比較器 ・・・ＡＮＤ回路 ・・・・乗算器 ・・・・遅延回路 ・・・・加算器 以上

Claims (1)

【特許請求の範囲】
1. イメージスキャナ等の入力手段により入力される濃度依
   存型の画像信号をＡ／Ｄ変換器によりデジタルデータに
   変換し、２値化処理を行なう場合、前記デジタルデータ
   の順序を変換するブロック化手段と、前記デジタルデー
   タに重み付けし２値化処理する重み付け手段と、前記デ
   ジタルデータの統計的数値により閾値を変化させる閾値
   決定手段とを有し、前記ブロック化手段と前記重み付け
   手段と前記閾値決定手段から前記デジタルデータを最終
   的に２値化する２値化手段によって構成されることを特
   徴とする画像処理装置。