JP2667288B2 - 画像信号判定装置 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、画像信号判定装置に関し、詳しくは、画像
読取装置などにより読み取られた入力画像信号データの
各種補正や処理された後に、入力画像信号から得られた
コントラストデータに基づいて各画素毎の画像信号デー
タが画像処理を行うのに適性かどうかを判定する画像信
号判定装置に関する。

＜従来の技術＞ 画像読取装置や画像読取記録装置などにおいては、ま
ず光電子像倍管（フォトマルチプライヤ）、撮像管およ
びCCD等の固体撮像素子等を用いて、原稿画像を読み取
り、読み取られた画像信号に画像処理装置において種々
の画像処理を施した後にこれを適当な画像記録装置によ
って感光材料や感光体等の記録材料に記録している。

例えば、写真やフィルムなどの連続階調画像の原稿を
CCDで読み取って電気信号に変換した後、網点階調画像
を有する印刷用フィルムなどを作製するスキャナーなど
の画像読取記録装置においては、CCDで読み取った画像
信号をゲイン補正などのアナログ的な補正を行った後、
A/D変換し、シェーディング補正や画素毎の暗時補正な
どのCCD用の補正をし、次いで、対数変換、階調変換、
倍率変換、平滑化、鮮鋭化などの各処理後、網掛処理し
て、網点画像信号とし、この網点画像信号を画像記録装
置において、光源の発光信号に変調してフィルム上に網
点画像を再生している。

このような画像処理装置や画像記録装置などの変調処
理装置（以下、総称して画像処理装置という）において
は、多数のラインメモリから読み出された画像データを
隣合うライン毎に比較し、比較された画像データを論理
回路にて判定することがある。

ところで、このような場合、第５図に示すように、判
定のための比較器60は、読み出されるライン数をＮとす
ると、Ｎ−１個用意し、Ｎラインの画素データをＮ個の
ラインメモリから随時取り出し、それらをＮ−１個の比
較器60にて画素毎に比較して、これら比較器60の比較結
果を論理回路62にて判定していた。

＜発明が解決しようとする課題＞ しかしながら、画像データは、画質および階調を向上
させようとすると、膨大なデータ量となり、回路素子が
等比級数的に増大し、必然的に回路素子の規模は大きく
なる。すなわち、回路構成が複雑になり、かつコストが
高くなるという問題がある。

本発明の目的は、上記従来の回路構成における問題点
を解消し、回路規模を小さくし、ひいては装置を小型
し、コストを下げるような回路構成となる画像信号判定
装置を提供するにある。

＜課題を解決するための手段＞ 上記問題点を解決するため、本発明の第１の態様は、
連続階調画像より得られた入力画像データに画像処理を
行うか否かを判定する画像信号判定装置において、 複数の走査ラインにわたる所定の画素信号を隣り合う
２ライン分取り込み、これら２ライン分の画素信号を画
素毎に比較する比較手段と、 前記画素毎に比較された比較データを保存する記憶手
段と、 前記比較手段からの新しい比較データと、記憶手段か
らの保存された複数の比較データとを論理判断して画像
処理を行うか否かを判定する判定手段とを有することを
特徴とする画像信号判定装置を提供する。

好ましくは、前記記憶手段は、前記隣り合う２ライン
に関して画素毎に比較されたデータを一時記憶し、他の
前に比較された走査ラインに関する画素毎の比較データ
を前記現在の走査ラインに関する画素毎の比較データに
それぞれ加えて一組の画素毎の比較データとし、前記一
組の比較データを記憶する記憶手段とするのがよい。

本発明の第２の態様は、連続階調画像より得られた入
力画像データに画像処理を行うか否かを判定する画像信
号判定装置において、 前記複数の走査ラインにわたる所定の画素の信号を隣
り合う２ライン分取り込み、２ラインの画素信号からコ
ントラストデータを演算し、このコントラストデータを
所定のしきい値と比較する比較演算手段と、 前記比較演算手段にて得られたコントラストデータの
比較結果である比較データを画素毎に保存し、保存され
た比較データを新しい比較データが入力されるたびに更
新する記憶手段と、 新しい比較データが入力されるたびに前記記憶手段の
画素毎に保存された比較データを読み出して、その比較
データと新しい比較データとが全て一致するか否かによ
り画像処理を行うか否かを判定する判定手段とを有する
ことを特徴とする画像信号判定装置を提供する。

好ましくは、前記記憶手段は、前記比較演算手段にて
得られたコントラストデータの比較結果である比較デー
タを画素毎に一時保存し、他の前に比較された走査ライ
ンに関する画素毎の比較データを前記現在の走査ライン
に関する画素毎の比較データにそれぞれ加えて一組の画
素毎の比較データとし、前記一組の比較データを記憶す
る記憶手段とするのがよい。

＜発明の作用＞ 本発明の第１の態様によれば、比較手段により、入力
画像データの複数の走査ラインにわたる所定の画素信号
を、隣り合う２ライン分読み出して、これら画素信号が
比較され、記憶手段にて比較手段の比較結果である比較
データを画素毎に保存し、判定手段に新しい比較データ
が比較手段から供給されるたびに記憶手段から保存され
た比較データを読み出して、この新しい比較データと保
存された比較データとを論理判定して、画像処理を行う
か否かを判定する。

本発明の第２の態様によれば、比較演算手段により、
入力画像データの複数の走査ラインにわたる所定の画素
信号を、隣り合う２ライン分読み出して、これら画素信
号からコントラストデータを演算し、このコントラスト
データが所定のしきい値と比較され、記憶手段にて比較
演算手段のコントラストデータの比較結果である比較デ
ータを画素毎に保存し、判定手段に新しい比較データが
比較演算手段から供給されるたびに記憶手段から保存さ
れた比較データを読み出して、この新しい比較データと
保存された比較データとが全て一致するか否かにより画
像処理を行うか否かを判定する。

画素信号を、複数の走査ラインの中から隣り合う２ラ
イン分だけ取り込めば、保存された比較データから判定
ができるので、回路構成が簡単になる。すなわち、従来
Ｎ個の走査ラインのコントラストに相当する信号を判定
する場合、Ｎ−１個の比較器と、その他付随する回路素
子を必要とするが、本発明の装置では２走査ライン分の
比較のための１個の比較器と記憶手段とその他回路素子
であるため、回路構成が簡単になる。

＜実施態様＞ 以下に本発明に係る画像処理装置について好適な実施
態様を挙げ、添付の図面を参照しながらさらに詳細に説
明する。

本発明に係る画像信号判定装置を適用しうる画像処理
装置の全体を第１図に示す。参照符号10は、画像処理装
置が適用される画像読取記録装置を示す。この画像読取
記録装置10では原稿Ｇの連続階調画像が電気信号に変換
された後、網点階調画像としてフィルムＦ上に再生され
るものである。

すなわち、原稿Ｇは図示しないが、搬送手段により矢
印Ａ方向に副走査搬送されるように構成されており、原
稿Ｇの連続階調画像は集光光学系12を介して光電変換手
段であるCCD14によって矢印Ｂ方向に主走査される。

CCD14によって光電変換され、増幅された連続階調画
像は、クロック発生器16からの主走査クロックおよび副
走査クロックに基づきA/D変換器18によりデジタル画像
信号Ｓに変換された後、本発明の画像処理装置からなる
画像処理部20に供給される。

画像処理部20ではクロック発生器16からの主走査クロ
ックおよび副走査クロックに基づきデジタル画像信号Ｓ
に対してCCDのゲイン補正、オフセット補正等を行った
後、CCDによる欠陥画素補正、暗時補正、対数変換処
理、シェーデング補正、階調変換処理、倍率変換処理、
平滑化処理、鮮鋭化処理、網掛処理等の画像処理などを
施し、２値化された網点画像信号Ｒとして画像記録部22
に出力される。画像記録部22は網点画像信号Ｒをレーザ
光などの光信号に電気光学変換してフィルムＦ上に導く
ことで網点階調画像を記録する。

第２図は、第１図の画像処理部20の構成を示したもの
である。この場合、画像処理部20は、前処理回路24、CC
D補正回路26、変換処理回路28、鮮鋭化（シャープネ
ス）処理回路30、網掛処理回路32を備えている。

前処理回路24は、CCD、増幅器およびA/D変換器などの
アナログ素子のリークや温度ドリフトおよび電圧変動な
どのオフセット誤差の変動に伴う雑音成分を、暗時のマ
スク画像信号を用いて、補償するもので、例えば、暗時
の画像信号レベルが複数の走査ラインにわたって変動す
る場合に１ライン毎にオフセット誤差を補償し、信号を
安定にするものである。

CCD補正回路26は、各画素毎の（光が入射していない
時にも存在する）ベースの不均一を補正する暗時補正、
画像信号を対数変換する対数変換回路、および固体撮像
素子であるCCD14の各画素毎のばらつきによる入射光量
に対する出力電圧の不均一を（照明の不均一をも含め
て）補正するシェーディング補正などを行うもので、各
画素の受光信号をベースのそろった均一なものとする、
例えば同じ原稿画像濃度であれば同じ画像データ（画像
信号）となるようにするものである。

変換処理回路28は、階調特性（露光量−濃度特性）に
対応する画像信号に変換する階調変換回路、入力画像デ
ータと周辺画素データとを平均化して、画像データ信号
中のノイズの低域を図る平均化回路、主走査方向の画素
密度に対応する画像信号に変換する倍率変換回路、およ
び倍率変換されたコントラストなどの濃度データが変化
する割合を所定の判定基準に従って判定し、平滑化、鮮
鋭化等の画像処理を行うか否かを決定する本発明の最も
特徴的な部分である判定回路などからなるもので、画像
記録のための信号に変換するものである。

鮮鋭化処理回路30は、判定回路からの信号に基づき画
像の輪郭などのエッジを強調し、鮮鋭化（シャープネ
ス）処理するもので、例えば、原画像データから平滑化
された平滑化画像の定数倍を引き、アンシャープマスキ
ングをして画像鮮鋭度を増し、エッジ強調を行うもので
ある。

網掛処理回路32は、画像濃度信号から網点画像信号を
特性するもので、この網点画像信号は、所望の角度およ
び線数に応じて画像濃度を面積変調するものである。こ
の網点画像信号は、画像記録部22に出力される。

以上説明した画像処理部20のうち、前処理回路24、CC
D補正回路26、鮮鋭化処理回路30および網掛処理回路32
は、従来公知の回路を用いることができる。

次に本発明にかかる変換処理回路の一例を第３図に示
す。

同図に示すように変換処理回路28は階調補正回路34、
平均化回路36、倍率変換回路38、ラインメモリ40、およ
び判定回路42を有する。

階調補正回路34は、64kバイトRAMのＶ−％テーブルを
用いたノンリニア特性温度計校正が行われ、ネガまたは
ポジのポスタリゼーションの変換も行われる。

平均化回路36は、今注目している走査ラインの入力画
像データの画素信号Ｓと１走査ライン前の対応する画素
信号SBとを受けて、現行画素データと平均化処理決定手
段により決定された所定数の周辺画素データとの平均化
を行うものである。ここでは、画素信号ＳとSBから予め
平均すべき周辺画素および周辺画素数を複数決定し、決
定された数の画素の平均化を行い、その複数組の平均値
を求めておく。例えば、現行画素を含む現走査ラインの
４画素と前走査ラインの同画素番号の４画素の計８画素
（４×２）の平均値、現走査ラインの４画素（４×１）
の平均値、現走査ラインおよび前走査ライン２画素ずつ
の４画素（２×２）の平均値および現走査ライン２画素
（２×２）の平均値を平均化データ（現行画素のアンシ
ャープ信号）ｕの平均化回路36で計算しておく。

倍率変換回路38は、入力画素を保持するメモリ素子
と、データ圧縮およびデータ補間用バッファ、さらに除
算用のメモリ素子とから主に構成され、倍率100％時に
は取り入れた画素数と記録のためのスキャニングする画
素数が1:1となっているが、縮小時にはデータ圧縮、拡
大時にはデータ補間を行う。

ラインメモリは、ライン数分の画像データを保存する
に十分な容量を有するRAMなどであり、種々の変換処理
が行われた画像データを１ラインごとに書き込み／読み
出しを交互に行う。

判定回路42は、本発明の最も特徴とする部分であり、
本発明の画像信号判定装置を構成するものであり、今注
目している走査ラインの入力画像データの該当する画素
信号と１走査ライン前の対応する画素信号とを受けてコ
ントラスト信号を生成し、現行画素データのコントラス
ト信号が急激に変化する場合には、後段の画像処理を行
い、またコントラスト信号が所定の変化量（しきい値）
以内である場合には、後段の画像処理を行わないもので
ある。この判定回路42は、必ずしも第３図に示した位置
に限らず、判定を必要とする回路に配置することができ
る。その具体的一実施例を第４図に示す。

同図に示すように、判定回路42は、減算回路44、絶対
値変換回路46、比較器48、バッファ50,54、コントラス
トメモリ52およびNAND回路56を有する。

減算回路44は、第３図に示した多数のラインメモリ40
に接続され、前ラインデータを減算回路44の一方の入力
側に読み込み、現ラインデータを他方の入力側に読み込
んでいる。

読み込まれるラインデータは、例えば、８ビットデー
タとする。減算回路44の出力側は絶対値変換回路46の入
力側に接続される。絶対値変換回路46の出力側は比較器
48の一方の入力側に接続される。比較器48の他方の入力
側は、コントラスト等の判定データを記憶するメモリに
接続される。比較器48の出力側はNAND回路56の第１の入
力側に接続されるとともにバッファ50を経てコントラス
トメモリ52の入出力端子に接続される。コントラストメ
モリ52の入出力端子は他のバッファ54を経てNAND回路56
の第２の入力側に接続される。他方のバッファ54の出力
側は一方のバッファ50の他の入力側に接続される。NAND
回路56の出力側は後段の画像処理、例えば鮮鋭化処理回
路30に接続される。

以下に各回路の動作を説明する。

まず、減算回路44は、ラインメモリ40から現ラインの
所定画素のデータと、現ラインより１つ前のラインの所
定画素のデータとを読み込み、この減算回路44において
これら隣り合うラインの画素データの減算処理がなされ
て、その減算結果がその出力側から出力される。

ここにおいて、隣り合うラインの画素データの減算結
果とは、コントラストなどに関する濃度差の情報であ
り、８ビットデータとして供給される。

絶対値変換回路46は、例えば減算回路と並列に接続さ
れる補数回路と、減算回路と補数回路との切換回路とか
ら構成され、減算回路の減算の結果が正の場合は、減算
回路の減算結果を出力し、減算回路の減算結果が負の場
合には補数回路の結果を出力するように切換回路にて切
り換える。このように絶対値変換回路46を構成してもよ
いが、この他に減算回路と絶対値回路とを一体化してよ
り簡単な処理とすることもできる。

比較器48は、例えば８ビットデータ比較回路にて構成
され、減算回路44および絶対値変換回路46にて差分デー
タがとられた８ビット画像データと、図示しない所定の
メモリなどに記憶される８ビットのコントラスト判定設
定データとの比較がとられ、その比較結果が１ビットデ
ータとして出力される。この１ビット比較データは、NA
ND回路56およびバッファ50を経てコントラストメモリ52
に供給される。

バッファ50は比較器48からの１ビット比較データに、
それ以前に行った７回前までの１ビット比較データとで
８ビット比較データにされ、コントラストメモリ52に供
給される。

コントラストメモリ52では、13ビットの画素アドレス
に基づいて上記８ビットの比較データが格納される。

また逆に13ビットの画素アドレスに従って前ラインま
での８ビットの比較データが読み出され、バッファ54を
経てNAND回路56に供給される。

バッファ54では、コントラストメモリ52からの８ビッ
トの比較データを一旦保持し、その上位７ビットをバッ
ファ50に供給する。

NAND回路56は、コントラストメモリ52からの８回前ま
での所定の画素のコントラストの判定結果である８ビッ
トの比較データを受け取り、この８ビットの比較データ
と、現ラインのある画素のコントラスト比較データに対
応する１ビットデータと、さらに画像処理を行うか否か
のON/OFF設定データに対応する１ビットデータとのNAND
を取る。合計で10個のビットの全てのビットが“1"であ
る場合には、NAND回路56は、例えば画像処理を行う情報
に相当する“0"を出力し、少なくとも１個のビットが異
なっている場合には、画像処理を行わない情報に相当す
る“1"を出力する。

このようにして画像データの中から所定の画素のコン
トラスト信号に相当する８ビットデータを例えば８走査
ラインにわたって比較された比較データを用いて、コン
トラストの判定を行っているため、従来のように複数の
ライン、例えば10ラインのデータを比較して判定するよ
うな回路構成から比べると、回路素子数も低減され、例
えば回路規模は、1/（判定回路数）にまで低減すること
ができ、コストを下げる役目も果たす。

本実施例の場合には画像データの所定の画素の９ライ
ンにわたる比較データが、８ビットのデータであり、１
バイトのメモリ素子を無駄なく使えるので、コスト低下
をより効率的にすることができる。しかし、判定のため
に比較結果を保存するライン数は９に限定されず、他の
数とすることができるのはもちろんである。

以上説明した判定回路42の実際の回路構成について
は、論理演算回路素子を適宜組み合わせて種々に実現す
ることができる。例えば、上記前勝利回路中における加
算器は、各ビット幅に応じ複数の演算回路構成素子、例
えば、標準ロジック、TTL、ECL、CMOSなどのロジック回
路などを適宜用いて構成することができる。

以上、本発明について好適な実施態様を挙げて説明し
たが、本発明はこの実施態様に限定されるものではな
く、本発明の要旨を逸脱しない範囲において種々の改良
ならびに設計の変更が可能なことは勿論である。

＜発明の効果＞ 以上詳述したように、本発明によれば、比較手段によ
り、入力画像データの複数の走査ラインにわたる所定の
画素信号を、隣り合う２ライン分読み出して、これら画
素信号を画素毎に比較し、記憶手段にて比較手段の比較
結果である比較データを保存し、判定手段に新しい比較
データが比較演算手段から供給されるたびに記憶手段か
ら保存された比較データを読み出して、この新しい比較
データと保存された複数の比較データとを論理判断して
画像処理を行うか否かを判定するため、画素信号を、複
数の走査ラインの中から隣り合う２ライン分だけ取り込
めば、保存された比較データから判定ができるので、回
路構成が簡単になる。

このようにして画像データの所定の画素信号を隣り合
うラインごとに所定の走査ラインにわたって画素毎に比
較し、画素毎に保存した比較データを用いて、判定を行
っているため、従来のように複数のラインのデータを同
時に比較して判定するような回路構成から比べると、回
路素子数も低減され、例えば回路規模は、1/（判定回路
数）にまで低減することができ、コストを下げる役目も
果たす。

この場合に画像データの所定の画素の所定のラインに
わたる比較データを、メモリのビット数と合わせた場合
には、コスト低下をより効率的にすることができる。

【図面の簡単な説明】

第１図は、本発明に係る画像処理装置が適用される画像
読取記録装置の概略構成図である。 第２図は、第１図に示す画像処理部の一実施例を示すブ
ロック構成図である。 第３図は、第２図の変換処理回路の一実施例を示すブロ
ック構成図である。 第４図は、第３図の判定回路の一実施例を示すブロック
図である。 第５図は、従来の判定回路を示すブロック図である。 符号の説明 10……画像読取記録装置、 14……CCD、 20……画像処理部、 24……前処理回路、 42……判定回路、 44……減算回路、 46……絶対値変換回路、 48……比較器、 50,54……バッファ、 52……コントラストメモリ、 56……NAND回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】連続階調画像より得られた入力画像データ
   に画像処理を行うか否かを判定する画像信号判定装置に
   おいて、 複数の走査ラインにわたる所定の画素信号を隣り合う２
   ライン分取り込み、これら２ライン分の画素信号を画素
   毎に比較する比較手段と、 前記画素毎に比較された比較データを保存する記憶手段
   と、 前記比較手段からの新しい比較データと、記憶手段から
   の保存された複数の比較データとを論理判断して画像処
   理を行うか否かを判定する判定手段とを有することを特
   徴とする画像信号判定装置。
2. 【請求項２】連続階調画像より得られた入力画像データ
   に画像処理を行うか否かを判定する画像信号判定装置に
   おいて、 前記複数の走査ラインにわたる所定の画素信号を隣り合
   う２ライン分取り込み、２ラインの画素信号からコント
   ラストデータを演算し、このコントラストデータを所定
   のしきい値と比較する比較演算手段と、 前記比較演算手段にて得られたコントラストデータの比
   較結果である比較データを画素毎に保存し、保存された
   比較データを新しい比較データが入力されるたびに更新
   する記憶手段と、 新しい比較データが入力されるたびに前記記憶手段の保
   存される比較データを読み出して、その比較データと新
   しい比較データとが全て一致するか否かにより画像処理
   を行うか否かを判定する判定手段とを有することを特徴
   とする画像信号判定装置。