JPH0479227A - 多層配線の形成方法 - Google Patents

多層配線の形成方法

Info

Publication number
JPH0479227A
JPH0479227A JP19329590A JP19329590A JPH0479227A JP H0479227 A JPH0479227 A JP H0479227A JP 19329590 A JP19329590 A JP 19329590A JP 19329590 A JP19329590 A JP 19329590A JP H0479227 A JPH0479227 A JP H0479227A
Authority
JP
Japan
Prior art keywords
insulating film
resist
wiring material
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19329590A
Other languages
English (en)
Inventor
Koji Eguchi
江口 剛治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19329590A priority Critical patent/JPH0479227A/ja
Publication of JPH0479227A publication Critical patent/JPH0479227A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路における多層配線の形成方
法に関するものである。
〔従来の技術〕
第8図及び第4図は従来の多層配線の形成方法を示すも
ので、図において、1は基板、2は配線材料、6は絶縁
膜、nはポリマー(背骨状)、πはポリマー(かき根状
)、nはポリマー(王冠状)である。
〔発明が解決しようとする課題〕
配線形成工程においては、従来はレジストを配線材料上
に直接塗布してパターニングし、エツチング後レジスト
除云を行っていた。この方法では、エッチング時にエツ
チングガスのプラズマ中に配線材料とレジストが同時に
さらされていた。最近、エッチングガスのプラズマ、配
線材料、及びレジストカ同時にエッチング装置の同一チ
ャンバー内にさらされると、第8図に示すように、配線
帯中央に背骨状のポリマー残nや側壁にかき根状のポリ
マー残nが形成され、後工程における絶縁膜等のカバレ
ッジを悪化させたり、信頼性上問題になっていた。また
、ヴィアホール形成工程においても、絶縁膜のエツチン
グそのものは問題G;生じないが、第4図に示すように
、配線材料2に達するまで絶縁膜6がエツチングされた
後、基板の面内x7−f−ンク均一性ヲ保つためオーバ
ーエツチングを行っている。このオーバーエッチ時に配
線材料とレジスト及びエッチングガスのプラズマが同時
に装置チャンバー内にさらされるため、第8図の配線形
成工程で示した時と同様、ポリマーnが発生(この場合
はヴィアホール内側壁に王冠状に付着する)して、カバ
レンジや信頼性上の不良を弓き起こしていた。
本発明では、プラズマ中にレジストと配線材料が同時に
さらされないようなウニ八プロセスを提供し、ポリマー
の発生そのものを起こさないようにすることを目的とし
ている。
〔課題を解決するための手段〕
この発明に係る多層配線の形成方法(2、基板に形成さ
れた配線材料上に第1の絶縁膜を形成し、この膜上に必
要に応じて第2の絶縁膜を形成し、上記第1または第2
の絶縁膜上に写真製版により所望の箇所にレジストを残
し、このレジストをマスクとして上記第1または第2の
絶縁膜を異方性エツチングでエッチングするが、このと
き上記配m材料が露出しない程度に上記第1の絶縁膜の
全厚さまたは一部の厚さを残しておき、その後、上記レ
ジストを除去し、さらに、上記第1の絶縁膜に全面に異
方性エッチングを行ない、かつ上記写真製版工程におい
て上記レジストを残しり箇所と同一箇所のみに上記第1
の絶縁膜を残すようにしたものである。
〔作用〕
この発明における多層配線の形成方法によれば、レジス
トと配線材料が同時にエツチングガスのプラズマにさら
されることがないので、ポリマーの発生を防止できる。
〔実施例〕
以下この発明の実施例を図について説明する。
第1図及び第2図に本発明のプロセスフローを示す。図
において、1に基板、2は配線材料、3は第1の絶縁膜
、4は第2の絶縁膜、51及び犯はレジストである。
まず、配線形成工程においてポリマーを付着させない方
法について、第1図を用いて説明する。
同図aに示すように、まず、基板1上に配線材料2を全
面に形成する。次に同図すに示すように、・第1の絶縁
膜3を配線材料2の上に全面に形成する。ここで第1の
絶縁膜3は後工程で全面エッチバンクを行うので、少し
厚めに形成しておく。その後同図Cに示すように、写真
製版で所望の箇所にレジスト51を形成する。このレジ
ストパターンが最終的に配線の幅、長さを決定する。そ
して同図dに示すように、異方性エッチングで第1の絶
縁膜3をエツチングするのだが、この時、配線材料2が
露光しない程度(配線材料2の表面が少なくとも出ない
程度)のエツチングで終らせる。こののち、レジスト5
1を除去し同図θのようにする。
さらに、全面に第1の絶縁膜3を異方性エツチングしく
同図で参照)、本来、配線材料2が残るべき所の上部の
みに第1の絶縁膜3を残す。その後同図gに示すように
、第1の絶縁膜3をマスクにして、配線材料2をエツチ
ングする。こうすると、レジスト51と配線材料2は同
時にプラズマにさらされないので、かき根状のポリマー
も背骨状のポリマーも発生せずにすむ。
次にヴィアホール形成工程について第2図を用いて説明
する。第2図gは第1図gと同一とみなしてよい。まず
、第2図gに示すようにパターニングされた配線材料2
上に、第1の絶縁膜3を形成する(形成方法は第1図で
説明した方法と同一)。
その後、第2図すに示すように全面に第2の絶縁膜4を
形成する。そして、同図Cに示すように、写真製版でレ
ジス)52をパターニングした後、同図dに示すように
第1の絶縁膜3はエツチングされず、第2の絶縁膜4の
みが異方性エツチングされる条件で、第2の絶縁膜4の
みをエツチングする。この段階では、配線材料2は上部
は第1の絶縁膜3で保護され、側壁は第2の絶縁膜4で
同じく保護され、下部も基板1としか接しておらず、第
2の絶縁膜4のエッチング時に1エツチングガスによる
プラズマとレジストに同時にさらされることはない。そ
の後、レジス)52を除去し、同図eに示すような形と
なる。そして、さらに同図fに示すように、第2の絶縁
膜4をマスクとして第1の絶縁膜3のエッチングを行う
。この時のエッチングは第1の絶縁膜3しかエツチング
されない条件・もしくは第1の絶縁膜3に比べて第2の
絶縁膜4のエッチングされる量が半導体装置を製造する
上で影響を与えない程度の少なさでエッチングを行う。
これにより本発明の方法が完了する。
なお本発明中、配線材料は髪糸合金、第1の絶縁膜はS
ムN4、第2の絶縁膜(=81−とすることにより、よ
り実使用に近い内容になることは言うまでもない。
〔発明の効果〕
以上のように本発明しニよれば、レジスト、配線材料、
エツチングガスによるプラズマの3つ力(同時に半導体
製造装置中で表面をさらすことがなしλので、それら8
つの合成物であるホ“リマーの発生そのものが抑えられ
る。
【図面の簡単な説明】
第1図a−gは本発明の一実施例Gこよる配線形成工程
におけるポリマー残渣を発生させなし)プロセスフロー
を示す図、第2図a −f !1本発明の他実施例によ
るヴィアホール形成工程におけるホ゛IJマー残渣を発
生させないプロセスフローを示す図、第8図、第4図は
従来例による不良(ボ1ツマー残渣)の発生、付着を示
す図である。 図中、1は基板、2は配線材料、3は第1の絶縁、嘆、
4は第2の絶縁膜、51及び鵠はレジストである。 なお図中同一符号は同一また(は相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)配線を形成する工程において、基板上全面に配線
    材料を形成する工程、上記配線材料上に第1の絶縁膜を
    形成する工程、上記第1の絶縁膜上に写真製版により所
    望の箇所にレジストを残す工程、上記レジストをマスク
    として上記第1または第2の絶縁膜を異方性エッチング
    でエッチングし、かつ上記配線材料が露出しない程度に
    上記第1の絶縁膜を残す工程、上記レジストを除去する
    工程、上記第1の絶縁膜全面に異方性エッチングを行な
    い、かつ上記写真製版工程において上記レジストを残し
    た箇所と同一箇所のみに上記第1の絶縁膜を残す工程、
    上記第1の絶縁膜をマスクとして上記配線材料を異方性
    エッチングで加工する工程を含むことを特徴とする多層
    配線の形成方法。
  2. (2)ヴィアホールを形成する工程において、パターニ
    ングされた配線材料上のみにあらかじめ第1の絶縁膜を
    形成した後、第2の絶縁膜を全面に形成する工程、写真
    製版により所望の箇所のみにレジストを残す工程、上記
    レジストをマスクとして上記第2の絶縁膜を異方性エッ
    チングで除去し、上記第1の絶縁膜が完全に露出した状
    態でエッチングを止める工程、上記レジストを除去する
    工程、上記第2の絶縁膜はエッチングされず上記第1の
    絶縁膜のみを異方性エッチングで除去する工程を含むこ
    とを特徴とする多層配線の形成方法。
JP19329590A 1990-07-20 1990-07-20 多層配線の形成方法 Pending JPH0479227A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19329590A JPH0479227A (ja) 1990-07-20 1990-07-20 多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19329590A JPH0479227A (ja) 1990-07-20 1990-07-20 多層配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0479227A true JPH0479227A (ja) 1992-03-12

Family

ID=16305541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19329590A Pending JPH0479227A (ja) 1990-07-20 1990-07-20 多層配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0479227A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63284861A (ja) * 1987-05-15 1988-11-22 Nec Corp 半導体装置の製造方法
JPH01283848A (ja) * 1988-05-10 1989-11-15 Nec Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63284861A (ja) * 1987-05-15 1988-11-22 Nec Corp 半導体装置の製造方法
JPH01283848A (ja) * 1988-05-10 1989-11-15 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JPH0479227A (ja) 多層配線の形成方法
JPH0281426A (ja) 半導体装置の製造方法
KR100338098B1 (ko) 반도체 소자의 제조 방법
JPH03108330A (ja) 半導体装置の製造方法
KR950014945B1 (ko) 반도체소자의 미세패턴 형성방법
JPH02262338A (ja) 半導体装置の製造方法
KR20030000475A (ko) 패턴 형성 방법
JPS61172336A (ja) 半導体装置電極開口部の形成方法
KR100390941B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR0172293B1 (ko) 반도체 장치의 콘택홀 형성방법
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
JPH03127827A (ja) 半導体装置の製造法
KR960013140B1 (ko) 반도체 소자의 제조 방법
KR100268898B1 (ko) 반도체소자의콘택홀형성방법
JPH0497523A (ja) 半導体装置の製造方法
KR0156121B1 (ko) 마스크패턴 제거방법
KR0122508B1 (ko) 미세콘택홀 형성방법
KR0138963B1 (ko) 금속배선 형성방법
KR950009293B1 (ko) 식각선택비가 향상된 단층레지스트 패턴 형성방법
JPH03218631A (ja) 半導体装置の製造方法
KR970003504A (ko) 반도체 소자의 콘택홀 형성방법
JPH0391243A (ja) 半導体装置の製造方法
KR19980054458A (ko) 반도체 소자의 금속 배선 형성방법
JPH03175629A (ja) 半導体装置の製造方法
KR20010061546A (ko) 강유전체 메모리 소자의 콘택식각 방법