JPH047711B2 - - Google Patents
Info
- Publication number
- JPH047711B2 JPH047711B2 JP59102428A JP10242884A JPH047711B2 JP H047711 B2 JPH047711 B2 JP H047711B2 JP 59102428 A JP59102428 A JP 59102428A JP 10242884 A JP10242884 A JP 10242884A JP H047711 B2 JPH047711 B2 JP H047711B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- print head
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005856 abnormality Effects 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/22—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material
- B41J2/23—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material using print wires
- B41J2/30—Control circuits for actuators
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Dot-Matrix Printers And Others (AREA)
Description
【発明の詳細な説明】
(1) 産業上の利用分野
本発明はプリンタの複数の印字ヘツドピンドラ
イバの短絡異常を検知する検知回路に関するもの
である。
イバの短絡異常を検知する検知回路に関するもの
である。
(2) 従来技術と問題点
従来、シリアルドツトプリンタの印字ヘツドピ
ンドライバ（駆動回路）は第２図の従来回路に示
すように、エミツタ接地の駆動トランジスタ１1
〜１Nのベースに駆動入力１〜Ｎを与え、それぞ
れのコレクタから駆動コイルL1〜LNを介し第１
の電源Vcc1に接続される。このトランジスタ１1
〜１Nのコレクタよりダイオードを介して共通に
し、第２の電源Vcc2から抵抗r1でバイアスした
点に接続し、この電源Vaを比較器２の負端子
に入力するとともに、第２の電源Vcc2に接続し
た抵抗r2，r3の分圧点から参照電圧Vbを取出
し比較器２の正端子に入力する。この比較器２の
出力を第２の電源Vcc2から抵抗r4でバイアスし
た点に接続し、その信号を（入力１〜入力Ｎ）
の反転信号とともにAND回路３を通してフリツ
プフロツプ（FF）４をセツトして出力させる。
ンドライバ（駆動回路）は第２図の従来回路に示
すように、エミツタ接地の駆動トランジスタ１1
〜１Nのベースに駆動入力１〜Ｎを与え、それぞ
れのコレクタから駆動コイルL1〜LNを介し第１
の電源Vcc1に接続される。このトランジスタ１1
〜１Nのコレクタよりダイオードを介して共通に
し、第２の電源Vcc2から抵抗r1でバイアスした
点に接続し、この電源Vaを比較器２の負端子
に入力するとともに、第２の電源Vcc2に接続し
た抵抗r2，r3の分圧点から参照電圧Vbを取出
し比較器２の正端子に入力する。この比較器２の
出力を第２の電源Vcc2から抵抗r4でバイアスし
た点に接続し、その信号を（入力１〜入力Ｎ）
の反転信号とともにAND回路３を通してフリツ
プフロツプ（FF）４をセツトして出力させる。
すなわち、印字ヘツドピンドライバ１1〜１Nの
何れかがオンとなると、比較器２の出力は高レベ
ルとなるが、短絡異常の場合には入力１〜入力Ｎ
を与えなくても高レベルとなりAND回路３が出
力されてFF４をセツトする。これにより異常が
検知される。
何れかがオンとなると、比較器２の出力は高レベ
ルとなるが、短絡異常の場合には入力１〜入力Ｎ
を与えなくても高レベルとなりAND回路３が出
力されてFF４をセツトする。これにより異常が
検知される。
しかし、この回路の欠点は、比較器２の常時オ
ンされ参照電圧Vbが確立しているのに対し、ト
ランジスタ１1〜１Nは間欠的であるから、第３図
のVcc1とVcc2のタイイングで示すように、
Vcc1の立上りはVcc2の確立後に行なわれ、従つ
て点の電圧レベルVaが点の参照電圧Vb以下
になる期間Ｐが存在するため点電圧が高レベル
となり、異常でないにもかかわらず異常とみなさ
れてしまう。この対策として、Vcc1投入より一
定時間だけ異常検知を無効とする方法がとられ
た。この時間は電源の変動、パラツキを考慮して
多きめに設定する必要があるが本当の異常時を包
含してしまい、印字ヘツドを焼損する危険性があ
つた。
ンされ参照電圧Vbが確立しているのに対し、ト
ランジスタ１1〜１Nは間欠的であるから、第３図
のVcc1とVcc2のタイイングで示すように、
Vcc1の立上りはVcc2の確立後に行なわれ、従つ
て点の電圧レベルVaが点の参照電圧Vb以下
になる期間Ｐが存在するため点電圧が高レベル
となり、異常でないにもかかわらず異常とみなさ
れてしまう。この対策として、Vcc1投入より一
定時間だけ異常検知を無効とする方法がとられ
た。この時間は電源の変動、パラツキを考慮して
多きめに設定する必要があるが本当の異常時を包
含してしまい、印字ヘツドを焼損する危険性があ
つた。
(3) 発明の目的
本発明の目的はプリンタの複数の印字ヘツドピ
ンドライバの短絡異常を正確に判別検知できる印
字ヘツドドライバ異常検知回路を提供することで
ある。
ンドライバの短絡異常を正確に判別検知できる印
字ヘツドドライバ異常検知回路を提供することで
ある。
(4) 発明の構成
前記目的を達成するため、本発明の印字ヘツド
ドライバ異常検知回路は印字ヘツドピンドライバ
の駆動電圧を供給する第１の電源により給電さ
れ、複数の印字ヘツドピンドライバの何れかのオ
ンを検知する検知回路と、 該第１の電源により給電され、該検知回路の出
力を前記印字ヘツドピンドライバの何れかの短絡
異常に対応する該第１の電源による第１の参照値
と比較する第１の比較回路と、 第２の電源に接続され、前記第１の比較回路の
出力を所定の時定数回路を通して該第２の電源に
よる第２の参照値と比較する第２の比較回路とを
具え、 該第２の比較回路出力により正常印字を除き短
絡異常を判別検知することを特徴とするものであ
る。
ドライバ異常検知回路は印字ヘツドピンドライバ
の駆動電圧を供給する第１の電源により給電さ
れ、複数の印字ヘツドピンドライバの何れかのオ
ンを検知する検知回路と、 該第１の電源により給電され、該検知回路の出
力を前記印字ヘツドピンドライバの何れかの短絡
異常に対応する該第１の電源による第１の参照値
と比較する第１の比較回路と、 第２の電源に接続され、前記第１の比較回路の
出力を所定の時定数回路を通して該第２の電源に
よる第２の参照値と比較する第２の比較回路とを
具え、 該第２の比較回路出力により正常印字を除き短
絡異常を判別検知することを特徴とするものであ
る。
(5) 発明の実施例
本発明の原理は、第２図の従来例では比較器２
の入力ととがＰ期間に反転しているのは、
は第１の電源Vcc1に依存しているのに対し、
は第２の電源Vcc2のみにより確立していること
に起因している。そこで比較器２の入力VA，VB
とも第１の電源の立上りに追従させるようにし、
さらにこの比較器出力に時定数を設け、印字の場
合と短絡異常の場合とでは時定数の立上り電圧が
異なるから、所定の参照値を設けた第２の比較器
で異常を検出するようにしたものである。
の入力ととがＰ期間に反転しているのは、
は第１の電源Vcc1に依存しているのに対し、
は第２の電源Vcc2のみにより確立していること
に起因している。そこで比較器２の入力VA，VB
とも第１の電源の立上りに追従させるようにし、
さらにこの比較器出力に時定数を設け、印字の場
合と短絡異常の場合とでは時定数の立上り電圧が
異なるから、所定の参照値を設けた第２の比較器
で異常を検出するようにしたものである。
第１図は本発明の実施例の構成説明図である。
同図において駆動用トランジスタ１1〜１Nのコレ
クタからダイオードを介して共通にし、第１の電
源Vcc1により給電されたコレクタ側接地のトラ
ンジスタ１１のベースに接続する。コレクタ回路
の抵抗R3，R4の分圧点の電圧VAと、Vcc1から
別に分岐させた抵抗R1，R2の分圧点の電圧VB
を取出し、比較器１２の正、負端子にそれぞれ入
力させる。この比較器１２の出力を抵抗R5を介
して第２の電源Vcc2に接続された時定数回路R6，
C1間の点に接続され、さらに抵抗R7を介して
別の比較器１３の正端子に入力する。負端子には
同じ電源Vcc2に接続した抵抗R8，R9の分圧点
点の参照電圧VEを入力する。そして該比較器１
３の出力によりフリツプフロツプ（FF）４をセ
ツトさせる。
同図において駆動用トランジスタ１1〜１Nのコレ
クタからダイオードを介して共通にし、第１の電
源Vcc1により給電されたコレクタ側接地のトラ
ンジスタ１１のベースに接続する。コレクタ回路
の抵抗R3，R4の分圧点の電圧VAと、Vcc1から
別に分岐させた抵抗R1，R2の分圧点の電圧VB
を取出し、比較器１２の正、負端子にそれぞれ入
力させる。この比較器１２の出力を抵抗R5を介
して第２の電源Vcc2に接続された時定数回路R6，
C1間の点に接続され、さらに抵抗R7を介して
別の比較器１３の正端子に入力する。負端子には
同じ電源Vcc2に接続した抵抗R8，R9の分圧点
点の参照電圧VEを入力する。そして該比較器１
３の出力によりフリツプフロツプ（FF）４をセ
ツトさせる。
この構成では、トランジスタ１1〜１Nの何れか
が破損短絡してトランジスタ１１がオンとなると
点、点電圧VA，VBとも第１の電源Vcc1に依
存して立上り、第４図Vcc1の波形の関係とな
る。逆にこのように短絡時VB＞VAとなるように
抵抗R1，R2，R3，R4設定しておく。これにより
比較器１２の出力は高レベルとなる。このとき同
図Vcc2は点、点電圧には関与しない。
が破損短絡してトランジスタ１１がオンとなると
点、点電圧VA，VBとも第１の電源Vcc1に依
存して立上り、第４図Vcc1の波形の関係とな
る。逆にこのように短絡時VB＞VAとなるように
抵抗R1，R2，R3，R4設定しておく。これにより
比較器１２の出力は高レベルとなる。このとき同
図Vcc2は点、点電圧には関与しない。
この比較回路１２の出力を抵抗R5を介して時
定数回路R6，C1の接続点のレベルをその時定
数に応じて上昇させる。この場合、同図に示す
ようにVB，VA，VDの関係は立上りから同じ関係
で配列され途中で相互に反転することはない。
定数回路R6，C1の接続点のレベルをその時定
数に応じて上昇させる。この場合、同図に示す
ようにVB，VA，VDの関係は立上りから同じ関係
で配列され途中で相互に反転することはない。
この点の電圧VDを抵抗R7を介して比較器１
３の負端子に、参照電圧VEを正端子に入力して
比較することにより、第５図に示すように、VD
＞VEの場合に異常が検出される。
３の負端子に、参照電圧VEを正端子に入力して
比較することにより、第５図に示すように、VD
＞VEの場合に異常が検出される。
これに対し、通常の印字の場合はVFに示され
るように立上り電圧がVEに達しないうちに下降
しVEを超えないように設定される。このように
して印字と短絡異常を識別するとができる。
るように立上り電圧がVEに達しないうちに下降
しVEを超えないように設定される。このように
して印字と短絡異常を識別するとができる。
(6) 発明の効果
以上説明したように、本発明によれば、複数の
印字ヘツドピンドライバの短絡異常を検知する場
合、第１の電源の立上り後一定時間異常検出を無
効とするようなこともなく正確に印字と短絡異常
を判別検知することがでかるものである。
印字ヘツドピンドライバの短絡異常を検知する場
合、第１の電源の立上り後一定時間異常検出を無
効とするようなこともなく正確に印字と短絡異常
を判別検知することがでかるものである。
第１図は本発明の実施例の構成説明図、第２図
は従来例の構成説明図、第３図は従来例の問題点
の説明図、第４図、第５図は本発明の実施例の原
理および動作説明図であり、図中、１1〜１Nは駆
動トランジスタ、４はフリツプフロツプ、１１は
トランジスタ、１２，１３は比較器を示す。
は従来例の構成説明図、第３図は従来例の問題点
の説明図、第４図、第５図は本発明の実施例の原
理および動作説明図であり、図中、１1〜１Nは駆
動トランジスタ、４はフリツプフロツプ、１１は
トランジスタ、１２，１３は比較器を示す。
Claims (1)
- 【特許請求の範囲】 １ 印字ヘツドピンドライバの駆動電圧を供給す
る第１の電源により給電され、複数の印字ヘツド
ピンドライバの何れかのオンを検知する検知回路
と、 該第１の電源により給電され、該検知回路の出
力を前記印字ヘツドピンドライバの何れかの短絡
異常に対応する該第１の電源による第１の参照値
と比較する第１の比較回路と、 第２の電源に接続され、前記第１の比較回路の
出力を所定の時定数回路を通して該第２の電源に
よる第２の参照値と比較する第２の比較回路とを
具え、 該第２の比較回路出力により正常印字を除き短
絡異常を判別検知することを特徴とする印字ヘツ
ドドライバ異常検知回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242884A JPS612570A (ja) | 1984-05-21 | 1984-05-21 | 印字ヘツドドライバ異常検知回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242884A JPS612570A (ja) | 1984-05-21 | 1984-05-21 | 印字ヘツドドライバ異常検知回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS612570A JPS612570A (ja) | 1986-01-08 |
| JPH047711B2 true JPH047711B2 (ja) | 1992-02-12 |
Family
ID=14327186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10242884A Granted JPS612570A (ja) | 1984-05-21 | 1984-05-21 | 印字ヘツドドライバ異常検知回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS612570A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4875409A (en) * | 1987-07-01 | 1989-10-24 | Printronix, Inc. | Magnetic print hammer actuator protection circuit |
| JP2934334B2 (ja) * | 1991-03-26 | 1999-08-16 | シチズン時計株式会社 | プリンタ印字ヘッド焼損防止装置 |
| US20100137894A1 (en) * | 2006-02-27 | 2010-06-03 | Feather Safety Razor Co., Ltd | Edged tool |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104956A (ja) * | 1982-12-09 | 1984-06-18 | Tokyo Electric Co Ltd | ドツトプリンタのワイヤ駆動回路におけるフエイル検出装置 |
-
1984
- 1984-05-21 JP JP10242884A patent/JPS612570A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104956A (ja) * | 1982-12-09 | 1984-06-18 | Tokyo Electric Co Ltd | ドツトプリンタのワイヤ駆動回路におけるフエイル検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS612570A (ja) | 1986-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0217043A1 (en) | Thermal print head heating circuit fault detection device | |
| KR920003447B1 (ko) | 슈미트트리거회로 | |
| EP0217044B1 (en) | Thermal print head heating circuit fault detection device | |
| JPH047711B2 (ja) | ||
| US5729208A (en) | Apparatus for detecting open circuit in hard disk drive | |
| JPH03146360A (ja) | サーマルヘッド断線検知回路 | |
| US6489779B1 (en) | System and method for terminal short detection | |
| KR880002183Y1 (ko) | 직류 모우터 구동 이상시의 자동 전원차단 회로 | |
| JP2684062B2 (ja) | センサの異常検出回路 | |
| JPH0314925Y2 (ja) | ||
| JP2813202B2 (ja) | 入力装置 | |
| JPH0142054Y2 (ja) | ||
| JP2814303B2 (ja) | 磁気ヘッド異常検出回路 | |
| JPS6245904Y2 (ja) | ||
| JPS6125055Y2 (ja) | ||
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JP2687462B2 (ja) | 電源電圧検出回路 | |
| JPS643079Y2 (ja) | ||
| JP2860321B2 (ja) | ヒューズタイプ半導体メモリの書込み回路 | |
| KR960010414B1 (ko) | 프린터에 있어서 바이-레벨 전압방식의 헤드 구동회로 | |
| JP2549536B2 (ja) | 度数登算パルス検出回路の故障検出方式 | |
| JPH0720614Y2 (ja) | 電流検出回路 | |
| JPS61255478A (ja) | 信号識別回路 | |
| JPS59178616A (ja) | 磁気ヘツドの断線検出方式 | |
| JPS5811577Y2 (ja) | マグネツト駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |