JPH0474453A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は論理機能を有する複数のスタンダードセルを
配置配線することにより形成される半導体集積回路装置
に関するものである。

〔従来の技術〕

第４図は、論理機能を有する複数のスタンダードルを配
置配線するセルベース方式で設計された従来の半導体集
積回路装置を示す平面図である。

同図に示すように、列中値に配列されたスタンダーセル
列１ａ〜］Ｃか設けられており、このスタンダードセル
列１８〜ＩＣは複数のスタンダードル２から構成されて
いる。また、同一のクロック人力信号ＣＬＫがクロック
入力端子Ｐ１を介して、フリップフロップ等の同し論理
回路を有するスタンダードセル２（図中、斜線で示す）
のクロック人力Ｃとして取り込まれている。

第５図は従来のセルベース方式によるレイアウト設計過
程を示したフローチャートである。以下、同図を参照し
つつその設計過程を説明する。なお、この設計の各ステ
ップにおいて、自動配置配線ＣＡＤシステム等のＣＡＤ
システムか存在している二とが前提となっている。

ます、ステップＳ１で既存の論理図人力システム等を利
用して、第６図で示したような論理回路図を作成する。

なお、第６図において、３はフリップフロップである。

そして、ステップＳ２て、上記論理回路図に基づき各ス
タンダードセルのレイアウトの接続情報であるネットリ
ストを自動的に生成する。

次に、ステップＳ３で、ネットリストに基づきスタンダ
ードセルの自動配置を行い、続いてステップＳ４で、各
スタンダードセル間の自動配線を実行することにより、
第４図に示したようなレイアウト結果の半導体集積回路
装置を得る。このようにして、第６図の論理回路を実現
するセルベース方式の半導体集積回路装置か設計される
。

〔発明か解決しようとする課題〕

このように従来のセルベース方式で設計された半導体集
積回路装置では、自動配置配線によるレイアウトが、第
４図に示すようになり、クロック人力信号ＣＬＫ等の同
一の信号が、異なるスタンダードセル列］ａ〜１ｃ内の
同−論理機能を有するスタンダードセル２（第４図の例
ではフリップフロップ３を有するスタンダードセル）に
共通に与えられている。

一方、クロック入力端子Ｐ１に比較的近い位置にあるス
タンダードセル列］ａとクロック入力端子Ｐ１から比較
的遠い位置にあるスタンダードセル列］Ｃとの間ではク
ロック入力端子Ｐ］〜各スタンダードセル列］ａ〜］Ｃ
に至る配線容量に差が生じる。このため、クロック入力
端子Ｐ１に比較的近い位置にあるスタンダードセル列１
ａのスタンダードセル２へのクロック人力信号ＣＬＫの
信号伝播速度と、クロック入力端子Ｐ１から比較的遠い
位置にあるスタンダードセル列１ｃのスタンダードセル
２へのクロック入力信号ＣＬＫの信号伝播速度との間で
微小な時間差、つまりクロックスキューが生しる。二の
クロックスキューはクロック入力信号ＣＬ　Ｋに接続さ
れるスタンダードセルの数、すなわちクロック入力信号
ＣＬＫに接続される負荷の増大に伴い顕著になる。

しかも、近年、半導体集積回路装置は大規模化、高速化
が進み、回路全体にスキューか生しる二となく、信号を
供給することが重要となり、微小なりロックスキューで
あっても無視することはできない。

上記クロックスキューの問題を解決するため、同一のク
ロック入力信号ＣＬＫを取り込むスタンダードセルを、
可能な限り同一のスタンダードセル列中に配置する等の
スタンダードセルの配置を工夫することが考えられる。

しかしながら、自動配置は全体の面積の最小化と配線長
の最短化を重視して行われているため、上記した点まで
考慮してスタンダードセルの自動配置を行うのは困難で
ある。また、自動配置でなく人為的にスタンダードセル
の配置を行うのも、配置するスタンダードセルが多い場
合、現実的には不可能に近い。

このように、従来のセルベース方式で設計された半導体
集積回路装置では、クロックスキュー等の異なるスタン
ダードセル列におけるスタンダードセル間において、信
号伝播遅延か生してしまうという問題点かあった。

この発明は上記のような問題点を解決するためになされ
たもので、異なるスタンダードセル列のスタンダードセ
ル間における信号伝播遅延を最小限に抑えることかでき
るセルベース方式の半導体集積回路装置を得ることを目
的とする。

〔課題を解決するための手段〕

この発明にかかる半導体集積回路装置は、論理機能を有
する複数のスタンダードセルを配置し配線することによ
り形成される装置であって、各スタンダードセル列に、
バッファを内蔵したスタンダードセルを少なくとも１つ
設けている。

〔作用〕

この発明においては、各スタンダードセル列に、バッフ
ァを内蔵したスタンダードセルを少なくとも１つ設けて
いるため、同一の入力信号を異なるスタンダートセル列
の所定のスタンダードセルに共通に供給する場合、各ス
タンダードセル列に設けられたバッファを介して同一ス
タンダートセル列の前記所定のスタンダードセルに該人
力信号を供給することにより、複数のバッファを介する
分、二の人力信号にかかる負荷を低減させることかでき
る。

〔実施例〕

第１図はこの発明の一実施例であるセルベ−ス方式て設
計された半導体集積回路装置の構成を示す平面図である
。同図に示すように、列単位に配列されたスタンダード
セル列］ａ〜１ｃが設ケラれており、このスタンダード
セル列１ａ〜ＩＣは複数のスタンダードセル２により構
成されている。

そして、各スタンダードセル列１ａ〜ＩＣに設けられた
左端のスタンダードセル２中にバッファ４ａ〜４ｃを設
けている（以下、このスタンダードセル２を「バッファ
セル２ａ〜２ｃＪという。）。

これらのバッファ４ａ〜４Ｃは、後に詳述するか、その
駆動能力がそれぞれ異っており、その共通入力としてク
ロック入力端子Ｐ１から供給される同一のクロック入力
信号ＣＬＫか付与される。そして、各バッファ４ａ〜４
ｃの出力が、それぞれ各スタンダードセル列１ａ〜］Ｃ
にそれぞれ設けられたフリップフロップ等の同し論理回
路を有するスタンダードセル２（図中、斜線で示す）の
クロック人力Ｃとして取り込まれている。

第２図は第１図で示した半導体集積回路装置のセルベー
ス方式によるレイアウト設計過程を示したフローチャー
トである。以下、同図を参照しつつその設計過程を説明
する。なお、この設計の各ステップにおいて、自動配置
配線ＣＡＤシステム等のＣＡＤシステムが存在している
ことか前提となっている。

まず、ステップＳｌｌて既存の論理図人力システム等を
利用して、第６図で示したような論理回路図を作成する
。そして、ステップＳ１２で各スタンダードセルのレイ
アウトの接続情報であるネットリストを生成する。

次に、ステップ５１３で、ネットリストに基つきスタン
ダードセルの自動配置を行う。以上の設計過程は第５図
で示した従来例のステップ８１〜Ｓ３の設計過程と全く
同一である。このとき、各スタンダードセル列１ａ〜１
Ｃそれぞれに何個のフリップフロップが配置されたが判
明する。

そして、ステップ５１４て、各スタンダードセル列１８
〜ＩＣそれぞれに配置されたフリ、ツブフロップの数か
ら、スタンダードセル列］ａ〜１Ｃ毎にクロック信号Ｃ
ＬＫを取り込むスタンダードセル（フリップフロップ）
の入力容量の合計を計算した後、その入力容量の合計と
各スタンダードセル列］ａ〜１Ｃそれぞれに至る配線容
量との和を求めることにより、各スタンダードセル列こ
との負荷容量を算出する。

そして、ステップＳ１５て、ステップ３１．４で求めた
各スタンダードセル列ごとの負荷容量に基づき、各スタ
ンダードセル列１ａ〜１ｃそれぞれのフリップフロップ
３へのクロック信号ＣＬＫの信号伝播時間か均一になる
ように、各バッファ４ａ〜４ｃの駆動能力をそれぞれ決
定する。

そして、ステップＳ１６において、ステップＳ１５で求
めた駆動能力を有するバッファ４８〜４Ｃを含んだバッ
ファセル２ａ〜２Ｃをそれぞれ各スタンダードセル列１
ａ〜１Ｃに挿入する。

次に、ステップ５１７において、挿入したバッファセル
２ａ〜２Ｃを利用すべく、第６図から第３図で示した論
理回路に変更し、この変更した論理回路に基づくネット
リストの再生成を行う。なお、第３図において、３はフ
リップフロップである。また、Ｃは各フリップフロップ
３のクロック入力である。

その後、ステップ３１８で各スタンダードセル間の自動
配線を実行することにより、第１図に示したようなレイ
アウト結果の半導体集積回路装置を得る。

このように、各スタンダードセル列１８〜ＩＣそれぞれ
にバッファセル２ａ〜２Ｃを設け、クロック信号ＣＬＫ
かバッファ４ａ〜４Ｃを介し、このバッファ４ａ〜４Ｃ
の出力がそれぞれ各スタンダードセル列１ａ〜］Ｃのフ
リップフロップに与えられる構成にしたため、クロック
信号ＣＬＫに接続される負荷か各バッファ４ａ〜４Ｃに
分散される。

そして、各スタンダードセル列１ａ〜コｃことの負荷容
量に基つき、各スタンダードセル列］ａ〜１ｃそれぞれ
のフリップフコツブ３へのクロック信号ＣＬＫの信号伝
播時間か均一になるように、各バッファセル４８〜４Ｃ
の駆動能力を決定するｔ二め、クロックスキューをなく
すことかできる。

また、各スタンダードセル列］ａ〜ＩＣそれぞれにバッ
ファセル２ａ〜２Ｃを設けているため、同一スタンダー
トセル列のフリップフロップは同一スタンダードセル列
のバッファと配線することができるため、バッファを挿
入することによる配線の手間を最小限に抑えることがで
きる。

なお、この実施例では、各スタンダードセル列１８〜１
ｃの左端にバッファセル２ａ〜２ｃを挿入したが、挿入
位置はこれに限定されない。

また、各スタンダードセル列１ａ〜１ｃの負荷容量とし
て、各スタンダードセル列１８〜］Ｃにおける人力容量
の合計とクロック入力信号ＣＬＫが各スタンダードセル
列１ａ〜１ｃそれぞれに至る配線容量との和を求めたか
、バッファから各フリップフロップまでの配線容量、抵
抗等を考慮し、さらに正確度を向上させることもてきる
。

また、この実施例では異なるスタンダードセル列に供給
する同一の信号として、クロック信号ＣＬＫを示したか
これに限定されない。また、同一の信号が供給されるス
タンダードセル中の所定の論理回路としてフリップフリ
ップを示したがこれに限定されない。

〔発明の効果〕

以上説明したように、この発明によれば、各スタンダー
ドセル列に、バッファを内蔵したスタンダードセルを少
なくとも１つ設けているため、同一の入力信号を異なる
スタンダードセル列における所定のスタンダードセルに
共通に供給する場合、各スタンダードセル列に設けられ
たバッフ７を介して同一スタンダートセル列の前記所定
のスタンダードセルに該入力信号を供給することにより
、複数のバッファを介する分、この入力信号にかかる負
荷を低減させることかできる。

そして、このバッファの駆動能力を各スタンダーセル列
の負荷容量に基づき変えることにより、異なるスタンダ
ードセル列における前記所定のスタンダードセル間にお
ける信号伝播遅延を最小限に抑えることかできる効果が
ある。また、バッファと前記所定のスタンダードセルと
の配線は同一スタンダートセル列において行うことがで
きるため、バッファを挿入することによる配線の手間は
ほとんどかからない。

【図面の簡単な説明】

第１図はこの発明の一実施例であるセルベース方式の半
導体集積回路装置を示す平面図、第２図は第１図で示し
た半導体集積回路装置のセルヘス方式によるレイアウト
設計過程を示したフロチャート、第３図は第１図で示し
た半導体集積回路装置の論理回路図、第４図は従来のセ
ルベース方式の半導体集積回路装置を示す平面図、第５
図は第４図で示した半導体集積回路装置のセルベース方
式によるレイアウト設計過程を示したフロチャート、第
６図は第４図で示した半導体集積回路装置の論理回路図
である。 図において、１８〜１Ｃはスタンダードセル列、２はス
タンダードセル、２ａ〜２Ｃはバッファセル、３はフリ
ップフロップ、４ａ〜４Ｃはバッファである。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）論理機能を有する複数のスタンダードセルを配置
   し配線することにより形成される半導体集積回路装置に
   おいて、 各スタンダードセル列に、バッファを内蔵したスタンダ
   ードセルを少なくとも１つ設けたことを特徴とする半導
   体集積回路装置。