JP3000961B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP3000961B2 JP3000961B2 JP9149226A JP14922697A JP3000961B2 JP 3000961 B2 JP3000961 B2 JP 3000961B2 JP 9149226 A JP9149226 A JP 9149226A JP 14922697 A JP14922697 A JP 14922697A JP 3000961 B2 JP3000961 B2 JP 3000961B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- clock signal
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、クロック信号に同
期して動作する半導体集積回路に関する。
期して動作する半導体集積回路に関する。
【０００２】
【従来の技術】図１２は、従来の半導体集積回路の一例
の構成図である。
の構成図である。
【０００３】従来、この種の半導体集積回路は、信号の
演算処理や伝達を確実に行うため、集積回路全体を１つ
のクロック信号に同期させて動作させていた。一般的に
この種の半導体集積回路は、機能毎に回路ブロックに分
けられ、ブロック間をデータ信号や制御信号で接続して
構成されている。ここでは、簡単のため３つの回路ブロ
ック、すなわち回路ブロックＡ１０、回路ブロックＢ２
０、回路ブロックＣ３０からなる半導体集積回路を想定
しているが、さらに回路ブロック数が多くても同様であ
る。それぞれのブロックには同じクロック信号１が入力
されている。回路ブロックＡは外部からのデータ信号１
５０や他のブロックからのデータ信号２２０、３１０を
取り込み、クロック周期毎に処理を行い、他の回路ブロ
ックへデータ信号１１０を送る。回路ブロックＢや回路
ブロックＣにおいても、同様にクロック周期毎にデータ
を取り込み、処理を行い、他のブロックにデータを送
る。どの回路ブロックにおいても一つの信号を源とする
同じ周波数のクロック信号が入力され、回路ブロックを
構成する１要素であるレジスタ回路あるいはフリップフ
ロップ回路に、クロック毎に中間データを保持し、その
信号に対して処理を行い、次のクロック信号で処理結果
をレジスタ回路やフリップフロップ回路に書き込む。図
１２には制御信号が書かれていないが、制御ブロックを
１つの回路ブロックと考えれば、データ信号と同様な形
式で他の回路ブロックに対して制御信号が送られる。ま
た、各回路ブロックには、制御回路を含むことがある。
この場合は、制御信号がデータ信号と並列に送られる。
演算処理や伝達を確実に行うため、集積回路全体を１つ
のクロック信号に同期させて動作させていた。一般的に
この種の半導体集積回路は、機能毎に回路ブロックに分
けられ、ブロック間をデータ信号や制御信号で接続して
構成されている。ここでは、簡単のため３つの回路ブロ
ック、すなわち回路ブロックＡ１０、回路ブロックＢ２
０、回路ブロックＣ３０からなる半導体集積回路を想定
しているが、さらに回路ブロック数が多くても同様であ
る。それぞれのブロックには同じクロック信号１が入力
されている。回路ブロックＡは外部からのデータ信号１
５０や他のブロックからのデータ信号２２０、３１０を
取り込み、クロック周期毎に処理を行い、他の回路ブロ
ックへデータ信号１１０を送る。回路ブロックＢや回路
ブロックＣにおいても、同様にクロック周期毎にデータ
を取り込み、処理を行い、他のブロックにデータを送
る。どの回路ブロックにおいても一つの信号を源とする
同じ周波数のクロック信号が入力され、回路ブロックを
構成する１要素であるレジスタ回路あるいはフリップフ
ロップ回路に、クロック毎に中間データを保持し、その
信号に対して処理を行い、次のクロック信号で処理結果
をレジスタ回路やフリップフロップ回路に書き込む。図
１２には制御信号が書かれていないが、制御ブロックを
１つの回路ブロックと考えれば、データ信号と同様な形
式で他の回路ブロックに対して制御信号が送られる。ま
た、各回路ブロックには、制御回路を含むことがある。
この場合は、制御信号がデータ信号と並列に送られる。
【０００４】このような回路構成の場合、クロック信号
を回路全体にわたって、レジスタ回路やフリップフロッ
プ回路に同じ遅延時間を分配し、クロック信号が変化す
るタイミングを揃える、すなわち、クロックスキューを
小さくする必要がある。特開平８−３０６５５にはクロ
ックスキューを削減するための設計手法が記載されてい
る。
を回路全体にわたって、レジスタ回路やフリップフロッ
プ回路に同じ遅延時間を分配し、クロック信号が変化す
るタイミングを揃える、すなわち、クロックスキューを
小さくする必要がある。特開平８−３０６５５にはクロ
ックスキューを削減するための設計手法が記載されてい
る。
【０００５】また、１９９６年２月、アイ・イー・イー
・イー、インターナショナル・ソリッド・ステート・サ
ーキッツ・カンファレンス、ダイジェスト・オブ・スラ
イドサプルメント（IEEE, International Solid-Stat
e Circuits Conference,Digest of Slide-Suppleme
nt）セッションＦＡ８．６によれば、クロック信号にわ
ざとずれを生じさせ、ある回路部分だけ、クロックの周
期を擬似的に長くとり、他の回路部分よりも長い時間の
処理を割り当てている例が記載されている。クロック信
号は１つの信号から分配されていて、クロック信号をず
らした回路部分は、クロックバッファの段数を変更する
など、設計段階で目標通りにクロック信号の大本からの
遅延時間を他の回路部分とずらしている。
・イー、インターナショナル・ソリッド・ステート・サ
ーキッツ・カンファレンス、ダイジェスト・オブ・スラ
イドサプルメント（IEEE, International Solid-Stat
e Circuits Conference,Digest of Slide-Suppleme
nt）セッションＦＡ８．６によれば、クロック信号にわ
ざとずれを生じさせ、ある回路部分だけ、クロックの周
期を擬似的に長くとり、他の回路部分よりも長い時間の
処理を割り当てている例が記載されている。クロック信
号は１つの信号から分配されていて、クロック信号をず
らした回路部分は、クロックバッファの段数を変更する
など、設計段階で目標通りにクロック信号の大本からの
遅延時間を他の回路部分とずらしている。
【０００６】
【発明が解決しようとする課題】第１の問題点は、クロ
ック信号を半導体集積回路全体に同じ遅延時間で分配す
ることが難しいことである。
ック信号を半導体集積回路全体に同じ遅延時間で分配す
ることが難しいことである。
【０００７】その理由は、半導体集積回路の回路規模は
増大する傾向にあり、クロック信号を必要とするフリッ
プフロップの数も多くなり、それぞれに対して供給する
クロックのスキューが小さくなるように設計することが
難しくなっていることや、半導体集積回路を構成する素
子の寸法が小さくなり、製造時のばらつきの影響が大き
いため、設計時にクロック信号分配の遅延を揃えていて
も、実際の回路では素子毎に遅延時間が異なり、クロッ
クスキューが生じるためである。また、わざとクロック
信号にずれを生じさせる場合は、設計の段階で、ずれの
量を決定する必要があり、クロック信号の源からフリッ
プフロップまでの遅延時間を制御することには変わりな
い。
増大する傾向にあり、クロック信号を必要とするフリッ
プフロップの数も多くなり、それぞれに対して供給する
クロックのスキューが小さくなるように設計することが
難しくなっていることや、半導体集積回路を構成する素
子の寸法が小さくなり、製造時のばらつきの影響が大き
いため、設計時にクロック信号分配の遅延を揃えていて
も、実際の回路では素子毎に遅延時間が異なり、クロッ
クスキューが生じるためである。また、わざとクロック
信号にずれを生じさせる場合は、設計の段階で、ずれの
量を決定する必要があり、クロック信号の源からフリッ
プフロップまでの遅延時間を制御することには変わりな
い。
【０００８】第２の問題点は、クロックスキューが、集
積回路の性能を大幅に悪化させることである。
積回路の性能を大幅に悪化させることである。
【０００９】その理由は、集積回路の性能を向上させる
ためにはクロック周期を短くして、多くの処理を短い時
間に行わなくてはならないが、クロックスキューがある
と、信号の伝播時のエラーを避けるためにスキューの時
間の間処理が行えなくなるため、クロック周期を長くす
る必要があるからである。
ためにはクロック周期を短くして、多くの処理を短い時
間に行わなくてはならないが、クロックスキューがある
と、信号の伝播時のエラーを避けるためにスキューの時
間の間処理が行えなくなるため、クロック周期を長くす
る必要があるからである。
【００１０】第３の問題点は、消費電力が大きくなるこ
とである。
とである。
【００１１】その理由は、集積回路の性能を向上させる
ため、クロック周波数を高くすると、それに比例して消
費電力が大きくなるためである。また、回路全体でクロ
ック周波数を決めてしまうと、処理が少なくても同じ周
波数で動作させる必要がある。
ため、クロック周波数を高くすると、それに比例して消
費電力が大きくなるためである。また、回路全体でクロ
ック周波数を決めてしまうと、処理が少なくても同じ周
波数で動作させる必要がある。
【００１２】そこで、本発明の目的は、半導体集積回路
が大規模化し、チップ全体に分配するクロックのスキュ
ーが大きくなっても動作を保証する回路の構成を提供す
ることである。
が大規模化し、チップ全体に分配するクロックのスキュ
ーが大きくなっても動作を保証する回路の構成を提供す
ることである。
【００１３】本発明の他の目的は、集積回路全体に配ら
れているクロック信号が消費する電力や、そのクロック
信号によって動作している回路の消費電力を削減するこ
とにある。
れているクロック信号が消費する電力や、そのクロック
信号によって動作している回路の消費電力を削減するこ
とにある。
【００１４】
【課題を解決するための手段】本発明の半導体集積回路
は、クロック信号に同期して動作する半導体集積回路に
おいて、全体の回路を機能毎に複数の回路ブロックに分
割し、回路ブロックそれぞれに対して別々のクロック信
号を供給し、各回路ブロック内においてはスキューを最
小になるようにクロックバッファの大きさおよび各バッ
ファの負荷のバランスを考慮して配置され、回路ブロッ
クの任意の２つの間のデータ信号は、２つの回路ブロッ
クに供給される該クロック信号で制御されるキューを介
して伝達されることを特徴としている。
は、クロック信号に同期して動作する半導体集積回路に
おいて、全体の回路を機能毎に複数の回路ブロックに分
割し、回路ブロックそれぞれに対して別々のクロック信
号を供給し、各回路ブロック内においてはスキューを最
小になるようにクロックバッファの大きさおよび各バッ
ファの負荷のバランスを考慮して配置され、回路ブロッ
クの任意の２つの間のデータ信号は、２つの回路ブロッ
クに供給される該クロック信号で制御されるキューを介
して伝達されることを特徴としている。
【００１５】なお、回路ブロックそれぞれに対して供給
されるクロック信号が、１つのクロック信号を源とし独
立した経路によって供給されるか、複数のＰＬＬ回路に
よって生成されたものであるか、いずれでもよい。
されるクロック信号が、１つのクロック信号を源とし独
立した経路によって供給されるか、複数のＰＬＬ回路に
よって生成されたものであるか、いずれでもよい。
【００１６】また、回路ブロックそれぞれに供給される
クロック信号の周波数が互いに異なるものでもよく、か
つ、回路ブロックそれぞれに供給される互いに異なる周
波数をもったクロック信号が、複数のＰＬＬ回路によっ
て生成されたものであることもよい。そして、複数のＰ
ＬＬ回路の出力の周波数が、該ＰＬＬ回路が供給するク
ロック信号で動作する回路ブロックのデータ処理量に応
じて制御されることも好ましい。
クロック信号の周波数が互いに異なるものでもよく、か
つ、回路ブロックそれぞれに供給される互いに異なる周
波数をもったクロック信号が、複数のＰＬＬ回路によっ
て生成されたものであることもよい。そして、複数のＰ
ＬＬ回路の出力の周波数が、該ＰＬＬ回路が供給するク
ロック信号で動作する回路ブロックのデータ処理量に応
じて制御されることも好ましい。
【００１７】さらに、第１のクロック信号でデータを取
り込み、第２のクロック信号で、データを出力するデー
タバッファと、第２のクロック信号で動作し、データバ
ッファの出力を保持する複数のバッファであるいはＦＩ
ＦＯバッファで構成されるキューを含むものであること
も好ましい。
り込み、第２のクロック信号で、データを出力するデー
タバッファと、第２のクロック信号で動作し、データバ
ッファの出力を保持する複数のバッファであるいはＦＩ
ＦＯバッファで構成されるキューを含むものであること
も好ましい。
【００１８】そしてキューが、スーパースカラープロセ
ッサにおける命令キュー、リザベーションステーショ
ン、リオーダーバッファ、アドレスキューのいずれか、
あるいはすべてにより構成されていることが好ましく、
スーパースカラープロセッサに含まれるキューの前後で
クロック周波数が異なるものでもよく、スーパースカラ
ープロセッサにいて、演算器、キャッシュメモリ等の各
構成要素における処理量に応じて、クロック周波数を変
化させるものでもよい。
ッサにおける命令キュー、リザベーションステーショ
ン、リオーダーバッファ、アドレスキューのいずれか、
あるいはすべてにより構成されていることが好ましく、
スーパースカラープロセッサに含まれるキューの前後で
クロック周波数が異なるものでもよく、スーパースカラ
ープロセッサにいて、演算器、キャッシュメモリ等の各
構成要素における処理量に応じて、クロック周波数を変
化させるものでもよい。
【００１９】これらの構造により、各回路ブロックを接
続するキューは、それぞれのクロック信号を入力し、入
力側の回路ブロックのクロック信号に同期してデータを
取り込み、出力側の回路ブロックのクロック信号に同期
してデータを出力する。これによって、異なるクロック
で動作する回路ブロック間でのデータのやりとりが行え
る。したがって、回路ブロック間のクロック信号にスキ
ューや周波数差があっても動作ができる。また、回路ブ
ロックは全体の回路より小さいので、回路ブロック内に
おいてはスキューを少なくクロック信号を分配すること
ができる。また、回路ブロック間に周波数差があっても
よいので、処理量の少ない回路ブロックのクロック周波
数を低く設定することが可能であるので、消費電力を削
減できる。
続するキューは、それぞれのクロック信号を入力し、入
力側の回路ブロックのクロック信号に同期してデータを
取り込み、出力側の回路ブロックのクロック信号に同期
してデータを出力する。これによって、異なるクロック
で動作する回路ブロック間でのデータのやりとりが行え
る。したがって、回路ブロック間のクロック信号にスキ
ューや周波数差があっても動作ができる。また、回路ブ
ロックは全体の回路より小さいので、回路ブロック内に
おいてはスキューを少なくクロック信号を分配すること
ができる。また、回路ブロック間に周波数差があっても
よいので、処理量の少ない回路ブロックのクロック周波
数を低く設定することが可能であるので、消費電力を削
減できる。
【００２０】
【発明の実施の形態】次に本発明の実施の形態について
図面を用いて説明する。
図面を用いて説明する。
【００２１】図１は、本発明の半導体集積回路の一実施
形態例のブロック図、図２は、図１のキューの一実施形
態例の構成図、図３は、図２の各データエントリに選択
器が備えられ他場合の構成図、図４は、クロック信号
Ａ，Ｂの周波数に差異がないが、スキューが存在する場
合のキューの動作説明図、図５は、クロック信号Ａの周
波数がクロック信号Ｂの周波数よりも高い場合のキュー
の動作説明図、図６は、クロック信号Ａの周波数がクロ
ック信号Ｂの周波数よりも低い場合のキューの動作説明
図である。
形態例のブロック図、図２は、図１のキューの一実施形
態例の構成図、図３は、図２の各データエントリに選択
器が備えられ他場合の構成図、図４は、クロック信号
Ａ，Ｂの周波数に差異がないが、スキューが存在する場
合のキューの動作説明図、図５は、クロック信号Ａの周
波数がクロック信号Ｂの周波数よりも高い場合のキュー
の動作説明図、図６は、クロック信号Ａの周波数がクロ
ック信号Ｂの周波数よりも低い場合のキューの動作説明
図である。
【００２２】図１において全体の回路は３つの回路ブロ
ックに分割されている。回路ブロックＡ１０は外部から
の信号１５０、回路ブロックＢ２０からのデータ信号２
２０および回路ブロックＣ３０からのデータ信号３１０
を受け取り、処理した結果のデータ信号１１０を回路ブ
ロックＢに送る。ただし、回路ブロックＢからの信号は
第１のキュー５０を介してデータ信号５１０として受け
取る。
ックに分割されている。回路ブロックＡ１０は外部から
の信号１５０、回路ブロックＢ２０からのデータ信号２
２０および回路ブロックＣ３０からのデータ信号３１０
を受け取り、処理した結果のデータ信号１１０を回路ブ
ロックＢに送る。ただし、回路ブロックＢからの信号は
第１のキュー５０を介してデータ信号５１０として受け
取る。
【００２３】キューとの間のデータのやりとりを行うた
めに、第１のキューと回路ブロックＡの間にはリクエス
ト信号５１１、ビジー信号５１２がやりとりされる。ま
た、回路ブロックＢと第１のキューの間には、リクエス
ト信号２１１とビジー信号２１２がやりとりされる。同
様に、回路ブロックＣと回路ブロックＡの聞には、第２
のキュー７０が介してあって、回路ブロックＣからのデ
ータ信号はキューからのデータ信号７１０として回路ブ
ロックＡに与えられる。同様に、回路ブロックＡと第２
のキューの間には、リクエスト信号７１１、ビジー信号
７１２が、回路ブロックＣと第２のキューの間にはリク
エスト信号３１１、ビジー信号３１２がやりとりされ
る。
めに、第１のキューと回路ブロックＡの間にはリクエス
ト信号５１１、ビジー信号５１２がやりとりされる。ま
た、回路ブロックＢと第１のキューの間には、リクエス
ト信号２１１とビジー信号２１２がやりとりされる。同
様に、回路ブロックＣと回路ブロックＡの聞には、第２
のキュー７０が介してあって、回路ブロックＣからのデ
ータ信号はキューからのデータ信号７１０として回路ブ
ロックＡに与えられる。同様に、回路ブロックＡと第２
のキューの間には、リクエスト信号７１１、ビジー信号
７１２が、回路ブロックＣと第２のキューの間にはリク
エスト信号３１１、ビジー信号３１２がやりとりされ
る。
【００２４】さらに、回路ブロックＡから回路ブロック
Ｂへデータを送り込むために、第３のキュー４０が介し
てあり、回路ブロックＡのデータ出力１１０は、第３の
キューのデータ出力４１０として回路ブロックＢに与え
られる。回路ブロックＡと第３のキューの間にはリクエ
スト信号１１１、ビジー信号１１２が、回路ブロックＢ
と第３のキューの間にはリクエスト信号４１１、ビジー
信号４１２がやりとりされる。回路ブロックＢや、回路
ブロックＣにおいても同様に信号のやりとりが行われて
いて、間に第４のキュー６０が介してある。
Ｂへデータを送り込むために、第３のキュー４０が介し
てあり、回路ブロックＡのデータ出力１１０は、第３の
キューのデータ出力４１０として回路ブロックＢに与え
られる。回路ブロックＡと第３のキューの間にはリクエ
スト信号１１１、ビジー信号１１２が、回路ブロックＢ
と第３のキューの間にはリクエスト信号４１１、ビジー
信号４１２がやりとりされる。回路ブロックＢや、回路
ブロックＣにおいても同様に信号のやりとりが行われて
いて、間に第４のキュー６０が介してある。
【００２５】図１には制御信号が示されていないが、制
御回路は密接な回路が含まれるブロックと同じ回路ブロ
ックに入れられ、他の回路ブロックに送られるデータに
密接な制御信号は、そのデータ信号と並列にキューを介
して他の回路ブロックに送られる。
御回路は密接な回路が含まれるブロックと同じ回路ブロ
ックに入れられ、他の回路ブロックに送られるデータに
密接な制御信号は、そのデータ信号と並列にキューを介
して他の回路ブロックに送られる。
【００２６】回路ブロックＡはクロック信号Ａ１に同期
して動作している。また、回路ブロックＢはクロック信
号Ｂ２に同期し、回路ブロックＣはクロック信号Ｃ３に
同期して動作している。各回路ブロック内に限れば、全
体の回路に比べて回路規模が小さいため、クロックスキ
ューを小さくすることができる。各クロック間には、ス
キューがある同じ周波数の信号を与えてもよいし、全く
異なる周波数のクロックを与えてもよい。回路ブロック
Ａと回路ブロックＢの間にある第１のキュー５０と第２
のキュー７０には、いずれもクロックＡとクロックＢの
２つのクロック信号が入力され、第１のキュー５０では
クロック信号Ａでデータを取り込み、クロック信号Ｂで
データを出力する。第２のキュー７０ではクロック信号
Ｂでデータを取り込み、クロック信号Ａでデータを出力
する。このようなキューを介すことによって、クロック
の異なる回路ブロック間でのデータのやりとりを行う。
して動作している。また、回路ブロックＢはクロック信
号Ｂ２に同期し、回路ブロックＣはクロック信号Ｃ３に
同期して動作している。各回路ブロック内に限れば、全
体の回路に比べて回路規模が小さいため、クロックスキ
ューを小さくすることができる。各クロック間には、ス
キューがある同じ周波数の信号を与えてもよいし、全く
異なる周波数のクロックを与えてもよい。回路ブロック
Ａと回路ブロックＢの間にある第１のキュー５０と第２
のキュー７０には、いずれもクロックＡとクロックＢの
２つのクロック信号が入力され、第１のキュー５０では
クロック信号Ａでデータを取り込み、クロック信号Ｂで
データを出力する。第２のキュー７０ではクロック信号
Ｂでデータを取り込み、クロック信号Ａでデータを出力
する。このようなキューを介すことによって、クロック
の異なる回路ブロック間でのデータのやりとりを行う。
【００２７】クロックＡ１は、回路ブロックブロックＡ
１０、第１のキュー５０、第２のキュー７０および第３
のキュー４０に入力されている。このクロックＡは最終
的に、これらの４つの回路内にあるフリップフロップ回
路やラッチ回路に供給される。これらすべてのフリップ
フロップ回路やラッチ回路に対してクロックのスキュー
を最小にしなければならない。そのためには、大本のク
ロック信号に数個の第１段目のクロックバッファを接続
し、第１段目のそれぞれのクロックバッファには等負荷
になるように、同数の第２段目のクロックバッファとそ
れらを接続する配線を接続する。このときに、配線も負
荷になるので、第１段目のそれぞれのクロックバッファ
の出力の接続される配線長さはほぼ同じになるようにす
る。それぞれの第２段目のクロックバッファには、同様
に負荷が等しくなるように、複数の第３段目のクロック
バッファと同じ長さの配線を接続する。これを繰返し、
すべてのフリップフロップ回路やラッチ回路に同じ段数
のクロックバッファでクロック信号が供給できるまで、
バッファの数を増やしていく。以上のようなクロックバ
ッファ回路を用いることによってクロックスキューを最
小にすることが可能である。クロックＢ２、クロックＣ
３についても同様である。
１０、第１のキュー５０、第２のキュー７０および第３
のキュー４０に入力されている。このクロックＡは最終
的に、これらの４つの回路内にあるフリップフロップ回
路やラッチ回路に供給される。これらすべてのフリップ
フロップ回路やラッチ回路に対してクロックのスキュー
を最小にしなければならない。そのためには、大本のク
ロック信号に数個の第１段目のクロックバッファを接続
し、第１段目のそれぞれのクロックバッファには等負荷
になるように、同数の第２段目のクロックバッファとそ
れらを接続する配線を接続する。このときに、配線も負
荷になるので、第１段目のそれぞれのクロックバッファ
の出力の接続される配線長さはほぼ同じになるようにす
る。それぞれの第２段目のクロックバッファには、同様
に負荷が等しくなるように、複数の第３段目のクロック
バッファと同じ長さの配線を接続する。これを繰返し、
すべてのフリップフロップ回路やラッチ回路に同じ段数
のクロックバッファでクロック信号が供給できるまで、
バッファの数を増やしていく。以上のようなクロックバ
ッファ回路を用いることによってクロックスキューを最
小にすることが可能である。クロックＢ２、クロックＣ
３についても同様である。
【００２８】図２は、本発明の実施の形態における第１
ないし第４のキュー５０，７０，４０，６０の構成例を
示すブロック図である。キューは、入力されたデータを
保持するデータバッファ８０、複数のデータを保持する
データＦＩＦＯ８１およびＦＩＦＯをコントロールする
エントリコントローラ８２で構成されている。ここでは
データＦＩＦＯは、データを保持する４つのデータエン
トリ８３ないし８６で構成されている。データが、デー
タ入力８００からデータバッファ８０に入力され保持さ
れる。このとき、リクエスト信号８０１とビジー信号８
０２を使ってハンドシェークされる。データバッファに
データが保持されると、空いているデータエントリにデ
ータが移される。
ないし第４のキュー５０，７０，４０，６０の構成例を
示すブロック図である。キューは、入力されたデータを
保持するデータバッファ８０、複数のデータを保持する
データＦＩＦＯ８１およびＦＩＦＯをコントロールする
エントリコントローラ８２で構成されている。ここでは
データＦＩＦＯは、データを保持する４つのデータエン
トリ８３ないし８６で構成されている。データが、デー
タ入力８００からデータバッファ８０に入力され保持さ
れる。このとき、リクエスト信号８０１とビジー信号８
０２を使ってハンドシェークされる。データバッファに
データが保持されると、空いているデータエントリにデ
ータが移される。
【００２９】データバッフアには２系統のクロック信号
Ａ７とクロック信号Ｂ８が入力されていて、データの取
り込みは第１のクロック７に、出力は第２のクロック８
に同期して行われる。データエントリ８３〜８６はエン
トリコントローラ８２によって制御され、どのデータエ
ントリに保持するかが決められる。また、エントリコン
トローラはデータエントリに空きがあるか否かを判断
し、データバッファに伝える。ここでも、リクエスト信
号８１１とビジー信号８１２によってハンドシェークさ
れる。データエントリにデータが保持されると、データ
出力８２０からデータが出力される。この出力が次の回
路ブロックに移されると、エントリを解放する。ＦＩＦ
Ｏの底に当たるエントリのデータが解放されると、他の
エントリのデータが底に詰める形で移動する。エントリ
の解放の制御もエントリコントローラが行い、出力側に
接続される回路ブロックと、リクエスト信号８２１とビ
ジー信号８２２でハンドシェークされる。データエント
リやエントリコントローラは第２のクロック８に同期し
て動作する。
Ａ７とクロック信号Ｂ８が入力されていて、データの取
り込みは第１のクロック７に、出力は第２のクロック８
に同期して行われる。データエントリ８３〜８６はエン
トリコントローラ８２によって制御され、どのデータエ
ントリに保持するかが決められる。また、エントリコン
トローラはデータエントリに空きがあるか否かを判断
し、データバッファに伝える。ここでも、リクエスト信
号８１１とビジー信号８１２によってハンドシェークさ
れる。データエントリにデータが保持されると、データ
出力８２０からデータが出力される。この出力が次の回
路ブロックに移されると、エントリを解放する。ＦＩＦ
Ｏの底に当たるエントリのデータが解放されると、他の
エントリのデータが底に詰める形で移動する。エントリ
の解放の制御もエントリコントローラが行い、出力側に
接続される回路ブロックと、リクエスト信号８２１とビ
ジー信号８２２でハンドシェークされる。データエント
リやエントリコントローラは第２のクロック８に同期し
て動作する。
【００３０】また、データ入力信号８００は、図１にお
けるデータ信号１１０や２２０等に相当する信号で、デ
ータ出力信号８２０は図１におけるデータ信号４１０や
５１０等に相当する信号である。
けるデータ信号１１０や２２０等に相当する信号で、デ
ータ出力信号８２０は図１におけるデータ信号４１０や
５１０等に相当する信号である。
【００３１】図３は図２のＦＩＦＯバッファ８１を、各
データエントリから出力できるように変更したバッファ
８１’に替え、各エントリからの出力を選択器８７で選
択出力するようにしたものである。このような変更を加
えることによって、データバッファ８０からデータエン
トリに登録される順番を変えてデータを出力側の回路ブ
ロックに送り出すことができる。図３に示すようなキュ
ーを図１のキューとして使用することも可能である。
データエントリから出力できるように変更したバッファ
８１’に替え、各エントリからの出力を選択器８７で選
択出力するようにしたものである。このような変更を加
えることによって、データバッファ８０からデータエン
トリに登録される順番を変えてデータを出力側の回路ブ
ロックに送り出すことができる。図３に示すようなキュ
ーを図１のキューとして使用することも可能である。
【００３２】次に図４ないし６を参照して、キューの動
作を説明する。ここでは説明を簡単にするために、デー
タエントリの数を図１〜３に示した４つではなく、２つ
にしている。エントリの数が異なっても一般性を失わな
い。
作を説明する。ここでは説明を簡単にするために、デー
タエントリの数を図１〜３に示した４つではなく、２つ
にしている。エントリの数が異なっても一般性を失わな
い。
【００３３】図４は、クロック信号ＡとＢの間に周波数
の差はないが、スキューが存在する場合の動作例であ
る。データ入力８００にはクロックＡ１からＡ３の間
に、データがデータＡ、データＢ、データＣの順でクロ
ック毎に入力されている。データが供給される間はリク
エスト信号８０１はｈｉｇｈ状態になる。このデータが
クロック信号Ａに同期してデータバッファ８０に保持さ
れる。データバッファに保持されたデータはクロック信
号Ｂに同期して、データ信号８１０に出力される。有効
なデータが保持されている間はリクエスト信号８１１は
ｈｉｇｈになる。リクエスト信号を受けてエントリコン
トローラ８２はデータＦＩＦＯ８１のデータエントリに
データを詰める。
の差はないが、スキューが存在する場合の動作例であ
る。データ入力８００にはクロックＡ１からＡ３の間
に、データがデータＡ、データＢ、データＣの順でクロ
ック毎に入力されている。データが供給される間はリク
エスト信号８０１はｈｉｇｈ状態になる。このデータが
クロック信号Ａに同期してデータバッファ８０に保持さ
れる。データバッファに保持されたデータはクロック信
号Ｂに同期して、データ信号８１０に出力される。有効
なデータが保持されている間はリクエスト信号８１１は
ｈｉｇｈになる。リクエスト信号を受けてエントリコン
トローラ８２はデータＦＩＦＯ８１のデータエントリに
データを詰める。
【００３４】最初の状態はデータエントリは空である。
最初のクロックＢ１ではデータＡを１番目のデータエン
トリＡに、クロックＢ２ではデータＢを２番目のデータ
エントリＢに詰める。クロックＢ１、Ｂ２の間は出力が
接続する回路ブロックがビジー信号８２２を出している
ので、データエントリは解放されない。データエントリ
は２つしかないので、クロックＢ３ではデータＣがデー
タエントリに入れられない。したがって、エントリコン
トローラはビジー信号８１２をｈｉｇｈにする。これ
が、データバッファを通じてビジー信号８０２として入
力側の回路ブロックに伝達される。
最初のクロックＢ１ではデータＡを１番目のデータエン
トリＡに、クロックＢ２ではデータＢを２番目のデータ
エントリＢに詰める。クロックＢ１、Ｂ２の間は出力が
接続する回路ブロックがビジー信号８２２を出している
ので、データエントリは解放されない。データエントリ
は２つしかないので、クロックＢ３ではデータＣがデー
タエントリに入れられない。したがって、エントリコン
トローラはビジー信号８１２をｈｉｇｈにする。これ
が、データバッファを通じてビジー信号８０２として入
力側の回路ブロックに伝達される。
【００３５】これを受けて、クロックＡ４でも同じデー
タＣを入力する。クロックＢ３ではビジー信号８２２が
ｌｏｗに変わるので、データエントリＡのデータが出力
され、解放される。続くクロックＢ４ではデータＣがデ
ータエントリＢに、データＢがデータエントリＡに移さ
れる。ビジー信号８１２や８０２はｌｏｗに変化し、次
のデータＤがデータバッファに取り込まれる。さらに、
次のクロックでデータエントリＢに登録される。クロッ
クＡ６からＡ８では新たなデータが入力されず、リクエ
スト信号８０１がｌｏｗになっている。データバッファ
にも新たなデータが登録されず、クロックＢ６からＢ８
の間はリクエスト信号８１１もｌｏｗになっているが、
出力側のビジー信号８２２がクロックＢ６、Ｂ７の間、
ｈｉｇｈになっているので、データエントリが解放され
ず、データエントリＡにデータＤが登録されたままであ
る。
タＣを入力する。クロックＢ３ではビジー信号８２２が
ｌｏｗに変わるので、データエントリＡのデータが出力
され、解放される。続くクロックＢ４ではデータＣがデ
ータエントリＢに、データＢがデータエントリＡに移さ
れる。ビジー信号８１２や８０２はｌｏｗに変化し、次
のデータＤがデータバッファに取り込まれる。さらに、
次のクロックでデータエントリＢに登録される。クロッ
クＡ６からＡ８では新たなデータが入力されず、リクエ
スト信号８０１がｌｏｗになっている。データバッファ
にも新たなデータが登録されず、クロックＢ６からＢ８
の間はリクエスト信号８１１もｌｏｗになっているが、
出力側のビジー信号８２２がクロックＢ６、Ｂ７の間、
ｈｉｇｈになっているので、データエントリが解放され
ず、データエントリＡにデータＤが登録されたままであ
る。
【００３６】クロックＢ８でビジー信号がｌｏｗになる
ので、データＤが出力され、データエントリＡが解放さ
れる。クロックＡ９からＡ１１にかけてはデータＥ、
Ｆ、Ｇが順に入力され、同様な手順によって、データバ
ッファを介してデータエントリに登録される。途中、ク
ロックＢ１０において出力側のビジー信号がｈｉｇｈに
なっているので、データＦの出力に２クロックかかり、
データＧがデータエントリＢに登録されている。
ので、データＤが出力され、データエントリＡが解放さ
れる。クロックＡ９からＡ１１にかけてはデータＥ、
Ｆ、Ｇが順に入力され、同様な手順によって、データバ
ッファを介してデータエントリに登録される。途中、ク
ロックＢ１０において出力側のビジー信号がｈｉｇｈに
なっているので、データＦの出力に２クロックかかり、
データＧがデータエントリＢに登録されている。
【００３７】図５は、クロック信号Ａの周波数がクロッ
ク信号Ｂより高い場合の動作例である。クロックＡ１か
らＡ３にかけて、データＡ、データＢ、データＣが順に
クロック毎に入力されている。クロックＢ１でデータＡ
がデータバッファに取り込まれ、リクエスト信号８１１
がｈｉｇｈになり、データエントリＡに登録される。ク
ロックＢ２でデータＢがデータバッファに取り込まれ、
データエントリＢに登録される。クロックＢ１、Ｂ２で
は出力側のビジー信号８２２がｈｉｇｈになっているの
で、データエントリは解放されない。次のクロックＡ３
では、その間にクロック信号Ｂの立ち上がりがないの
で、ビジー信号８０２をクロックＡ４でｈｉｇｈにし
て、同じデータＣを入力する。
ク信号Ｂより高い場合の動作例である。クロックＡ１か
らＡ３にかけて、データＡ、データＢ、データＣが順に
クロック毎に入力されている。クロックＢ１でデータＡ
がデータバッファに取り込まれ、リクエスト信号８１１
がｈｉｇｈになり、データエントリＡに登録される。ク
ロックＢ２でデータＢがデータバッファに取り込まれ、
データエントリＢに登録される。クロックＢ１、Ｂ２で
は出力側のビジー信号８２２がｈｉｇｈになっているの
で、データエントリは解放されない。次のクロックＡ３
では、その間にクロック信号Ｂの立ち上がりがないの
で、ビジー信号８０２をクロックＡ４でｈｉｇｈにし
て、同じデータＣを入力する。
【００３８】クロックＢ３では、データバッファにＣが
登録されるが、データエントリに空きがないのでビジー
信号８１２がｈｉｇｈになり、このときにクロック信号
Ａが立ち上がったクロックＡ５ではビジー信号８０２が
ｈｉｇｈになるので、クロックＡ５でもデータＣを入力
する。クロックＢ３でデータＡがデータエントリから解
放され、クロックＢ４ではデータバッファのデータＣが
データエントリＢに登録され、デ一タＢがデータエント
リＡに移動する。クロックＡ６ではその間にクロック信
号Ｂの立ち上がりがないので、データバッファが登録さ
れず、クロックＡ７でビジー信号８０２がｈｉｇｈにな
り、データＤを繰り返し入力する。クロックＢ５でデー
タＤがデータバッファに取り込まれ、データエントリＢ
に登録される。データＣはデータエントリＡに移動す
る。
登録されるが、データエントリに空きがないのでビジー
信号８１２がｈｉｇｈになり、このときにクロック信号
Ａが立ち上がったクロックＡ５ではビジー信号８０２が
ｈｉｇｈになるので、クロックＡ５でもデータＣを入力
する。クロックＢ３でデータＡがデータエントリから解
放され、クロックＢ４ではデータバッファのデータＣが
データエントリＢに登録され、デ一タＢがデータエント
リＡに移動する。クロックＡ６ではその間にクロック信
号Ｂの立ち上がりがないので、データバッファが登録さ
れず、クロックＡ７でビジー信号８０２がｈｉｇｈにな
り、データＤを繰り返し入力する。クロックＢ５でデー
タＤがデータバッファに取り込まれ、データエントリＢ
に登録される。データＣはデータエントリＡに移動す
る。
【００３９】クロックＡ８では、入力されるデータがな
いのでリクエスト信号８０１はｌｏｗとなる。それで、
クロックＢ６ではデータバッファに取り込まれるデータ
がなく、リクエスト信号８１１もｌｏｗになる。クロッ
クＢ６、Ｂ７では出力側のビジー信号８２２がｈｉｇｈ
になっているので、データエントリＡのデータＤが解放
されず残っている。クロックＡ９ではその間にクロック
信号Ｂの立ち上がりがないので、データバッファに取り
込まれず、クロックＡ１０でビジー信号８０２をｈｉｇ
ｈにして同じデータＥを入力する。データＥはクロック
Ｂ７でデータバッファに取り込まれ、データエントリＢ
に登録される。クロックＡ１１でデータＦが入力され、
クロックＢ８でデータバッファに取り込まれるが、デー
タエントリに空きがないため、ビジー信号８１２がｈｉ
ｇｈになり、クロックＡ１２では入力側のビジー信号８
０２もｈｉｇｈになっている。
いのでリクエスト信号８０１はｌｏｗとなる。それで、
クロックＢ６ではデータバッファに取り込まれるデータ
がなく、リクエスト信号８１１もｌｏｗになる。クロッ
クＢ６、Ｂ７では出力側のビジー信号８２２がｈｉｇｈ
になっているので、データエントリＡのデータＤが解放
されず残っている。クロックＡ９ではその間にクロック
信号Ｂの立ち上がりがないので、データバッファに取り
込まれず、クロックＡ１０でビジー信号８０２をｈｉｇ
ｈにして同じデータＥを入力する。データＥはクロック
Ｂ７でデータバッファに取り込まれ、データエントリＢ
に登録される。クロックＡ１１でデータＦが入力され、
クロックＢ８でデータバッファに取り込まれるが、デー
タエントリに空きがないため、ビジー信号８１２がｈｉ
ｇｈになり、クロックＡ１２では入力側のビジー信号８
０２もｈｉｇｈになっている。
【００４０】図６はクロック信号Ａの周波数がクロック
信号Ｂよりも低い場合の動作例である。クロックＡ１か
らクロックＡ６まで、データＡからＦが順に入力され、
リクエスト信号８０１がｈｉｇｈになっている。クロッ
クＢ１では、立ち上がり時にリクエスト信号８０１がｌ
ｏｗであるので、データバッファにデータが取り込まれ
ていない。クロックＢ２では、データＡがデータバッフ
ァに取り込まれ、データエントリＡに登録される。クロ
ックＢ１、Ｂ２では出力側のビジー信号８２２がｈｉｇ
ｈであるので、エントリＡのデータＡが解放されない。
クロックＢ３では、データバッファにデータＢが取り込
まれ、データエントリＢに登録される。クロックＢ３の
間にはクロック信号Ａの立ち上がりがないので、クロッ
クＢ４では同じデータが入力されている。それで、新し
いデータがデータバッファに取り込まれず、リクエスト
信号８１１はｌｏｗになる。その間、データエントリＡ
のデータＢが出力され、解放される。
信号Ｂよりも低い場合の動作例である。クロックＡ１か
らクロックＡ６まで、データＡからＦが順に入力され、
リクエスト信号８０１がｈｉｇｈになっている。クロッ
クＢ１では、立ち上がり時にリクエスト信号８０１がｌ
ｏｗであるので、データバッファにデータが取り込まれ
ていない。クロックＢ２では、データＡがデータバッフ
ァに取り込まれ、データエントリＡに登録される。クロ
ックＢ１、Ｂ２では出力側のビジー信号８２２がｈｉｇ
ｈであるので、エントリＡのデータＡが解放されない。
クロックＢ３では、データバッファにデータＢが取り込
まれ、データエントリＢに登録される。クロックＢ３の
間にはクロック信号Ａの立ち上がりがないので、クロッ
クＢ４では同じデータが入力されている。それで、新し
いデータがデータバッファに取り込まれず、リクエスト
信号８１１はｌｏｗになる。その間、データエントリＡ
のデータＢが出力され、解放される。
【００４１】クロックＢ５では、データバッファにデー
タＣが取り込まれ、データエントリＡに登録され、すぐ
さま出力され解放される。続いて、クロックＢ６ではデ
ータバッファにデータＤが取り込まれ、データエントリ
Ａに登録される。出力側のビジー信号８２２がクロック
Ｂ６からＢ９の問ｈｉｇｈになっているので、データは
解放されない。クロックＢ６の間にはクロック信号Ａの
立ち上がりがないので、クロックＢ７ではデータバッフ
ァに新たなデータが取り込まれず、リクエスト信号８１
１はｌｏｗになる。クロックＢ８ではデータＥがデータ
バッファに取り込まれ、データエントリＢに登録され
る。クロックＢ９では、データバッファにデータＦが登
録されるが、データエントリに空きがないので、ビジー
信号８１２がｈｉｇｈになる。クロックＢ１０では、新
たなデータが読み込まれないのでリクエスト信号８１１
がｌｏｗになるが、エントリに空きがなく停滞している
データＦがあるため、ビジー状態が続く。このビジー状
態が、入力側のビジー信号８０２に伝えられる。
タＣが取り込まれ、データエントリＡに登録され、すぐ
さま出力され解放される。続いて、クロックＢ６ではデ
ータバッファにデータＤが取り込まれ、データエントリ
Ａに登録される。出力側のビジー信号８２２がクロック
Ｂ６からＢ９の問ｈｉｇｈになっているので、データは
解放されない。クロックＢ６の間にはクロック信号Ａの
立ち上がりがないので、クロックＢ７ではデータバッフ
ァに新たなデータが取り込まれず、リクエスト信号８１
１はｌｏｗになる。クロックＢ８ではデータＥがデータ
バッファに取り込まれ、データエントリＢに登録され
る。クロックＢ９では、データバッファにデータＦが登
録されるが、データエントリに空きがないので、ビジー
信号８１２がｈｉｇｈになる。クロックＢ１０では、新
たなデータが読み込まれないのでリクエスト信号８１１
がｌｏｗになるが、エントリに空きがなく停滞している
データＦがあるため、ビジー状態が続く。このビジー状
態が、入力側のビジー信号８０２に伝えられる。
【００４２】クロックＡ７ではビジー信号が来ているの
で続けてデータＦが入力される。クロックＢ１０では出
力側のビジー信号８２２がｌｏｗになるため、データエ
ントリＡのデータＤが出力され解放される。クロックＢ
１１ではデータＦがデータエントリＢに登録され、デー
タＥがデータエントリＡに移動する。データＥは出力さ
れ解放される。クロックＢ１２では、データバッファに
データＧが取り込まれ、データエントリＢに登録され
る。データＦはデータエントリＡに移動し、出力され解
放される。
で続けてデータＦが入力される。クロックＢ１０では出
力側のビジー信号８２２がｌｏｗになるため、データエ
ントリＡのデータＤが出力され解放される。クロックＢ
１１ではデータＦがデータエントリＢに登録され、デー
タＥがデータエントリＡに移動する。データＥは出力さ
れ解放される。クロックＢ１２では、データバッファに
データＧが取り込まれ、データエントリＢに登録され
る。データＦはデータエントリＡに移動し、出力され解
放される。
【００４３】クロック信号ＡとＢの周波数が異なる場合
は、データバッファにおいて、クロック信号Ａで完全に
データが取り込まれる前に、クロックバッファＢによっ
てデータが出力されないように、クロック信号Ｂの立ち
上がりに対するセットアップ時間とホールド時間の間に
データが取り込まれた場合は、データバッファはリクエ
スト信号８１１をｌｏｗにする。クロック周波数が一致
しているときは、クロック信号Ｂのセットアップ時間と
ホールド時間の間にデータが取り込まれないように、わ
ざとクロック信号Ａとクロック信号Ｂにタイミングのず
れを生じるようにクロック信号を供給する。これは。ス
キューをなくす設計よりも簡単である。
は、データバッファにおいて、クロック信号Ａで完全に
データが取り込まれる前に、クロックバッファＢによっ
てデータが出力されないように、クロック信号Ｂの立ち
上がりに対するセットアップ時間とホールド時間の間に
データが取り込まれた場合は、データバッファはリクエ
スト信号８１１をｌｏｗにする。クロック周波数が一致
しているときは、クロック信号Ｂのセットアップ時間と
ホールド時間の間にデータが取り込まれないように、わ
ざとクロック信号Ａとクロック信号Ｂにタイミングのず
れを生じるようにクロック信号を供給する。これは。ス
キューをなくす設計よりも簡単である。
【００４４】次に、図７から図１１を参照して、本発明
第２ないし第６の実施形態例を説明する。
第２ないし第６の実施形態例を説明する。
【００４５】図７は、第２の実施形態例であって、１つ
のクロック信号４から各回路ブロックへ同じ周波数のク
ロック信号を供給する場合のブロック図である。
のクロック信号４から各回路ブロックへ同じ周波数のク
ロック信号を供給する場合のブロック図である。
【００４６】すべてのクロックは元のクロック信号４か
ら分配され、クロックバッファ９５によって、駆動力を
増強させてそれぞれの回路ブロックに供給している。回
路ブロック内部ではクロックスキューが伴わないように
クロックを分配する。それぞれの回路ブロックは、フリ
ップフロップの数も異なり、クロック信号の入力負荷も
異なる。それで、回路ブロック毎にクロックバッファの
段数を変えて、負荷に見合うような駆動力に増強してい
る。クロックバッファの段数が異なるので、回路ブロッ
ク間ではクロックスキューが発生するが、キューを介し
てデータのやりとりをするので、スキューの影響はなく
なる。
ら分配され、クロックバッファ９５によって、駆動力を
増強させてそれぞれの回路ブロックに供給している。回
路ブロック内部ではクロックスキューが伴わないように
クロックを分配する。それぞれの回路ブロックは、フリ
ップフロップの数も異なり、クロック信号の入力負荷も
異なる。それで、回路ブロック毎にクロックバッファの
段数を変えて、負荷に見合うような駆動力に増強してい
る。クロックバッファの段数が異なるので、回路ブロッ
ク間ではクロックスキューが発生するが、キューを介し
てデータのやりとりをするので、スキューの影響はなく
なる。
【００４７】図８は、第３の実施形態例であって、各回
路ブロックに備えられたＰＬＬ９６において、元のクロ
ック信号４から分配されたクロック信号を基準信号とし
て、それぞれクロック信号を発生させ、回路ブロックに
供給する場合のブロック図である。
路ブロックに備えられたＰＬＬ９６において、元のクロ
ック信号４から分配されたクロック信号を基準信号とし
て、それぞれクロック信号を発生させ、回路ブロックに
供給する場合のブロック図である。
【００４８】回路ブロック内ではスキューが少なくなる
ように、クロック信号を分配する。ＰＬＬは入力と同じ
周波数の信号をクロック信号として出力するものでも、
入力信号を逓倍や分周して出力するものでもよい。それ
ぞれのＰＬＬの出力信号の周波数を等しくしても、ＰＬ
Ｌの出力には位相のずれがあり、またジッタがあるの
で、それぞれの回路ブロックに入力されるクロック信号
の立ち上がりタイミングは異なる。しかし、キューを介
してデータをやりとりするため、問題なくデータのやり
とりが行われる。それぞれのＰＬＬに異なる逓倍率を設
定して、各回路ブロックが異なる周波数で動作させても
よい。
ように、クロック信号を分配する。ＰＬＬは入力と同じ
周波数の信号をクロック信号として出力するものでも、
入力信号を逓倍や分周して出力するものでもよい。それ
ぞれのＰＬＬの出力信号の周波数を等しくしても、ＰＬ
Ｌの出力には位相のずれがあり、またジッタがあるの
で、それぞれの回路ブロックに入力されるクロック信号
の立ち上がりタイミングは異なる。しかし、キューを介
してデータをやりとりするため、問題なくデータのやり
とりが行われる。それぞれのＰＬＬに異なる逓倍率を設
定して、各回路ブロックが異なる周波数で動作させても
よい。
【００４９】図９は、第４の実施形態例であって、各回
路ブロックに備えられたＰＬＬ９６において、入力する
基準のクロック信号４，５，６も別々に他の回路から供
給された場合のブロック図である。
路ブロックに備えられたＰＬＬ９６において、入力する
基準のクロック信号４，５，６も別々に他の回路から供
給された場合のブロック図である。
【００５０】このような回路構成をとると、各回路ブロ
ックのクロック周波数は任意に設定することができる。
ＰＬＬは基準周波数と同じ周波数を出力するものでも、
逓倍して出力するものでもよい。回路ブロックのうち、
処理量の多いものを高い周波数でスループットを上げ、
処理量の少ないものを低い周波数にしてスループットを
下げることができる。
ックのクロック周波数は任意に設定することができる。
ＰＬＬは基準周波数と同じ周波数を出力するものでも、
逓倍して出力するものでもよい。回路ブロックのうち、
処理量の多いものを高い周波数でスループットを上げ、
処理量の少ないものを低い周波数にしてスループットを
下げることができる。
【００５１】図１０は、第５の実施形態例であって、各
回路ブロックに備えられたＰＬＬ９７において、入力す
る基準のクロック信号４，５，６も別々に他の回路から
供給され、かつ各回路からそれぞれ制御信号１００，２
００，３００がフィードバックされる場合のブロック図
である。
回路ブロックに備えられたＰＬＬ９７において、入力す
る基準のクロック信号４，５，６も別々に他の回路から
供給され、かつ各回路からそれぞれ制御信号１００，２
００，３００がフィードバックされる場合のブロック図
である。
【００５２】この信号は、回路ブロックの現在の処理量
が多いか少ないかを示す信号で、処理量が多くなったら
ＰＬＬの出力するクロック周波数を高く制御し、スルー
プットを高くする。逆に、処理量が少ないときはＰＬＬ
の出力するクロック周波数を低く制御し、スループット
を低くし、回路ブロックの消費する電力を削減する。Ｐ
ＬＬの周波数の制御は、逓倍率を変化させてもいいし、
ＰＬＬ内のＶＣＯの入力電圧信号にオフセットを与え
て、周波数を変化させてもよい。
が多いか少ないかを示す信号で、処理量が多くなったら
ＰＬＬの出力するクロック周波数を高く制御し、スルー
プットを高くする。逆に、処理量が少ないときはＰＬＬ
の出力するクロック周波数を低く制御し、スループット
を低くし、回路ブロックの消費する電力を削減する。Ｐ
ＬＬの周波数の制御は、逓倍率を変化させてもいいし、
ＰＬＬ内のＶＣＯの入力電圧信号にオフセットを与え
て、周波数を変化させてもよい。
【００５３】図１１は、第６の実施形態例であって、本
発明の半導体装置をスーパースカラープロセッサに適用
した場合のブロック図である。
発明の半導体装置をスーパースカラープロセッサに適用
した場合のブロック図である。
【００５４】スーパースカラープロセッサでは、データ
の待ち合わせをするために、命令バッファや、リザベー
ションステーション、リオーダーバッファ、アドレスバ
ッファなど、ＦＩＦＯ構成をする構成要素が多くある。
そこで、これらのＦＩＦＯを本発明の図２や図３に示す
ようなキューの構成にして、その前後でクロックの系統
を変える。図２では、データエントリがＦＩＦＯ構成に
なっているので、入力された順に出力されているが、図
３のような構成にすれば、出力順を変更させることがで
きるので、命令の処理順序を替えることができる。
の待ち合わせをするために、命令バッファや、リザベー
ションステーション、リオーダーバッファ、アドレスバ
ッファなど、ＦＩＦＯ構成をする構成要素が多くある。
そこで、これらのＦＩＦＯを本発明の図２や図３に示す
ようなキューの構成にして、その前後でクロックの系統
を変える。図２では、データエントリがＦＩＦＯ構成に
なっているので、入力された順に出力されているが、図
３のような構成にすれば、出力順を変更させることがで
きるので、命令の処理順序を替えることができる。
【００５５】図１１の例は、２つの演算処理ラインを持
ったスーパースカラープロセッサである。第１の回路ブ
ロック９０には、プログラムカウンタレジスタ９００、
インクリメンタ９０１、命令キャッシュ９０２、分岐予
測ユニット９０３の、プログラムカウンタと命令発行部
分が、第２の回路ブロック９１には、第１の命令デコー
ダ９１０、第２の命令デコーダ９１１、第１のレジスタ
ファイル９１２、第２のレジスタファイル９１３が含ま
れる。第３の回路ブロック９２は、第１の演算器９２０
と第２の演算器９２１が含まれ、第４の回路ブロック９
３は第３の演算器９３０と第４の演算器９３１、第５の
演算器９３２が含まれる。第５の回路ブロック９４はデ
ータキャッシュ９４０で構成される。第１と第２の回路
ブロック間は、命令キュー９５０で接続される。条件分
岐などの情報は第１のキュー９６３を介して返される。
第２と第３の回路ブロック間、第２と第４の回路ブロッ
ク間はリザベーションステーション９５３ないし９５９
と、リオーダーバッファ９５１と９５２によってデータ
のやりとりを行う。第３の回路ブロックと第５の回路ブ
ロックは、アドレスデコーダ９６０を介してデータキャ
ッシュにアドレスやデータを渡し、読み出したデータを
第２のキュー９６１を介して受け取る。第４の回路ブロ
ックは第５の回路ブロックから、第３のキュー９６２を
介してデータを受け取る。それぞれのキュー等の回路
は、入力側と出力側の双方のクロック信号を供給する。
ったスーパースカラープロセッサである。第１の回路ブ
ロック９０には、プログラムカウンタレジスタ９００、
インクリメンタ９０１、命令キャッシュ９０２、分岐予
測ユニット９０３の、プログラムカウンタと命令発行部
分が、第２の回路ブロック９１には、第１の命令デコー
ダ９１０、第２の命令デコーダ９１１、第１のレジスタ
ファイル９１２、第２のレジスタファイル９１３が含ま
れる。第３の回路ブロック９２は、第１の演算器９２０
と第２の演算器９２１が含まれ、第４の回路ブロック９
３は第３の演算器９３０と第４の演算器９３１、第５の
演算器９３２が含まれる。第５の回路ブロック９４はデ
ータキャッシュ９４０で構成される。第１と第２の回路
ブロック間は、命令キュー９５０で接続される。条件分
岐などの情報は第１のキュー９６３を介して返される。
第２と第３の回路ブロック間、第２と第４の回路ブロッ
ク間はリザベーションステーション９５３ないし９５９
と、リオーダーバッファ９５１と９５２によってデータ
のやりとりを行う。第３の回路ブロックと第５の回路ブ
ロックは、アドレスデコーダ９６０を介してデータキャ
ッシュにアドレスやデータを渡し、読み出したデータを
第２のキュー９６１を介して受け取る。第４の回路ブロ
ックは第５の回路ブロックから、第３のキュー９６２を
介してデータを受け取る。それぞれのキュー等の回路
は、入力側と出力側の双方のクロック信号を供給する。
【００５６】第１から第５の回路ブロックは、それぞれ
別々のクロック信号を供給してよい。別々のクロックと
は、同じ周波数でスキューが存在するクロック信号でも
よいし、各ブロックの処理量に応じて、周波数の異なる
クロック信号でもよい。
別々のクロック信号を供給してよい。別々のクロックと
は、同じ周波数でスキューが存在するクロック信号でも
よいし、各ブロックの処理量に応じて、周波数の異なる
クロック信号でもよい。
【００５７】第１の回路ブロックは、命令キューの前
に、第２のアドレスキューを設けて２つの回路ブロック
に分割してもよい。第２の回路ブロックは、第１の命令
デコーダと第１のレジスタファイルを含むブロックと、
第２の命令デコーダと第２のレジスタファイルを含むブ
ロックに分割してもよい。第３の回路ブロックや第４の
回路ブロックは、演算器毎に別の回路ブロックに分割し
てもよい。図１１には記載されていないが、外部とのデ
ータのやりとりを行うための制御ブロックも１つの回路
ブロックを構成し、第１の回路ブロックとの間のキュー
を介して命令キャッシュに命令コードを書き込み、第５
の回路ブロックとの間のキューを介して、データキャッ
シュとのデータをやりとりする。第１のレジスタファイ
ルと第２のレジスタファイルの双方から、データキャッ
シュにデータをやりとりするために、第２の回路ブロッ
クの第１のレジスタファイルから、第４の回路ブロック
につながるリザベーションステーション９５９を設け
て、このリザベーションステーションの出力と、リザベ
ーションステーション９５８の出力を選んで、アドレス
キュー９６０に入力している。
に、第２のアドレスキューを設けて２つの回路ブロック
に分割してもよい。第２の回路ブロックは、第１の命令
デコーダと第１のレジスタファイルを含むブロックと、
第２の命令デコーダと第２のレジスタファイルを含むブ
ロックに分割してもよい。第３の回路ブロックや第４の
回路ブロックは、演算器毎に別の回路ブロックに分割し
てもよい。図１１には記載されていないが、外部とのデ
ータのやりとりを行うための制御ブロックも１つの回路
ブロックを構成し、第１の回路ブロックとの間のキュー
を介して命令キャッシュに命令コードを書き込み、第５
の回路ブロックとの間のキューを介して、データキャッ
シュとのデータをやりとりする。第１のレジスタファイ
ルと第２のレジスタファイルの双方から、データキャッ
シュにデータをやりとりするために、第２の回路ブロッ
クの第１のレジスタファイルから、第４の回路ブロック
につながるリザベーションステーション９５９を設け
て、このリザベーションステーションの出力と、リザベ
ーションステーション９５８の出力を選んで、アドレス
キュー９６０に入力している。
【００５８】
【発明の効果】以上説明したように本発明は、全体の回
路の回路ブロックへの分割、キューの配置、およびその
構造を限定すること等により、高い周波数のクロック信
号で半導体集積回路を動作させることができ、かつ、高
い周波数で動作する半導体集積回路においても消費電力
を削減することができる半導体集積回路を提供できる効
果がある。
路の回路ブロックへの分割、キューの配置、およびその
構造を限定すること等により、高い周波数のクロック信
号で半導体集積回路を動作させることができ、かつ、高
い周波数で動作する半導体集積回路においても消費電力
を削減することができる半導体集積回路を提供できる効
果がある。
【図１】本発明の半導体集積回路の一実施形態例のブロ
ック図である。
ック図である。
【図２】図１のキューの一実施形態例の構成図である。
【図３】図２の各データエントリに選択器が備えられ他
場合の構成図である。
場合の構成図である。
【図４】クロック信号Ａ，Ｂの周波数に差異がないが、
スキューが存在する場合のキューの動作説明図である。
スキューが存在する場合のキューの動作説明図である。
【図５】クロック信号Ａの周波数がクロック信号Ｂの周
波数よりも高い場合のキューの動作説明図である。
波数よりも高い場合のキューの動作説明図である。
【図６】クロック信号Ａの周波数がクロック信号Ｂの周
波数よりも低い場合のキューの動作説明図である。
波数よりも低い場合のキューの動作説明図である。
【図７】第２の実施形態例であって、１つのクロック信
号４から各回路ブロックへ同じ周波数のクロック信号を
供給する場合のブロック図である。
号４から各回路ブロックへ同じ周波数のクロック信号を
供給する場合のブロック図である。
【図８】第３の実施形態例であって、各回路ブロックに
備えられたＰＬＬ９６において、元のクロック信号４か
ら分配されたクロック信号を基準信号として、それぞれ
クロック信号を発生させ、回路ブロックに供給する場合
のブロック図である。
備えられたＰＬＬ９６において、元のクロック信号４か
ら分配されたクロック信号を基準信号として、それぞれ
クロック信号を発生させ、回路ブロックに供給する場合
のブロック図である。
【図９】第４の実施形態例であって、各回路ブロックに
備えられたＰＬＬ９６において、入力する基準のクロッ
ク信号４，５，６も別々に他の回路から供給された場合
のブロック図である。
備えられたＰＬＬ９６において、入力する基準のクロッ
ク信号４，５，６も別々に他の回路から供給された場合
のブロック図である。
【図１０】第５の実施形態例であって、各回路ブロック
に備えられたＰＬＬ９７において、入力する基準のクロ
ック信号４，５，６も別々に他の回路から供給され、か
つ各回路からそれぞれ制御信号１００，２００，３００
がフィードバックされる場合のブロック図である。
に備えられたＰＬＬ９７において、入力する基準のクロ
ック信号４，５，６も別々に他の回路から供給され、か
つ各回路からそれぞれ制御信号１００，２００，３００
がフィードバックされる場合のブロック図である。
【図１１】第６の実施形態例であって、本発明の半導体
装置をスーパースカラープロセッサに適用した場合のブ
ロック図である。
装置をスーパースカラープロセッサに適用した場合のブ
ロック図である。
【図１２】従来の半導体回路の一例の構成図である。
１〜８ クロック信号 １０，２０，３０ 回路ブロック（Ａ，Ｂ，Ｃ） ４０，５０，６０，７０ キュー（第３，第１，第
４，第２の） ８０ データバッファ ８１，８１’ データＦＩＦＯ ８２，８２’ エントリコントローラ ８３〜８６ データエントリ ８７ 選択器 ９０〜９４ 回路ブロック ９５ クロックバッファ ９６，９７ ＰＬＬ １００，２００，３００ ＰＬＬ制御信号 １１０，２１０，２２０，３１０，４１０，５１０，６
１０，７１０ データ信号 １１１，２１１，２２１，３１１，４１１，５１１，６
１１，７１１ リクエスト信号 １１２，２１２，２２２，３１２，４１２，５１２，６
１２，７１２ ビジー信号 １５０，３５０，３６０，８００，８１０，８２０
データ信号 ８０１，８１１，８２１ リクエスト信号 ８０２，８１２，８２２ ビジー信号 ９００ プログラムカウンタレジスタ ９０１ インクリメンタ ９０２ 命令キャッシュ ９０３ 分岐予測ユニット ９１０，９１１ 命令デコーダ ９１２，９１３ レジスタファイル ９２０，９２１，９３０〜９３２ 演算器ユニット ９４０ データキャッシュ ９５０ 命令キュー ９５１，９５２ リオーダーバッファ ９５３〜９５９ リザベーションステーション ９６０ アドレスキュー ９６１〜９６３ キュー
４，第２の） ８０ データバッファ ８１，８１’ データＦＩＦＯ ８２，８２’ エントリコントローラ ８３〜８６ データエントリ ８７ 選択器 ９０〜９４ 回路ブロック ９５ クロックバッファ ９６，９７ ＰＬＬ １００，２００，３００ ＰＬＬ制御信号 １１０，２１０，２２０，３１０，４１０，５１０，６
１０，７１０ データ信号 １１１，２１１，２２１，３１１，４１１，５１１，６
１１，７１１ リクエスト信号 １１２，２１２，２２２，３１２，４１２，５１２，６
１２，７１２ ビジー信号 １５０，３５０，３６０，８００，８１０，８２０
データ信号 ８０１，８１１，８２１ リクエスト信号 ８０２，８１２，８２２ ビジー信号 ９００ プログラムカウンタレジスタ ９０１ インクリメンタ ９０２ 命令キャッシュ ９０３ 分岐予測ユニット ９１０，９１１ 命令デコーダ ９１２，９１３ レジスタファイル ９２０，９２１，９３０〜９３２ 演算器ユニット ９４０ データキャッシュ ９５０ 命令キュー ９５１，９５２ リオーダーバッファ ９５３〜９５９ リザベーションステーション ９６０ アドレスキュー ９６１〜９６３ キュー
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/10 G06F 1/12 G06F 9/22 G06F 9/30 G06F 9/38
Claims (11)
- 【請求項１】 クロック信号に同期して動作する半導体
集積回路において、全体の回路を機能毎に複数の回路ブ
ロックに分割し、前記回路ブロックそれぞれに対して別
々のクロック信号を供給し、各回路ブロック内において
はスキューを最小になるようにクロックバッファの大き
さおよび各バッファの負荷のバランスを考慮して配置さ
れ、前記回路ブロックの任意の２つの間のデータ信号
は、前記２つの回路ブロックに供給される該クロック信
号で制御されるキューを介して伝達されることを特徴と
する半導体集積回路。 - 【請求項２】 前記回路ブロックそれぞれに対して供給
される前記クロック信号が、１つのクロック信号を源と
し、独立した経路によって供給される、請求項１記載の
半導体集積回路。 - 【請求項３】 前記回路ブロックそれぞれに対して供給
される前記クロック信号が、複数のＰＬＬ回路によって
生成されたものである、請求項１記載の半導体集積回
路。 - 【請求項４】 前記回路ブロックそれぞれに供給される
クロック信号の周波数が互いに異なる、請求項１記載の
半導体集積回路。 - 【請求項５】 前記回路ブロックそれぞれに供給される
互いに異なる周波数をもったクロック信号が、複数のＰ
ＬＬ回路によって生成されたものである請求項４記載の
半導体集積回路。 - 【請求項６】 前記複数のＰＬＬ回路の出力の周波数
が、該ＰＬＬ回路が供給するクロック信号で動作する回
路ブロックのデータ処理量に応じて制御される、請求項
５記載の半導体集積回路。 - 【請求項７】 第１のクロック信号でデータを取り込
み、第２のクロック信号で、データを出力するデータバ
ッファと、前記第２のクロック信号で動作し、前記デー
タバッファの出力を保持する複数のバッファで構成され
るキューを含む、請求項１記載の半導体集積回路。 - 【請求項８】 第１のクロック信号でデータを取り込
み、第２のクロック信号で、データを出力するデータバ
ッファと、前記第２のクロック信号で動作し、前記デー
タバッファの出力を保持するＦＩＦＯバッファで構成さ
れるキューを含む、請求項１記載の半導体集積回路。 - 【請求項９】 前記キューが、スーパースカラープロセ
ッサにおける命令キュー、リザベーションステーショ
ン、リオーダーバッファ、アドレスキューのいずれか、
あるいはすべてにより構成されている、請求項７または
請求項８に記載の半導体集積回路。 - 【請求項１０】 前記スーパースカラープロセッサに含
まれるキューの前後で、クロック周波数が異なる請求項
９記載の半導体集積回路。 - 【請求項１１】 前記スーパースカラープロセッサにい
て、演算器、キャッシュメモリ等の各構成要素における
処理量に応じて、クロック周波数を変化させる請求項１
０記載の半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149226A JP3000961B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体集積回路 |
| KR1019980020919A KR100312147B1 (ko) | 1997-06-06 | 1998-06-05 | 반도체집적회로 |
| US09/093,382 US6240524B1 (en) | 1997-06-06 | 1998-06-08 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149226A JP3000961B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340130A JPH10340130A (ja) | 1998-12-22 |
| JP3000961B2 true JP3000961B2 (ja) | 2000-01-17 |
Family
ID=15470630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9149226A Expired - Fee Related JP3000961B2 (ja) | 1997-06-06 | 1997-06-06 | 半導体集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6240524B1 (ja) |
| JP (1) | JP3000961B2 (ja) |
| KR (1) | KR100312147B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2389689B (en) * | 2001-02-14 | 2005-06-08 | Clearspeed Technology Ltd | Clock distribution system |
| US7194053B2 (en) * | 2001-12-18 | 2007-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for matching data and clock signal delays to improve setup and hold times |
| JP3734032B2 (ja) * | 2002-07-25 | 2006-01-11 | 日本電気株式会社 | 情報処理装置及びそのメモリ制御方法 |
| US20040186960A1 (en) * | 2003-03-20 | 2004-09-23 | Sun Microsystems, Inc. | Computer processor data prefetch unit |
| JP3974065B2 (ja) * | 2003-03-27 | 2007-09-12 | 株式会社東芝 | プロセッサ |
| US20040199672A1 (en) * | 2003-04-04 | 2004-10-07 | Hsilin Huang | System and method for high speed handshaking |
| US20050232218A1 (en) * | 2004-04-19 | 2005-10-20 | Broadcom Corporation | Low-power operation of systems requiring low-latency and high-throughput |
| US7550296B2 (en) * | 2004-12-01 | 2009-06-23 | Bayer Schering Pharma Ag | Generation of replication competent viruses for therapeutic use |
| US20080046684A1 (en) * | 2006-08-17 | 2008-02-21 | International Business Machines Corporation | Multithreaded multicore uniprocessor and a heterogeneous multiprocessor incorporating the same |
| GB2450564B (en) * | 2007-06-29 | 2011-03-02 | Imagination Tech Ltd | Clock frequency adjustment for semi-conductor devices |
| JP2013196380A (ja) * | 2012-03-19 | 2013-09-30 | Ricoh Co Ltd | クロック生成装置、及び情報処理装置 |
| KR20140078912A (ko) * | 2012-12-18 | 2014-06-26 | 삼성전자주식회사 | 메모리 시스템 및 이를 포함하는 시스템 온 칩 |
| JP7419944B2 (ja) | 2020-04-13 | 2024-01-23 | 富士通株式会社 | 半導体装置及び同期化方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2719226B2 (ja) | 1990-10-01 | 1998-02-25 | 株式会社日立製作所 | 情報処理システム |
| JPH0553681A (ja) | 1991-08-23 | 1993-03-05 | Matsushita Electric Ind Co Ltd | クロツク信号切り換え装置 |
| JPH05113834A (ja) | 1991-10-24 | 1993-05-07 | Fujitsu Ltd | デイジタル信号処理システム |
| US5256912A (en) | 1991-12-19 | 1993-10-26 | Sun Microsystems, Inc. | Synchronizer apparatus for system having at least two clock domains |
| JP2791243B2 (ja) * | 1992-03-13 | 1998-08-27 | 株式会社東芝 | 階層間同期化システムおよびこれを用いた大規模集積回路 |
| US5396460A (en) * | 1992-05-15 | 1995-03-07 | Nec Corporation | FIFO memory in which number of bits subject to each data read/write operation is changeable |
| US5457644A (en) * | 1993-08-20 | 1995-10-10 | Actel Corporation | Field programmable digital signal processing array integrated circuit |
| US5600824A (en) * | 1994-02-04 | 1997-02-04 | Hewlett-Packard Company | Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer |
| US5564022A (en) * | 1994-02-09 | 1996-10-08 | Intel Corporation | Method and apparatus for automatically inserting clock buffers into a logic block to reduce clock skew |
| JPH07262237A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Ltd | クロックスキュー制御方式 |
| US5548620A (en) | 1994-04-20 | 1996-08-20 | Sun Microsystems, Inc. | Zero latency synchronized method and apparatus for system having at least two clock domains |
| US5774371A (en) * | 1994-08-03 | 1998-06-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and layout designing method for the same |
| JP3424777B2 (ja) | 1995-02-17 | 2003-07-07 | 富士フイルムマイクロデバイス株式会社 | 信号処理装置 |
| US5790841A (en) * | 1996-04-15 | 1998-08-04 | Advanced Micro Devices, Inc. | Method for placement of clock buffers in a clock distribution system |
| JP3528413B2 (ja) * | 1996-04-19 | 2004-05-17 | ソニー株式会社 | 関数クロック発生回路並びにそれを用いたイネーブル機能付きｄ型フリップフロップおよび記憶回路 |
| US5742798A (en) * | 1996-08-09 | 1998-04-21 | International Business Machines Corporation | Compensation of chip to chip clock skew |
| US5764965A (en) * | 1996-09-23 | 1998-06-09 | Silicon Graphics, Inc. | Synchronization infrastructure for use in a computer system |
| US5774003A (en) * | 1996-10-09 | 1998-06-30 | National Semiconductor Corporation | Flip-flop cell having clock skew protection |
| JPH10134591A (ja) * | 1996-10-28 | 1998-05-22 | Toshiba Corp | ダィナミックレジスタを含む半導体集積回路 |
| JP3840731B2 (ja) * | 1997-03-21 | 2006-11-01 | 富士通株式会社 | 半導体集積回路 |
| US5982827A (en) * | 1997-05-14 | 1999-11-09 | Hewlett-Packard Co. | Means for virtual deskewing of high/intermediate/low DUT data |
| JP3690899B2 (ja) * | 1997-05-30 | 2005-08-31 | 富士通株式会社 | クロック発生回路及び半導体装置 |
| US5828870A (en) * | 1997-06-30 | 1998-10-27 | Adaptec, Inc. | Method and apparatus for controlling clock skew in an integrated circuit |
-
1997
- 1997-06-06 JP JP9149226A patent/JP3000961B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-05 KR KR1019980020919A patent/KR100312147B1/ko not_active IP Right Cessation
- 1998-06-08 US US09/093,382 patent/US6240524B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990006707A (ko) | 1999-01-25 |
| KR100312147B1 (ko) | 2001-12-12 |
| JPH10340130A (ja) | 1998-12-22 |
| US6240524B1 (en) | 2001-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chelcea et al. | Robust interfaces for mixed-timing systems with application to latency-insensitive protocols | |
| JP3000961B2 (ja) | 半導体集積回路 | |
| US7366938B2 (en) | Reset in a system-on-chip circuit | |
| JP2011170868A (ja) | 改善された計算アーキテクチャ用パイプライン加速器、関連システム、並びに、方法 | |
| JPH03175848A (ja) | ２経路データ転送装置 | |
| US6973078B2 (en) | Method and apparatus for implementing low latency crossbar switches with integrated storage signals | |
| EP0645717A1 (en) | System for data synchronization and method therefor | |
| KR100956304B1 (ko) | 디지털 전자 회로 및 시스템 | |
| US6711089B2 (en) | Method and apparatus for performing signal synchronization | |
| JP2002524790A (ja) | 同期多相クロック分配システム | |
| US6640277B1 (en) | Input staging logic for latching source synchronous data | |
| JP3321926B2 (ja) | 自己同期型半導体集積回路装置 | |
| JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びｃａｄ装置 | |
| US6678783B2 (en) | Inter-device coupler | |
| US8254187B2 (en) | Data transfer apparatus, and method, and semiconductor circuit | |
| JPS6369262A (ja) | 半導体集積回路 | |
| US7047392B2 (en) | Data processing apparatus and method for controlling staged multi-pipeline processing | |
| US20120317434A1 (en) | Method and Apparatus for Processor to Operate at Its Natural Clock Frequency in the System | |
| JPH1115783A (ja) | 同期回路 | |
| US12073111B2 (en) | Domain-selective control component | |
| US20050273536A1 (en) | Handling of write transactions in a data processing apparatus | |
| US6580303B1 (en) | Datapath control circuit with adjustable delay elements | |
| JP2004326222A (ja) | データ処理システム | |
| JP2004071103A (ja) | 自己同期型ｆｉｆｏメモリ装置 | |
| JP2645462B2 (ja) | データ処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |