JPH0553681A - クロツク信号切り換え装置 - Google Patents
クロツク信号切り換え装置Info
- Publication number
- JPH0553681A JPH0553681A JP3212036A JP21203691A JPH0553681A JP H0553681 A JPH0553681 A JP H0553681A JP 3212036 A JP3212036 A JP 3212036A JP 21203691 A JP21203691 A JP 21203691A JP H0553681 A JPH0553681 A JP H0553681A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- speed
- circuit
- control circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 複数の回路のそれぞれが最適に動作する速度
のクロック信号を自動的に判別して供給し、その処理速
度を低下させずに消費電流を低減する。 【構成】 クロック信号発生回路２からのクロック信号
をクロック信号速度切り換え回路３に供給し、ここで高
速クロック信号、中速クロック信号および低速クロック
信号を生成して出力する。メモリ４、表示回路５、通信
制御回路６、および外部記憶装置制御回路７のそれぞれ
が最適に動作する速度のクロック信号を内部インターフ
ェースと接続線Ｄを通じて中央演算処理装置１が識別し
てクロック信号速度切り換え回路３を制御して、メモリ
４、表示回路５、通信制御回路６、および外部記憶装置
制御回路７に高速クロック信号、中速クロック信号およ
び低速クロック信号のいずれかを供給する。
のクロック信号を自動的に判別して供給し、その処理速
度を低下させずに消費電流を低減する。 【構成】 クロック信号発生回路２からのクロック信号
をクロック信号速度切り換え回路３に供給し、ここで高
速クロック信号、中速クロック信号および低速クロック
信号を生成して出力する。メモリ４、表示回路５、通信
制御回路６、および外部記憶装置制御回路７のそれぞれ
が最適に動作する速度のクロック信号を内部インターフ
ェースと接続線Ｄを通じて中央演算処理装置１が識別し
てクロック信号速度切り換え回路３を制御して、メモリ
４、表示回路５、通信制御回路６、および外部記憶装置
制御回路７に高速クロック信号、中速クロック信号およ
び低速クロック信号のいずれかを供給する。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル装置に使用
し、複数の回路のそれぞれに最適な速度のクロック信号
を供給するクロック信号切り換え装置に関する。
し、複数の回路のそれぞれに最適な速度のクロック信号
を供給するクロック信号切り換え装置に関する。
【０００２】
【従来の技術】従来、デジタル装置では、複数の回路の
それぞれに、クロック信号発生回路からの等速度のクロ
ック信号が供給されて、所定の処理動作を行っている。
それぞれに、クロック信号発生回路からの等速度のクロ
ック信号が供給されて、所定の処理動作を行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来のデジタル装置では、それぞれの回路に等速度のクロ
ック信号が供給されて、所定の動作を行っているため、
消費電流を低減するには、より遅いクロック信号による
処理動作、すなわち、装置全体の処理速度を低下させな
ければならないという問題があった。
来のデジタル装置では、それぞれの回路に等速度のクロ
ック信号が供給されて、所定の動作を行っているため、
消費電流を低減するには、より遅いクロック信号による
処理動作、すなわち、装置全体の処理速度を低下させな
ければならないという問題があった。
【０００４】本発明は、この従来の課題を解決するもの
であり、複数の回路のそれぞれが最適に動作する速度の
クロック信号を自動的に判別して供給し、その処理速度
を低下させずに消費電流を低減できる優れたクロック信
号切り換え装置を提供することを目的とする。
であり、複数の回路のそれぞれが最適に動作する速度の
クロック信号を自動的に判別して供給し、その処理速度
を低下させずに消費電流を低減できる優れたクロック信
号切り換え装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に、本発明のクロック信号切り換え装置は、クロック信
号を送出するクロック信号発生回路と、異なる速度のク
ロック信号で動作する複数の処理回路と、複数の処理回
路の個々が最適に動作する複数の速度のクロック信号を
送出するクロック信号速度切り換え回路と、複数の処理
回路とクロック信号切り換え回路に接続されて、この複
数の処理回路の個々が最適に動作するクロック信号を判
別し、その速度のクロック信号をクロック信号切り換え
回路からそれぞれの処理回路に供給する切り換え制御を
行う中央演算処理装置とを備えるものである。
に、本発明のクロック信号切り換え装置は、クロック信
号を送出するクロック信号発生回路と、異なる速度のク
ロック信号で動作する複数の処理回路と、複数の処理回
路の個々が最適に動作する複数の速度のクロック信号を
送出するクロック信号速度切り換え回路と、複数の処理
回路とクロック信号切り換え回路に接続されて、この複
数の処理回路の個々が最適に動作するクロック信号を判
別し、その速度のクロック信号をクロック信号切り換え
回路からそれぞれの処理回路に供給する切り換え制御を
行う中央演算処理装置とを備えるものである。
【０００６】
【作用】したがって、本発明のクロック信号切り換え装
置によれば、それぞれの処理回路が最適に動作するクロ
ック信号を判別して、そのクロック信号を供給するよう
に切り換え制御を行うようにしたので、複数の回路のそ
れぞれが最適に動作する速度のクロック信号を自動的に
判別して供給でき、処理速度を低下させずに消費電流を
低減できる。
置によれば、それぞれの処理回路が最適に動作するクロ
ック信号を判別して、そのクロック信号を供給するよう
に切り換え制御を行うようにしたので、複数の回路のそ
れぞれが最適に動作する速度のクロック信号を自動的に
判別して供給でき、処理速度を低下させずに消費電流を
低減できる。
【０００７】
【実施例】以下、本発明のクロック信号切り換え装置の
実施例を図面にもとづいて説明する。
実施例を図面にもとづいて説明する。
【０００８】図１は実施例の構成を示すものである。図
１において、１は中央演算処理装置、２はクロック信号
発生回路、３はクロック信号速度切り換え回路、４はメ
モリ、５は表示回路、６は通信制御回路、７は外部記憶
装置制御回路である。メモリ４、表示回路５、通信制御
回路６、および外部記憶装置制御回路７は中央演算処理
装置１の制御で動作するものである。Ａ、ＢおよびＣは
異なる速度のクロック信号を出力するための信号線であ
り、それぞれメモリ４、表示回路５、通信制御回路６、
および外部記憶装置制御回路７に接続されている。Ｄは
メモリ４、表示回路５、通信制御回路６、および外部記
憶装置制御回路７と中央演算処理装置１とが情報の送受
信を行うための接続線である。
１において、１は中央演算処理装置、２はクロック信号
発生回路、３はクロック信号速度切り換え回路、４はメ
モリ、５は表示回路、６は通信制御回路、７は外部記憶
装置制御回路である。メモリ４、表示回路５、通信制御
回路６、および外部記憶装置制御回路７は中央演算処理
装置１の制御で動作するものである。Ａ、ＢおよびＣは
異なる速度のクロック信号を出力するための信号線であ
り、それぞれメモリ４、表示回路５、通信制御回路６、
および外部記憶装置制御回路７に接続されている。Ｄは
メモリ４、表示回路５、通信制御回路６、および外部記
憶装置制御回路７と中央演算処理装置１とが情報の送受
信を行うための接続線である。
【０００９】以下、この構成の動作について説明する。
クロック信号発生回路２からのクロック信号はクロック
信号速度切り換え回路３に供給され、ここで高速クロッ
ク信号、中速クロック信号および低速クロック信号を生
成して出力するメモリ４、表示回路５、通信制御回路
６、および外部記憶装置制御回路７には、自己が最適に
動作する速度のクロック信号の情報が内部インターフェ
ースに格納されており、接続線Ｄを通じて中央演算処理
装置１が、メモリ４、表示回路５、通信制御回路６、お
よび外部記憶装置制御回路７がそれぞれ最適に動作する
クロック信号の速度を識別する。
クロック信号発生回路２からのクロック信号はクロック
信号速度切り換え回路３に供給され、ここで高速クロッ
ク信号、中速クロック信号および低速クロック信号を生
成して出力するメモリ４、表示回路５、通信制御回路
６、および外部記憶装置制御回路７には、自己が最適に
動作する速度のクロック信号の情報が内部インターフェ
ースに格納されており、接続線Ｄを通じて中央演算処理
装置１が、メモリ４、表示回路５、通信制御回路６、お
よび外部記憶装置制御回路７がそれぞれ最適に動作する
クロック信号の速度を識別する。
【００１０】この識別により中央演算処理装置１はクロ
ック信号速度切り換え回路３を制御して、このクロック
信号速度切り換え回路３からメモリ４、表示回路５、通
信制御回路６、および外部記憶装置制御回路７に高速ク
ロック信号、中速クロック信号および低速クロック信号
のいずれかを供給する。
ック信号速度切り換え回路３を制御して、このクロック
信号速度切り換え回路３からメモリ４、表示回路５、通
信制御回路６、および外部記憶装置制御回路７に高速ク
ロック信号、中速クロック信号および低速クロック信号
のいずれかを供給する。
【００１１】このようにして、メモリ４、表示回路５、
通信制御回路６、および外部記憶装置制御回路７のそれ
ぞれが最適に動作する高速クロック信号、中速クロック
信号および低速クロック信号のいずれかを自動的判別し
て、最適に動作する速度のクロック信号を供給するよう
に切り換え制御を行うようしたので、従前の説明のよう
に装置全体の処理速度を低下させることなく消費電流を
低減できる。
通信制御回路６、および外部記憶装置制御回路７のそれ
ぞれが最適に動作する高速クロック信号、中速クロック
信号および低速クロック信号のいずれかを自動的判別し
て、最適に動作する速度のクロック信号を供給するよう
に切り換え制御を行うようしたので、従前の説明のよう
に装置全体の処理速度を低下させることなく消費電流を
低減できる。
【００１２】
【発明の効果】以上の説明から明らかなように、本発明
のクロック信号切り換え装置は、それぞれの処理回路が
最適に動作するクロック信号を判別して、そのクロック
信号を供給するように切り換え制御を行うようしたの
で、複数の回路のそれぞれが最適に動作する速度のクロ
ック信号を自動的に判別して供給でき、処理速度を低下
させずに消費電流を低減できるという効果を有する。
のクロック信号切り換え装置は、それぞれの処理回路が
最適に動作するクロック信号を判別して、そのクロック
信号を供給するように切り換え制御を行うようしたの
で、複数の回路のそれぞれが最適に動作する速度のクロ
ック信号を自動的に判別して供給でき、処理速度を低下
させずに消費電流を低減できるという効果を有する。
【図１】本発明のクロック信号切り換え装置の実施例に
おける構成を示すブロック図
おける構成を示すブロック図
１ 中央演算処理装置 ２ クロック信号発生回路 ３ クロック信号速度切り換え回路 ４ メモリ ５ 表示回路 ６ 通信制御回路 Ａ、Ｂ、Ｃ 信号線
Claims (1)
- 【請求項１】 クロック信号を送出するクロック信号発
生回路と、異なる速度のクロック信号で動作する複数の
処理回路と、前記複数の処理回路の個々が最適に動作す
る複数の速度のクロック信号を送出するクロック信号速
度切り換え回路と、前記複数の処理回路とクロック信号
切り換え回路に接続されて、この複数の処理回路の個々
が最適に動作するクロック信号を判別し、その速度のク
ロック信号をクロック信号切り換え回路からそれぞれの
処理回路に供給する切り換え制御を行う中央演算処理装
置とを備えるクロック信号切り換え装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212036A JPH0553681A (ja) | 1991-08-23 | 1991-08-23 | クロツク信号切り換え装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212036A JPH0553681A (ja) | 1991-08-23 | 1991-08-23 | クロツク信号切り換え装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553681A true JPH0553681A (ja) | 1993-03-05 |
Family
ID=16615809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212036A Pending JPH0553681A (ja) | 1991-08-23 | 1991-08-23 | クロツク信号切り換え装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0553681A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211715B1 (en) | 1997-03-31 | 2001-04-03 | Nec Corporation | Semiconductor integrated circuit incorporating therein clock supply circuit |
| US6240524B1 (en) | 1997-06-06 | 2001-05-29 | Nec Corporation | Semiconductor integrated circuit |
-
1991
- 1991-08-23 JP JP3212036A patent/JPH0553681A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211715B1 (en) | 1997-03-31 | 2001-04-03 | Nec Corporation | Semiconductor integrated circuit incorporating therein clock supply circuit |
| US6240524B1 (en) | 1997-06-06 | 2001-05-29 | Nec Corporation | Semiconductor integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5652536A (en) | Non-glitch clock switching circuit | |
| JPH0553681A (ja) | クロツク信号切り換え装置 | |
| US5787293A (en) | Computer incorporating a power supply control system therein | |
| US5903508A (en) | Input buffer of memory device for reducing current consumption in standby mode | |
| JPH04255043A (ja) | 改良された外部メモリアクセス制御システム | |
| JPH1098776A (ja) | 電話回線による電源の投入・切断機能を有する電源装置 | |
| KR0135895B1 (ko) | 다수개의 아이 디 이 포트를 이용한 인터페이스 장치 | |
| US5994931A (en) | Method and circuit configuration for controlling operating states of a second device by means of a first device | |
| JPH0997122A (ja) | マルチプロセッサシステム | |
| KR100272102B1 (ko) | 화상형성장치 | |
| JPH0527865A (ja) | プロセツサを備えた装置 | |
| JPH09198344A (ja) | タイミング制御回路 | |
| JP2000029560A (ja) | 電子装置 | |
| KR940002817Y1 (ko) | 옵션 카드의 전력 소모 방지 회로 | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| US6550043B1 (en) | Semiconductor device with clock signal selection circuit | |
| JPS62232053A (ja) | マイクロコンピユ−タの動作速度制御装置 | |
| JPH04167043A (ja) | 携帯型電子機器 | |
| JP2001034357A (ja) | クロック周波数制御装置 | |
| JPH0247743A (ja) | マイクロコンピュータ | |
| JPS60174023A (ja) | 電源供給装置 | |
| JPH05108850A (ja) | １チツプマイクロコンピユータ | |
| JPH04308957A (ja) | コンピュータシステム | |
| JPH07234859A (ja) | 情報処理装置 | |
| JPH0228813A (ja) | 消費電力低減制御装置 |