JPH0468910A - 波形等化フィルタ装置 - Google Patents
波形等化フィルタ装置Info
- Publication number
- JPH0468910A JPH0468910A JP2179696A JP17969690A JPH0468910A JP H0468910 A JPH0468910 A JP H0468910A JP 2179696 A JP2179696 A JP 2179696A JP 17969690 A JP17969690 A JP 17969690A JP H0468910 A JPH0468910 A JP H0468910A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- waveform equalization
- equalization filter
- circuit
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 abstract 2
- 229940028444 muse Drugs 0.000 description 11
- GMVPRGQOIOIIMI-DWKJAMRDSA-N prostaglandin E1 Chemical compound CCCCC[C@H](O)\C=C\[C@H]1[C@H](O)CC(=O)[C@@H]1CCCCCCC(O)=O GMVPRGQOIOIIMI-DWKJAMRDSA-N 0.000 description 11
- 238000005070 sampling Methods 0.000 description 11
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 7
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 7
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 235000014347 soups Nutrition 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
- H04L25/0314—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure using fractionally spaced delay lines or combinations of fractionally integrally spaced taps
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高品位テレビ（ＨＤＴＶ）システムのデコーダ
内の歪み等化などに用いられる波形等化フィルタ装置に
関するものであり、特に、歪み特性に応じてクロックを
切替可能にした波形等化フィルタ装置に関する。
内の歪み等化などに用いられる波形等化フィルタ装置に
関するものであり、特に、歪み特性に応じてクロックを
切替可能にした波形等化フィルタ装置に関する。
波形等化フィルタは通信システムなどの種々の信号処理
分野において用いられている。波形等化フィルタとして
はトランスバーサルフィルタがよく用いられている。
分野において用いられている。波形等化フィルタとして
はトランスバーサルフィルタがよく用いられている。
このような波形等化フィルタの適用例として。
ＨＤＴＶシステムの受像機内のＭ ｔＪ Ｓ Ｅ （Ｍ
ｕｌｔｉｐｅ ５ｕｂ−Ｎｙｑｕｉｓｔ Ｓａｍｐｌｉ
ｎｇ Ｅｎｃｏｄｉｎｇ ）デコーダに適用した例につ
いて述べる。ＭＵＳＥ方式は一種のサンプル値伝送方式
であり、入力画像信号のサンプルを並べ代えてアナログ
・サンプル値として伝送する（日経エレクトロニクス、
１９Ｂ７，１１．２． （Ｎｏ、４３３）、第１９２
ページ、参照）。伝送歪みはサンプル値間の干渉となり
、再生画面上ではリンギングとなる。このリンギングを
除去するためには、ＭＵＳＥデコーダ内に波形等化フィ
ルタを設けて波形等化を行うことが有効である。このＭ
ＵＳＥデコーダの構成例を第６図に示す（たとえば、岩
館、他、ｒＭＵＳＥデコーダ内蔵型波形等化器４．１９
８８年テレビジョン学会全国大会、１６−６、ページ３
５１〜３５２、参照）。
ｕｌｔｉｐｅ ５ｕｂ−Ｎｙｑｕｉｓｔ Ｓａｍｐｌｉ
ｎｇ Ｅｎｃｏｄｉｎｇ ）デコーダに適用した例につ
いて述べる。ＭＵＳＥ方式は一種のサンプル値伝送方式
であり、入力画像信号のサンプルを並べ代えてアナログ
・サンプル値として伝送する（日経エレクトロニクス、
１９Ｂ７，１１．２． （Ｎｏ、４３３）、第１９２
ページ、参照）。伝送歪みはサンプル値間の干渉となり
、再生画面上ではリンギングとなる。このリンギングを
除去するためには、ＭＵＳＥデコーダ内に波形等化フィ
ルタを設けて波形等化を行うことが有効である。このＭ
ＵＳＥデコーダの構成例を第６図に示す（たとえば、岩
館、他、ｒＭＵＳＥデコーダ内蔵型波形等化器４．１９
８８年テレビジョン学会全国大会、１６−６、ページ３
５１〜３５２、参照）。
第６図のＭＵＳＥデコーダは、ローパスフィルタ１１．
クランプ回路１２１本線系信号用Ａ／Ｄコンバータ１３
．遅延回路１４．ＦＥＴアンプ１６、副線系信号用Ａ／
Ｄコンバータ１７．波形等化フィルタ１８．スイッチ１
９．加算回路１５゜Ｖ Ｉ Ｔ （Ｖｅｒｔｉｃａｌ
Ｉｎｔｅｒｖａｌ Ｔｅ５ｔ）信号取り出し回路２０．
マイクロコンピュータ２１で図示の如く構成されている
。ＭＵＳＥ方式の伝送レートは１６．２ＭＨ，であるか
ら１本線系のＡ／Ｄコンバータ１３のサンプリング周波
数（サンプリングレート）は１６．２ＭＨ，Ｌで行う、
一方、波形等化を行うためには、原理的には少なくとも
伝送レートの２倍のサンプリング周波数、３２．４ＭＨ
２で行う必要があり、副線系のＡ／Ｄコンバータ１７の
サンプリング周波数は３２．４ＭＨ２である。波形等化
フィルタ１８のサンプリング周波数も３２．４ＭＨ，で
ある。
クランプ回路１２１本線系信号用Ａ／Ｄコンバータ１３
．遅延回路１４．ＦＥＴアンプ１６、副線系信号用Ａ／
Ｄコンバータ１７．波形等化フィルタ１８．スイッチ１
９．加算回路１５゜Ｖ Ｉ Ｔ （Ｖｅｒｔｉｃａｌ
Ｉｎｔｅｒｖａｌ Ｔｅ５ｔ）信号取り出し回路２０．
マイクロコンピュータ２１で図示の如く構成されている
。ＭＵＳＥ方式の伝送レートは１６．２ＭＨ，であるか
ら１本線系のＡ／Ｄコンバータ１３のサンプリング周波
数（サンプリングレート）は１６．２ＭＨ，Ｌで行う、
一方、波形等化を行うためには、原理的には少なくとも
伝送レートの２倍のサンプリング周波数、３２．４ＭＨ
２で行う必要があり、副線系のＡ／Ｄコンバータ１７の
サンプリング周波数は３２．４ＭＨ２である。波形等化
フィルタ１８のサンプリング周波数も３２．４ＭＨ，で
ある。
なお、スイッチ１９はＶＩＴタイミングで波形等化フィ
ルタ１８からの等化信号を本線系の信号に印加し、マイ
クロコンピュータ（μＣ）２１は、ＶＩＴ信号取り出し
回路２０で取り出されたＶＩＴ信号に基づいてＭＵＳＢ
信号の垂直ブランキング内の多重化されている基準イン
パルス応答に基づいて伝送系の歪みを打ち消すように、
波形等化フィルタのタップ係数を決定して波形等化フィ
ルタの係数乗算回路に設定する。
ルタ１８からの等化信号を本線系の信号に印加し、マイ
クロコンピュータ（μＣ）２１は、ＶＩＴ信号取り出し
回路２０で取り出されたＶＩＴ信号に基づいてＭＵＳＢ
信号の垂直ブランキング内の多重化されている基準イン
パルス応答に基づいて伝送系の歪みを打ち消すように、
波形等化フィルタのタップ係数を決定して波形等化フィ
ルタの係数乗算回路に設定する。
等化すべき歪みは、伝送系、信号分配系によって大きく
変化する。たとえば、衛星放送の場合は歪みは小さく、
副線系のＡ／Ｄコンバータのサンプル周波数および波形
等化フィルタのサンプリング周波数は３２．４ＭＨ，の
サンプリング周波数で細かい波形等化を行う、一方、Ｃ
ＡＴＶ網を介した場合は分配系での反射、伝送歪などに
より再生画像の劣化が大きく１時間的に長い範囲での波
形等化が必要になる。この場合には、１６．２ＭＨ２で
もよい場合がある（たとえば、伊藤、他。
変化する。たとえば、衛星放送の場合は歪みは小さく、
副線系のＡ／Ｄコンバータのサンプル周波数および波形
等化フィルタのサンプリング周波数は３２．４ＭＨ，の
サンプリング周波数で細かい波形等化を行う、一方、Ｃ
ＡＴＶ網を介した場合は分配系での反射、伝送歪などに
より再生画像の劣化が大きく１時間的に長い範囲での波
形等化が必要になる。この場合には、１６．２ＭＨ２で
もよい場合がある（たとえば、伊藤、他。
ｒＭＵＳＥ信号伝送用波形等化器Ｊ、１９８９年１０月
２６日、テレビジョン学会技術報告、第１３〜１７ペー
ジ、参照）。
２６日、テレビジョン学会技術報告、第１３〜１７ペー
ジ、参照）。
このように、ＭＵＳＥデコーダ内の波形等化フィルタは
歪み特性に応じた等化特性を有することが必要になる。
歪み特性に応じた等化特性を有することが必要になる。
そのためには、複数の波形等化フィルタをＭＵＳＥデコ
ーダ内に設けて選択的に使用することになる。しかしな
がら、波形等化フィルタは高速動作可能な多タップのト
ランスバーサルフィルタで構成され、高価格であるから
複数個設けることが難しい、とくに、ＭＵＳＥデコーダ
は、一般利用者の受像機内に設けられるから、受像機の
価格上昇になり１台の受像機に複数の波形等化フィルタ
を設けることは実用的でない。
ーダ内に設けて選択的に使用することになる。しかしな
がら、波形等化フィルタは高速動作可能な多タップのト
ランスバーサルフィルタで構成され、高価格であるから
複数個設けることが難しい、とくに、ＭＵＳＥデコーダ
は、一般利用者の受像機内に設けられるから、受像機の
価格上昇になり１台の受像機に複数の波形等化フィルタ
を設けることは実用的でない。
上述した問題は、ＭＵＳＥデコーダに限られず、他の通
信方式などにおいても同様に生ずる。
信方式などにおいても同様に生ずる。
以上に鑑みて９本発明は、１個の波形等化フィルタでか
つ簡単な回路構成で、異なる歪みを等化可能な波形等化
フィルタを提供することを目的とする。
つ簡単な回路構成で、異なる歪みを等化可能な波形等化
フィルタを提供することを目的とする。
上記問題を解決するため９本発明の波形等化フィルタ装
置は、単位遅延要素、係数乗算器を有する複数のタップ
からなる波形等化フィルタ、少なくとも２つの異なる周
波数のクロックを入力し一つのクロックを前記波形等化
フィルタの単位遅延要素のクロックとして出力するクロ
ック切替回路、および、該クロック切替回路の切替え制
御と協働し前記波形等化フィルタ内の係数乗算器のタッ
プ係数を切り換える制御手段を具備して構成される。
置は、単位遅延要素、係数乗算器を有する複数のタップ
からなる波形等化フィルタ、少なくとも２つの異なる周
波数のクロックを入力し一つのクロックを前記波形等化
フィルタの単位遅延要素のクロックとして出力するクロ
ック切替回路、および、該クロック切替回路の切替え制
御と協働し前記波形等化フィルタ内の係数乗算器のタッ
プ係数を切り換える制御手段を具備して構成される。
好適には９本発明の波形等化フィルタ装置における前記
制御手段は、異なるクロックにおける波形等化フィルタ
装置の等化特性を算出して相互比較し、最良の等化特性
を提供するクロックを前記クロック切替回路から出力さ
せるとともにその時の最適なタップ係数を波形等化フィ
ルタ内の係数乗算器に設定する。
制御手段は、異なるクロックにおける波形等化フィルタ
装置の等化特性を算出して相互比較し、最良の等化特性
を提供するクロックを前記クロック切替回路から出力さ
せるとともにその時の最適なタップ係数を波形等化フィ
ルタ内の係数乗算器に設定する。
また好適には１本発明の波形等化フィルタ装置には波形
等化フィルタの前段にクロック切替えに伴う信号タイミ
ング調整回路を備える。
等化フィルタの前段にクロック切替えに伴う信号タイミ
ング調整回路を備える。
さらに好適には１本発明の波形等化フィルタ装置におけ
るクロック切替回路は前記波形等化フィルタの単位遅延
要素ごとにクロックを切替可能に構成する。
るクロック切替回路は前記波形等化フィルタの単位遅延
要素ごとにクロックを切替可能に構成する。
本発明の波形等化フィルタ装置は波形等化フィルタのタ
ップ数を一定にしたまま、換言すれば。
ップ数を一定にしたまま、換言すれば。
１個の波形等化フィルタで、単位遅延要素のクロックを
切替え、そして、このクロック切替えに対応して波形等
化フィルタ内の係数乗算器のタップ係数を設定する。こ
の回路構成により、１個の波形等化フィルタで異なる歪
み信号の波形等化が可能になる。また、低いクロック周
波数に切替えられた場合は、全体のタップ範囲が長くな
るから等化範囲が実質的に広がることになり、広範囲の
リンギングが除去可能である。
切替え、そして、このクロック切替えに対応して波形等
化フィルタ内の係数乗算器のタップ係数を設定する。こ
の回路構成により、１個の波形等化フィルタで異なる歪
み信号の波形等化が可能になる。また、低いクロック周
波数に切替えられた場合は、全体のタップ範囲が長くな
るから等化範囲が実質的に広がることになり、広範囲の
リンギングが除去可能である。
好ましくは、制御手段におけるタップ係数の切替え設定
は等化すべき歪みに応じて行う、すなわち、制御手段は
、それぞれ異なるクロックにおける等化特性を算出して
最良の等化特性を提供するクロックを選択し、このクロ
ックにおけるタップ係数を算出して波形等化フィルタ内
の係数乗算器に設定する。
は等化すべき歪みに応じて行う、すなわち、制御手段は
、それぞれ異なるクロックにおける等化特性を算出して
最良の等化特性を提供するクロックを選択し、このクロ
ックにおけるタップ係数を算出して波形等化フィルタ内
の係数乗算器に設定する。
信号タイミング調整回路を設けてクロック切替えに伴う
信号伝送タイミングを調整することができる。
信号伝送タイミングを調整することができる。
波形等化フィルタ内の単位遅延要素のクロック切替えは
個別に行うこともできる。
個別に行うこともできる。
本発明の波形等化フィルタ装置の実施例として、第６図
に示したＭＵＳＥデコーダ内の波形等他界１８として通
用した場合について述べる。
に示したＭＵＳＥデコーダ内の波形等他界１８として通
用した場合について述べる。
第１図は本発明の第１実施例の波形等化フィルタ装置の
構成図を示す、この波形等化フィルタ装置は、トランス
バーサルフィルタ形の波形等化フィルタ１．クロック切
替回路２．制御手段３が図示のごとく構成されている。
構成図を示す、この波形等化フィルタ装置は、トランス
バーサルフィルタ形の波形等化フィルタ１．クロック切
替回路２．制御手段３が図示のごとく構成されている。
波形等化フィルタ１は２ｎ、たとえば、２ｎ＝１００の
タップ数を有し、各タップは単位遅延要素１０１．係数
乗算器１１１などで構成され９乗算結果が加算回路１２
０で加算される。係数乗算器１１１〜１１７のタップ係
数に１〜ｋｉｎ。１は制御手段３から設定される。単位
遅延要素１０１〜１０６はそれぞれ単位時間、すなわち
、■クロック分遅延させる。この波形等化フィルタ１の
基本動作はすでに知られているのでその説明を省略する
。
タップ数を有し、各タップは単位遅延要素１０１．係数
乗算器１１１などで構成され９乗算結果が加算回路１２
０で加算される。係数乗算器１１１〜１１７のタップ係
数に１〜ｋｉｎ。１は制御手段３から設定される。単位
遅延要素１０１〜１０６はそれぞれ単位時間、すなわち
、■クロック分遅延させる。この波形等化フィルタ１の
基本動作はすでに知られているのでその説明を省略する
。
クロック切替回路２には第１のクロックＣＬＫ１と第２
のクロックＣＬＫ２とが入力されており、第１のクロッ
クＣＬＫ１の周波数は１６．２ＭＨ２，第２のクロック
ＣＬＫ２の周波数は３２゜４ＭＨ，である。
のクロックＣＬＫ２とが入力されており、第１のクロッ
クＣＬＫ１の周波数は１６．２ＭＨ２，第２のクロック
ＣＬＫ２の周波数は３２゜４ＭＨ，である。
第１図の波形等化フィルタ装置の動作例として、まず、
受像機を歪みが少ない衛星放送（ＢＳ）と歪みが大きい
ＣＡＴＶとに手動で切替える場合について述べる。この
場合、クロック切替回路２が受像機のモード切替スイッ
チである。
受像機を歪みが少ない衛星放送（ＢＳ）と歪みが大きい
ＣＡＴＶとに手動で切替える場合について述べる。この
場合、クロック切替回路２が受像機のモード切替スイッ
チである。
利用者がクロック切替回路２をＣＡＴＶモードからＢＳ
モードに切替えると１ クロック切替回路２は図示破線
の状態になる。これによってクロック切替回路２から出
力されるクロックＣＬＫは３２．４ＭＨ，の第２のクロ
ックＣＬＫ２となり。
モードに切替えると１ クロック切替回路２は図示破線
の状態になる。これによってクロック切替回路２から出
力されるクロックＣＬＫは３２．４ＭＨ，の第２のクロ
ックＣＬＫ２となり。
単位遅延要素１０１〜１０６に印加される。制御手段３
はクロック切替回路２のスイッチ状態を監視しており、
上記クロック切替回路２の切替えを検出して、第２のク
ロックＣＬＫ２に対応した係数に１〜に１゜、を係数乗
算器１１１〜１１７に設定する。以上により、波形等化
フィルタ１に印加されるＣＡＴＶの入力信号に対する波
形等化が３２．４ＭＨ，で行われ１等化出力が加算回路
１２から出力される。制御手段３はマイクロコンピュー
タで構成されており、そのメモリに第１のクロックＣＬ
ＫＩに対応したタップ係数に１〜に１．１、および、第
２のクロックＣＬＫ２に対応したタップ係数に、〜に２
□１を記憶している。
はクロック切替回路２のスイッチ状態を監視しており、
上記クロック切替回路２の切替えを検出して、第２のク
ロックＣＬＫ２に対応した係数に１〜に１゜、を係数乗
算器１１１〜１１７に設定する。以上により、波形等化
フィルタ１に印加されるＣＡＴＶの入力信号に対する波
形等化が３２．４ＭＨ，で行われ１等化出力が加算回路
１２から出力される。制御手段３はマイクロコンピュー
タで構成されており、そのメモリに第１のクロックＣＬ
ＫＩに対応したタップ係数に１〜に１．１、および、第
２のクロックＣＬＫ２に対応したタップ係数に、〜に２
□１を記憶している。
クロック切替回路２がＢＳモードからＣＡＴＶモードに
切替えられた場合は、クロック切替回路２から１６．２
ＭＨ２の第１のクロックＣＬＫＩが単位遅延要素１０１
〜１０６に印加され、係数乗算器１１１〜１１７には第
１のクロックＣＬＫ１に対応するタップ係数ｋ 、Ａ＋
ｋｚ、、、が制御手段３から設定される。
切替えられた場合は、クロック切替回路２から１６．２
ＭＨ２の第１のクロックＣＬＫＩが単位遅延要素１０１
〜１０６に印加され、係数乗算器１１１〜１１７には第
１のクロックＣＬＫ１に対応するタップ係数ｋ 、Ａ＋
ｋｚ、、、が制御手段３から設定される。
以上に述べたように、波形等化フィルタ１のクロックＣ
ＬＫとタップ係数に１〜に０．、を切替えることによっ
て、１個の波形等化フィルタｌで２種の人力信号に対す
る波形等化を適切に行うことができる。また、１６．２
ＭＨ２の第１のクロックＣＬＫ１が選択された場合の全
タップ範囲は実効的に、３２．４ＭＨ，の第２のクロッ
クＣＬＫ２が選択された場合の全タップ範囲の２倍にな
り第２のクロックＣＬＫ２が選択された場合の２倍の等
化範囲についてのリンギングの除去が可能となる。
ＬＫとタップ係数に１〜に０．、を切替えることによっ
て、１個の波形等化フィルタｌで２種の人力信号に対す
る波形等化を適切に行うことができる。また、１６．２
ＭＨ２の第１のクロックＣＬＫ１が選択された場合の全
タップ範囲は実効的に、３２．４ＭＨ，の第２のクロッ
クＣＬＫ２が選択された場合の全タップ範囲の２倍にな
り第２のクロックＣＬＫ２が選択された場合の２倍の等
化範囲についてのリンギングの除去が可能となる。
クロック切替回路２が切替えられるクロック数および制
御手段３で設定するタップ係数に、〜ｋｔ０．１は上記
例の２種に限らず、３種以上にすることができる。
御手段３で設定するタップ係数に、〜ｋｔ０．１は上記
例の２種に限らず、３種以上にすることができる。
次に、第２実施例として、第１図の波形等化フィルタ装
置の他の動作例として、クロックＣＬＫとタップ係数に
、〜ｋＺ＊４Ｉとを入力（受信）信号の歪み特性に応じ
て自動的に切替えの例について述べる。この場合、クロ
ック切替回路２は制御手段３によって切替動作するよう
に構成されている制御手段３は上述したように、マイク
ロコンピュータで構成されており、いずれかのクロック
で波形等化フィルタ１を動作させると受信信号の歪みを
最良に等化できるかを決定する。制御手段３の動作を第
２図のフローチャートを参照して述べる。この動作はＶ
ＩＴのタイミングにおいて行うスー・ブ１１ Ｓ１１ 制御手段３は、第１のクロックＣＬＫＩについて、ＶＩ
Ｔパルスと理想インパルス応答との誤差およびタップ係
数を計算する。以下そのアルゴリズムを等化原理をも参
照して述べる（前掲、１９８８年プレビジョン学会全学
会台、論文１６−５、参照）。
置の他の動作例として、クロックＣＬＫとタップ係数に
、〜ｋＺ＊４Ｉとを入力（受信）信号の歪み特性に応じ
て自動的に切替えの例について述べる。この場合、クロ
ック切替回路２は制御手段３によって切替動作するよう
に構成されている制御手段３は上述したように、マイク
ロコンピュータで構成されており、いずれかのクロック
で波形等化フィルタ１を動作させると受信信号の歪みを
最良に等化できるかを決定する。制御手段３の動作を第
２図のフローチャートを参照して述べる。この動作はＶ
ＩＴのタイミングにおいて行うスー・ブ１１ Ｓ１１ 制御手段３は、第１のクロックＣＬＫＩについて、ＶＩ
Ｔパルスと理想インパルス応答との誤差およびタップ係
数を計算する。以下そのアルゴリズムを等化原理をも参
照して述べる（前掲、１９８８年プレビジョン学会全学
会台、論文１６−５、参照）。
タップ係数をＨ（ｎＴ） 、 （ただし、ｎは整数、
Ｔは第１のクロックＣＬＫＩ （１６，２ＭＨｚ ）の
時間間隔）、伝送特性をＰ（ｎＴ） 、理想インパルス
応答をＩ（ｎＴ） 、受信系列をＹ （ｎＴ）とすると
、受信系列をＹ （ｎＴ）は下記式で表される。
Ｔは第１のクロックＣＬＫＩ （１６，２ＭＨｚ ）の
時間間隔）、伝送特性をＰ（ｎＴ） 、理想インパルス
応答をＩ（ｎＴ） 、受信系列をＹ （ｎＴ）とすると
、受信系列をＹ （ｎＴ）は下記式で表される。
Ｙ（ｎＴ） ＝ ［Ｉ（ｎＴ） 率 Ｆ（ｎＴ）
］ ＋ ［Ｉ（ｎＴ） 傘Ｆ（ｎＴ） ＊
Ｈ（ｎＴ）］ ・ ・ ・ （１） ただし、＊はコンボリューション Ｈ（ｒ＋丁） ＝ Ｆ −’（１丁） ・
δ （１丁） ・ ・ ・ （２）ただし、ｎ＝
０でδ（ｎＴ）＝ １ 。
］ ＋ ［Ｉ（ｎＴ） 傘Ｆ（ｎＴ） ＊
Ｈ（ｎＴ）］ ・ ・ ・ （１） ただし、＊はコンボリューション Ｈ（ｒ＋丁） ＝ Ｆ −’（１丁） ・
δ （１丁） ・ ・ ・ （２）ただし、ｎ＝
０でδ（ｎＴ）＝ １ 。
その他でδ（ｎＴ）＝ ０゜
であれば。
Ｙ（ｎＴ） ＝ Ｉ（ｎＴ） ・・
・（３）となり等化は完了する。振幅特性は等化されな
いので、各ＶＩＴタイミングごと繰り返して等化を行う
。この繰り返し補正は、制御手段３に入力したＶＩＴパ
ルスと理想インパルス応答との誤差を用いてその時点の
タップ係数を補正することにより行う、ｉ回目のタップ
係数Ｈｒ （ｎＴ）に対する受信系列は次式になる。
・（３）となり等化は完了する。振幅特性は等化されな
いので、各ＶＩＴタイミングごと繰り返して等化を行う
。この繰り返し補正は、制御手段３に入力したＶＩＴパ
ルスと理想インパルス応答との誤差を用いてその時点の
タップ係数を補正することにより行う、ｉ回目のタップ
係数Ｈｒ （ｎＴ）に対する受信系列は次式になる。
Ｈ３（ｎＴ）＊ Ｉ （ｎＴ） ＊ Ｆ （ｎＴ）
＋ Ｉ （ｎＴ） ＊ Ｆ （ｎＴ）＝Ｉ（ｎＴ）
十Ｅｉ（ｎＴ） ・ （４） ただし、 Ｅｉ （ｎＴ）は誤差。
＋ Ｉ （ｎＴ） ＊ Ｆ （ｎＴ）＝Ｉ（ｎＴ）
十Ｅｉ（ｎＴ） ・ （４） ただし、 Ｅｉ （ｎＴ）は誤差。
この誤差Ｅｉ （ｎＴ）が小さくなるように順次繰り返
し処理を行うと、その時のタップ係数旧（ｎＴ）は下記
式で表される。
し処理を行うと、その時のタップ係数旧（ｎＴ）は下記
式で表される。
■（ｎＴ） ＝ １ （−ｎＴ） ） ＊ Ｆ（
−ｎＴ）このようにして、第１のクロックＣＬＫＩに対
する。その時の繰り返しステップｉにおけるタップ係数
Ｈｉ （ｎＴ） ＝ ｋ ＋ 〜ｋ ｔ＊＋ ＋と誤差
Ｅ１とが算出される。
−ｎＴ）このようにして、第１のクロックＣＬＫＩに対
する。その時の繰り返しステップｉにおけるタップ係数
Ｈｉ （ｎＴ） ＝ ｋ ＋ 〜ｋ ｔ＊＋ ＋と誤差
Ｅ１とが算出される。
スー・・プ１２ Ｓ１２
制御手段３は、上記同様に、第２のクロックＣＬＫ２に
ついても、タップ係数に１〜に１．１と誤差Ｅ２を計算
する。
ついても、タップ係数に１〜に１．１と誤差Ｅ２を計算
する。
スー プ１３〜１５ Ｓ１３〜Ｓ１５制御手段３は誤
差Ｅ１とＥ２とを比較して誤差の小さい方のクロックを
選択し、そのクロックが出力されるようにクロック切替
回路２を付勢する、また、制御手段３は上記計算で得ら
れたタップ係数に、〜にい。１を波形等化フィルタ１の
係数乗算器１１１〜１１７に設定する。
差Ｅ１とＥ２とを比較して誤差の小さい方のクロックを
選択し、そのクロックが出力されるようにクロック切替
回路２を付勢する、また、制御手段３は上記計算で得ら
れたタップ係数に、〜にい。１を波形等化フィルタ１の
係数乗算器１１１〜１１７に設定する。
制御手段３の上記処理は各ＶＩＴタイミング毎行われ９
順次、歪みに対する適切なりロックが選択されるととも
にタップ係数に、−に、、。１も最適化されていき、良
好な等化を行うことができる。
順次、歪みに対する適切なりロックが選択されるととも
にタップ係数に、−に、、。１も最適化されていき、良
好な等化を行うことができる。
第３図に示した実施例は上記第１および第２実施例に対
して、遅延回路４１およびスイッチ４２からなる信号タ
イミング調整回路４を付加して。
して、遅延回路４１およびスイッチ４２からなる信号タ
イミング調整回路４を付加して。
クロック切替えに伴う波形等化フィルタｌに対する入力
信号のタイミング調整を行うようにした回路構成を示す
。
信号のタイミング調整を行うようにした回路構成を示す
。
クロック切替回路２が手動切替えの場合はスイッチ４２
もクロック切替回路２と連動して手動で切替えられ、ク
ロック切替回路２が制御手段３から切替え制御されると
きはスイッチ４２も同時に制御手段３から切替え制御さ
れる。遅延回路４１の遅延時間は、第１のクロックＣＬ
ＫＩの１６゜２ＭＨ，と第２のクロックＣＬＫ２の３２
． ４ＭＨ２との時間差だけ遅延する。
もクロック切替回路２と連動して手動で切替えられ、ク
ロック切替回路２が制御手段３から切替え制御されると
きはスイッチ４２も同時に制御手段３から切替え制御さ
れる。遅延回路４１の遅延時間は、第１のクロックＣＬ
ＫＩの１６゜２ＭＨ，と第２のクロックＣＬＫ２の３２
． ４ＭＨ２との時間差だけ遅延する。
第４図の実施例は、単位遅延要素１０１〜１０６に対応
してクロック切替回路２０１〜２０６を設け、単位遅延
要素１０ごとクロックＣＬＫを切替え可能とした例を示
す、この実施例は、たとえば、上述した波形等化フィル
タ１について、一定のサンプリングレート、３２．４Ｍ
Ｈ２では等化範囲が狭く、一定のサンプリングレー）、
１６゜２ＭＨ１では性能的に不足するような場合に、タ
ップ間隔を適切に切り換えることにより、既存のタップ
数でも最適な等化を実現するものである。
してクロック切替回路２０１〜２０６を設け、単位遅延
要素１０ごとクロックＣＬＫを切替え可能とした例を示
す、この実施例は、たとえば、上述した波形等化フィル
タ１について、一定のサンプリングレート、３２．４Ｍ
Ｈ２では等化範囲が狭く、一定のサンプリングレー）、
１６゜２ＭＨ１では性能的に不足するような場合に、タ
ップ間隔を適切に切り換えることにより、既存のタップ
数でも最適な等化を実現するものである。
クロックＣＬＫの切替えおよびクロックＣＬＫに対応し
た係数に１〜に５．、の切替えは制御手段３が行う。
た係数に１〜に５．、の切替えは制御手段３が行う。
本発明の波形等化フィルタ装置の波形等化フィルタは第
１図〜第４図に示した構成に限定されず他の種々の構成
の波形等化フィルタ、たとえば、第５図に示した転置型
トランスバーサルフィルタを用いた波形等化フィルタに
も適用可能である以上の実施例は、波形等化フィルタ装
置をＨＤＴＶシステムのＭＵＳＥデコーダ内の波形等化
に適用した例を示したが１本発明の波形等化フィルタ装
置は、歪み特性に応じて等化特性を切り換える必要があ
る他の種々の通信システムなどの用途に適用可能である
。
１図〜第４図に示した構成に限定されず他の種々の構成
の波形等化フィルタ、たとえば、第５図に示した転置型
トランスバーサルフィルタを用いた波形等化フィルタに
も適用可能である以上の実施例は、波形等化フィルタ装
置をＨＤＴＶシステムのＭＵＳＥデコーダ内の波形等化
に適用した例を示したが１本発明の波形等化フィルタ装
置は、歪み特性に応じて等化特性を切り換える必要があ
る他の種々の通信システムなどの用途に適用可能である
。
以上述べたように１本発明によれば、１個の波形等化フ
ィルタのサンプリングレートおよびタップ係数を歪み特
性に応じて切替えることにより。
ィルタのサンプリングレートおよびタップ係数を歪み特
性に応じて切替えることにより。
簡単な回路構成で歪み特性に応じた最適な信号波形等化
を行うことができる。
を行うことができる。
第１図は本発明の波形等化フィルタ装置の第１実施例回
路図、第２図は第１図の切替制御手段の動作処理フロー
チャート、第３図〜第５図はそれぞれ本発明の波形等化
フィルタ装置の第２〜第４の実施例回路図、第６図は本
発明の波形等化フィルタ装置が適用される１例としての
ＭＵＳＥデコーダの構成図である。 （符号の説明） ■・・・波形等化フィルタ ２・・・クロック切替回路。 ３・・・制御手段。 ４・・・信号タイミング調整回路。 １０１〜１０６・・・単位遅延要素。 １１１〜１１７・・・係数乗算器。 １２０〜１２６・・・加算回路。
路図、第２図は第１図の切替制御手段の動作処理フロー
チャート、第３図〜第５図はそれぞれ本発明の波形等化
フィルタ装置の第２〜第４の実施例回路図、第６図は本
発明の波形等化フィルタ装置が適用される１例としての
ＭＵＳＥデコーダの構成図である。 （符号の説明） ■・・・波形等化フィルタ ２・・・クロック切替回路。 ３・・・制御手段。 ４・・・信号タイミング調整回路。 １０１〜１０６・・・単位遅延要素。 １１１〜１１７・・・係数乗算器。 １２０〜１２６・・・加算回路。
Claims (1)
- 【特許請求の範囲】 １、単位遅延要素、係数乗算器を有する複数のタップか
らなる波形等化フィルタ、少なくとも２つの異なる周波
数のクロックを入力し１つのクロックを前記波形等化フ
ィルタの単位遅延要素のクロックとして出力するクロッ
ク切替回路、および、該クロック切替回路のクロック切
替えに対応して前記波形等化フィルタ内の係数乗算器の
タップ係数を切り換える制御手段を具備する波形等化フ
ィルタ装置。 ２、前記制御手段はそれぞれ異なるクロックにおける等
化特性を算出して相互比較し、最良の等化特性を提供す
るクロックを前記クロック切替回路から出力させるとと
もにそのクロックにおける最適のタップ係数を算出して
波形等化フィルタの係数乗算器に設定する請求項１記載
の波形等化フィルタ装置。 ３、前記波形等化フィルタの前段に、前記クロック切替
に伴う等化される信号切替のタイミングを調整する信号
タイミング調整回路を備えた請求項１または２記載の波
形等化フィルタ装置。 ４、前記クロック切替回路は前記波形等化フィルタの単
位遅延要素ごとに設けられ、単位遅延要素ごと前記クロ
ックを切替えるとともに、前記制御手段が対応するタッ
プ係数を前記係数乗算回路に設定する請求項１〜３のい
ずれかに記載の波形等化フィルタ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17969690A JP3168576B2 (ja) | 1990-07-09 | 1990-07-09 | 波形等化フィルタ装置 |
| US07/725,448 US5252932A (en) | 1990-07-09 | 1991-07-03 | Waveform equalizing filter unit |
| KR1019910011361A KR0180936B1 (ko) | 1990-07-09 | 1991-07-05 | 파형 등화 필터장치 |
| EP91306177A EP0466434B1 (en) | 1990-07-09 | 1991-07-08 | Waveform equalizing filter unit |
| DE69123648T DE69123648T2 (de) | 1990-07-09 | 1991-07-08 | Wellenformentzerrende Filtereinheit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17969690A JP3168576B2 (ja) | 1990-07-09 | 1990-07-09 | 波形等化フィルタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0468910A true JPH0468910A (ja) | 1992-03-04 |
| JP3168576B2 JP3168576B2 (ja) | 2001-05-21 |
Family
ID=16070278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17969690A Expired - Fee Related JP3168576B2 (ja) | 1990-07-09 | 1990-07-09 | 波形等化フィルタ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5252932A (ja) |
| EP (1) | EP0466434B1 (ja) |
| JP (1) | JP3168576B2 (ja) |
| KR (1) | KR0180936B1 (ja) |
| DE (1) | DE69123648T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009020139A1 (ja) * | 2007-08-06 | 2009-02-12 | Sony Corporation | 波形等化器およびその制御方法、並びに受信装置およびその制御方法 |
| JP2011055525A (ja) * | 2002-08-21 | 2011-03-17 | Qualcomm Inc | 仮想並列イコライザを備えた通信レシーバー |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2953132B2 (ja) * | 1991-09-12 | 1999-09-27 | 松下電器産業株式会社 | データ受信装置の等化器 |
| AT398660B (de) * | 1992-09-15 | 1995-01-25 | Kapsch Ag | Leitungsentzerrer |
| US5383145A (en) * | 1993-10-14 | 1995-01-17 | Matsushita Electric Industrial Co., Ltd. | Digital filter and digital signal processing system |
| FR2731310B1 (fr) * | 1995-03-02 | 1997-04-11 | Alcatel Telspace | Dispositif et procede de reception multidebit a filtrage unique d'interpolation et d'adaptation |
| US6563373B1 (en) * | 1997-10-02 | 2003-05-13 | Yozan, Inc. | Filter circuit utilizing a plurality of sampling and holding circuits |
| US9020024B1 (en) * | 2013-10-31 | 2015-04-28 | Avego Technologies General Ip (Singapore) Pte. Ltd. | Rate-adaptive equalizer that automatically initializes itself based on detected channel conditions, and a method |
| KR102177439B1 (ko) | 2019-12-06 | 2020-11-11 | 이봉대 | 원적외선을 함유하는 직물 제조방법 및 그 방법으로 제조된 원적외선을 함유하는 직물 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3715666A (en) * | 1971-03-30 | 1973-02-06 | Bell Telephone Labor Inc | Fast start-up system for transversal equalizers |
| JPS55134584A (en) * | 1979-04-06 | 1980-10-20 | Toshiba Corp | Signal processing system |
| DE3037778A1 (de) * | 1980-10-07 | 1982-05-19 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur zeitlichen korrektur von digitalen schaltsignalen |
| US4524424A (en) * | 1982-02-18 | 1985-06-18 | Rockwell International Corporation | Adaptive spectrum shaping filter |
| DE3485137D1 (de) * | 1983-04-26 | 1991-11-14 | Nec Corp | Transversalartige entzerrungsverfahren. |
| JPS6162241A (ja) * | 1984-09-04 | 1986-03-31 | Nec Corp | スイツチトキヤパシタ自動線路等化器 |
| JPS621312A (ja) * | 1985-06-27 | 1987-01-07 | Toshiba Corp | デイジタルフイルタ |
| DE3883673T2 (de) * | 1987-09-25 | 1994-03-03 | Japan Broadcasting Corp | Dekodierender Entzerrer. |
| US4759035A (en) * | 1987-10-01 | 1988-07-19 | Adtran | Digitally controlled, all rate equalizer |
| GB2214386A (en) * | 1988-01-08 | 1989-08-31 | Philips Electronic Associated | Signal equaliser |
| US5048055A (en) * | 1990-02-26 | 1991-09-10 | International Business Machines Corporation | Multi-data rate selectable equalizer |
-
1990
- 1990-07-09 JP JP17969690A patent/JP3168576B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-03 US US07/725,448 patent/US5252932A/en not_active Expired - Fee Related
- 1991-07-05 KR KR1019910011361A patent/KR0180936B1/ko not_active IP Right Cessation
- 1991-07-08 EP EP91306177A patent/EP0466434B1/en not_active Expired - Lifetime
- 1991-07-08 DE DE69123648T patent/DE69123648T2/de not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011055525A (ja) * | 2002-08-21 | 2011-03-17 | Qualcomm Inc | 仮想並列イコライザを備えた通信レシーバー |
| WO2009020139A1 (ja) * | 2007-08-06 | 2009-02-12 | Sony Corporation | 波形等化器およびその制御方法、並びに受信装置およびその制御方法 |
| JP2009044211A (ja) * | 2007-08-06 | 2009-02-26 | Sony Corp | 波形等化器およびその制御方法、並びに受信装置およびその制御方法 |
| US8385396B2 (en) | 2007-08-06 | 2013-02-26 | Sony Corporation | Waveform equalizer and method for controlling the same, as well as receiving apparatus and method for controlling the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0180936B1 (ko) | 1999-05-01 |
| EP0466434A2 (en) | 1992-01-15 |
| JP3168576B2 (ja) | 2001-05-21 |
| DE69123648D1 (de) | 1997-01-30 |
| US5252932A (en) | 1993-10-12 |
| EP0466434A3 (en) | 1993-05-05 |
| DE69123648T2 (de) | 1997-04-30 |
| KR920003773A (ko) | 1992-02-29 |
| EP0466434B1 (en) | 1996-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3817217B2 (ja) | 無線受信機 | |
| USRE37070E1 (en) | High definition television receiver | |
| US7050491B2 (en) | Adaptive equalization of digital modulating signal recovered from amplitude-modulated signal subject to multipath | |
| US5661528A (en) | Apparatus and method for controlling operation of a high defination television adaptive equalizer | |
| JP3613520B2 (ja) | Ｈｄｔｖ受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルｖｓｂ検出器 | |
| JP4323236B2 (ja) | 整合パルス整形フィルタを備える受信機 | |
| JPH0348687B2 (ja) | ||
| JPH0468910A (ja) | 波形等化フィルタ装置 | |
| US5208596A (en) | DAC distortion compensation | |
| EP1397880B1 (en) | Joint timing recovery and equalization for an n-antennae system | |
| US7552158B2 (en) | Digital filter and digital broadcasting receiver having the same | |
| US20090122203A1 (en) | Demodulator, method and receiver for demodulation | |
| JP2940326B2 (ja) | ゴースト除去装置 | |
| JP3256966B2 (ja) | テレビジョン信号処理装置 | |
| KR0169675B1 (ko) | Qam 및 vsb 신호 결정 궤환 등화기 | |
| JPH09135402A (ja) | 波形等化装置 | |
| JP2635668B2 (ja) | デジタル波形等化装置 | |
| KR100189359B1 (ko) | 등화기를 이용한 ntsc 신호의 y/c 분리 장치 | |
| JPH0723256A (ja) | 波形等化装置 | |
| JP2525448B2 (ja) | ゴ―スト除去装置 | |
| JPH04287573A (ja) | 波形等化用ｌｓｉ及び映像信号受信機 | |
| KR19980053222A (ko) | 등화기 탭의 적정 계수시간을 갱신하는 방법 | |
| JPH06245108A (ja) | テレビジョン受像機 | |
| JPH04100381A (ja) | Ｔｖ受像機用波形等化器 | |
| JP2001136414A (ja) | ゴースト除去装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |