JPH0468809A - ハイブリッド回路 - Google Patents
ハイブリッド回路Info
- Publication number
- JPH0468809A JPH0468809A JP2177339A JP17733990A JPH0468809A JP H0468809 A JPH0468809 A JP H0468809A JP 2177339 A JP2177339 A JP 2177339A JP 17733990 A JP17733990 A JP 17733990A JP H0468809 A JPH0468809 A JP H0468809A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- wire
- converter
- digital
- tables
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 230000006870 function Effects 0.000 claims description 64
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000012892 rational function Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims 13
- 238000004364 calculation method Methods 0.000 abstract description 25
- 238000005070 sampling Methods 0.000 abstract description 14
- 230000005540 biological transmission Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 14
- 238000007792 addition Methods 0.000 description 6
- 230000009466 transformation Effects 0.000 description 6
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- QCWQUWUCARNNRI-UHFFFAOYSA-N 3-ethyl-5,5,8,8-tetramethyl-6,7-dihydronaphthalene-2-carbaldehyde Chemical compound CC1(C)CCC(C)(C)C2=C1C=C(C=O)C(CC)=C2 QCWQUWUCARNNRI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
- H04B1/586—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa using an electronic circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/238—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers using initial training sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ディジタルバランシング回路を有するハイブリッド回路
に関し、 ハイブリッドトランスとアクティブハイブリッド回路と
の何れを２線４線変換部に用いた場合にも、簡単な切替
制御により適用できるディジタルバランシング回路を提
供することを目的とし、２線４線変換部と、回り込み成
分を打ち消す為のディジタルバランシング回路とを備え
たハイブリッド回路に於いて、前記ディジタルバランシ
ング回路は、前記２線４線変換部から２線回線側をみた
インピーダンスの原等価回路を、複数のコンデンサと複
数の抵抗とからなる梯子形回路とし、該梯子形回路の素
子値を前記２線４線変換部の構成に対応して設定する第
１の手段と、該原等価回路をオーバーサンプリング周波
数の双一次変換により２関数によるインピーダンス関数
に変換する第２の手段と、前記インピーダンス関数を伝
達関数に代入してフィルタ係数を算出する第３の手段と
、得られたフィルタ係数を用いたディジタルフィルタに
よりキャンセル信号を求める第４の手段とを含む構成と
した。
に関し、 ハイブリッドトランスとアクティブハイブリッド回路と
の何れを２線４線変換部に用いた場合にも、簡単な切替
制御により適用できるディジタルバランシング回路を提
供することを目的とし、２線４線変換部と、回り込み成
分を打ち消す為のディジタルバランシング回路とを備え
たハイブリッド回路に於いて、前記ディジタルバランシ
ング回路は、前記２線４線変換部から２線回線側をみた
インピーダンスの原等価回路を、複数のコンデンサと複
数の抵抗とからなる梯子形回路とし、該梯子形回路の素
子値を前記２線４線変換部の構成に対応して設定する第
１の手段と、該原等価回路をオーバーサンプリング周波
数の双一次変換により２関数によるインピーダンス関数
に変換する第２の手段と、前記インピーダンス関数を伝
達関数に代入してフィルタ係数を算出する第３の手段と
、得られたフィルタ係数を用いたディジタルフィルタに
よりキャンセル信号を求める第４の手段とを含む構成と
した。
本発明は、２線４線変換を行うハイブリッド回路に関す
るものである。
るものである。
２線４線変換部を有する２線式ＰＣＭチャネルユニット
は、受電側ユニットと、−４８Ｖの電圧を供給する給電
側ユニットとがある。これらのユニットは、２線４線変
換の為のハイブリッドトランスを用いる構成が一般的で
あるが、給電側ユニットはトランスを省略できるアクテ
ィブハイブリッド回路が多く用いられるようになった。
は、受電側ユニットと、−４８Ｖの電圧を供給する給電
側ユニットとがある。これらのユニットは、２線４線変
換の為のハイブリッドトランスを用いる構成が一般的で
あるが、給電側ユニットはトランスを省略できるアクテ
ィブハイブリッド回路が多く用いられるようになった。
又２線４線変換部のバランシング回路の機能を、ディジ
タル信号処理回路により構成している。このようなハイ
ブリッド回路に於いて経済化を図ることが要望されてい
る。
タル信号処理回路により構成している。このようなハイ
ブリッド回路に於いて経済化を図ることが要望されてい
る。
第９図は従来例のハイブリッドトランスを用いた場合の
ブロック図であり、ＴＩＰ、ＲＩＮＧは２線回線の端子
、５ＯＵＴ、ＲＩＮは４線回線の送信端子及び受信端子
、６１はハイブリッドトランス、６２．６３は粗ゲイン
調整回路、６４はディジタル・アナログ変換部、６５は
ＡＤ変換器（Ａ／Ｄ） 、６６はＤＡ変換器（Ｄ／Ａ）
、６７は加算回路、６８はバランシング回路、６９゜
７０はレベルの微調整及び損失等化を行う等化回路、７
１は直線符号りをμ則の圧伸副符号に変換する圧縮部（
Ｌ／μ）、７２はμ則の圧伸副符号を直線符号りに変換
する伸張部（μ／Ｌ）であり、６７〜７２の機能はディ
ジタル・シグナル・プロセッサで構成する。
ブロック図であり、ＴＩＰ、ＲＩＮＧは２線回線の端子
、５ＯＵＴ、ＲＩＮは４線回線の送信端子及び受信端子
、６１はハイブリッドトランス、６２．６３は粗ゲイン
調整回路、６４はディジタル・アナログ変換部、６５は
ＡＤ変換器（Ａ／Ｄ） 、６６はＤＡ変換器（Ｄ／Ａ）
、６７は加算回路、６８はバランシング回路、６９゜
７０はレベルの微調整及び損失等化を行う等化回路、７
１は直線符号りをμ則の圧伸副符号に変換する圧縮部（
Ｌ／μ）、７２はμ則の圧伸副符号を直線符号りに変換
する伸張部（μ／Ｌ）であり、６７〜７２の機能はディ
ジタル・シグナル・プロセッサで構成する。
受信端子ＲＩＮに加えられたμ則の圧伸副符号は、伸張
器７２により直線符号に変換され、等化回路７０により
レベルの微調整及び損失等化が行われ、ＤＡ変換器６６
とバランシング回路６８とに加えられ、ＤＡ変換器６６
により変換されたアナログ信号は、粗ゲイン調整回路６
３からハイブリッドトランス６１を介して端子ＴＩＰ、
ＲＩＮＧに接続された２線回線に送出される。
器７２により直線符号に変換され、等化回路７０により
レベルの微調整及び損失等化が行われ、ＤＡ変換器６６
とバランシング回路６８とに加えられ、ＤＡ変換器６６
により変換されたアナログ信号は、粗ゲイン調整回路６
３からハイブリッドトランス６１を介して端子ＴＩＰ、
ＲＩＮＧに接続された２線回線に送出される。
又２線回線から端子ＴＩＰ、ｔＮＧに加えられたアナロ
グ信号は、ハイブリッドトランス６１から粗ゲイン調整
回路６２を介して、ディジタル・アナログ変換部６４の
ＡＤ変換器６５に加えられ、ディジタル信号に変換され
て加算回路６７に加えられ、ディジタル信号処理回路６
８からの擬似エコー成分により回り込み成分が打ち消さ
れ、等化回路６９によりレベルの微調整及び損失等化が
行われ、圧縮部７１によりμ則の圧伸副符号に変換され
て、端子５ＯＵＴから送出される。
グ信号は、ハイブリッドトランス６１から粗ゲイン調整
回路６２を介して、ディジタル・アナログ変換部６４の
ＡＤ変換器６５に加えられ、ディジタル信号に変換され
て加算回路６７に加えられ、ディジタル信号処理回路６
８からの擬似エコー成分により回り込み成分が打ち消さ
れ、等化回路６９によりレベルの微調整及び損失等化が
行われ、圧縮部７１によりμ則の圧伸副符号に変換され
て、端子５ＯＵＴから送出される。
バランシング回路６８は、回り込みルートの伝達特性と
同様な伝達特性をディジタル処理により得るもので、そ
の他の機能と共にディジタル・シグナル・プロセッサに
より構成することができ、等化機能（ＥＱ）と補間フィ
ルタ機能（Ｆ Ｉ Ｌ）と回り込みルートの伝達関数機
能（Ｈ２）等をディジタル演算により実現し、ＤＡ変換
器６６→粗ゲイン調整回路６３→ハイブリッドトランス
６１→粗ゲイン調整回路６２→ＡＤ−変換器６４の回り
込みルートによるエコー成分を加算回路６７に於いて打
ち消すように動作するものである。
同様な伝達特性をディジタル処理により得るもので、そ
の他の機能と共にディジタル・シグナル・プロセッサに
より構成することができ、等化機能（ＥＱ）と補間フィ
ルタ機能（Ｆ Ｉ Ｌ）と回り込みルートの伝達関数機
能（Ｈ２）等をディジタル演算により実現し、ＤＡ変換
器６６→粗ゲイン調整回路６３→ハイブリッドトランス
６１→粗ゲイン調整回路６２→ＡＤ−変換器６４の回り
込みルートによるエコー成分を加算回路６７に於いて打
ち消すように動作するものである。
又第１０図は従来例のアクティブハイブリッド回路を用
いた場合のブロック図であり、ＴＩＰ。
いた場合のブロック図であり、ＴＩＰ。
ＲＩＮＧは２線回線の端子、５ＯＵＴ、ＲＩＮは４線回
線の端子、８１は非反転増幅器、８２は反転増幅器、８
３は差動増幅器、８４．８５は粗ゲイン調整回路、８６
はディジタル・アナログ変換部、８７はＡＤ変換器（Ａ
／Ｄ） 、８８はＤＡ変換器（Ｄ／Ａ） 、８９は加算
回路、９０はバランシング回路、９１．９２は等化回路
、９３は直線符号りをμ則の圧伸副符号に変換する圧縮
部（Ｌ／μ）、９４はμ則の圧伸副符号を直線符号りに
変換する伸張部（μ／Ｌ） 、Ｒ＋ 、Ｃｔは終端イン
ピーダンスを構成する抵抗及びコンデンサである。なお
、一般には、８９〜９４の部分は、ディジタル・シグナ
ル・プロセッサによって構成される。
線の端子、８１は非反転増幅器、８２は反転増幅器、８
３は差動増幅器、８４．８５は粗ゲイン調整回路、８６
はディジタル・アナログ変換部、８７はＡＤ変換器（Ａ
／Ｄ） 、８８はＤＡ変換器（Ｄ／Ａ） 、８９は加算
回路、９０はバランシング回路、９１．９２は等化回路
、９３は直線符号りをμ則の圧伸副符号に変換する圧縮
部（Ｌ／μ）、９４はμ則の圧伸副符号を直線符号りに
変換する伸張部（μ／Ｌ） 、Ｒ＋ 、Ｃｔは終端イン
ピーダンスを構成する抵抗及びコンデンサである。なお
、一般には、８９〜９４の部分は、ディジタル・シグナ
ル・プロセッサによって構成される。
ディジタル・アナログ変換部８６やバランシング回路９
０については、第９図に於けるディジタル・アナログ変
換部６４やバランシング回路６８と構成や動作は同様で
あるが、伝達関数Ｈ１は、ハイブリッドトランス６１を
用いた場合と相違することになる。又回り込みルートは
、ＤＡ変換器８８→粗ゲイン調整回路８５→非反転増幅
器８１及び反転増幅器８２→差動増幅器８３→粗ゲイン
調整回路８４→ＡＤ変換器８７となり、第９図に示す場
合と同様に、バランシング回路９０により、等化機能（
ＥＱ）、補間フィルタ機能（ＦＩＬ）。
０については、第９図に於けるディジタル・アナログ変
換部６４やバランシング回路６８と構成や動作は同様で
あるが、伝達関数Ｈ１は、ハイブリッドトランス６１を
用いた場合と相違することになる。又回り込みルートは
、ＤＡ変換器８８→粗ゲイン調整回路８５→非反転増幅
器８１及び反転増幅器８２→差動増幅器８３→粗ゲイン
調整回路８４→ＡＤ変換器８７となり、第９図に示す場
合と同様に、バランシング回路９０により、等化機能（
ＥＱ）、補間フィルタ機能（ＦＩＬ）。
回り込みルートの伝達関数機能（Ｈｔ ）を実現し、回
り込みルートによるエコー成分を加算回路８゛９に於い
て打ち消すものである。
り込みルートによるエコー成分を加算回路８゛９に於い
て打ち消すものである。
第１１図はアクティブハイブリッド回路の主要部を示す
ものであり、第１．０図と同一符号は同一部分を示し、
９５．９６はトランジスタ、９７は加算回路、９８はエ
コー成分の打ち消し回路である。−４８Ｖの電圧がトラ
ンジスタ９６を介して端子ＲＩＮＧに印加され、端子Ｔ
ＩＰ、ＲＩＮＧに接続された２線回線に対する給電が行
われる。
ものであり、第１．０図と同一符号は同一部分を示し、
９５．９６はトランジスタ、９７は加算回路、９８はエ
コー成分の打ち消し回路である。−４８Ｖの電圧がトラ
ンジスタ９６を介して端子ＲＩＮＧに印加され、端子Ｔ
ＩＰ、ＲＩＮＧに接続された２線回線に対する給電が行
われる。
第９図に示すハイブリッドトランスを用いた場合の回り
込みに関する伝達関数Ｈｔは、端子ＴＩＰ、ＲＩＮＧか
ら２線回線側をみたインピーダンスを２とすると、 と表される。但し、Ｒ＋ はハイブリッドトランス６１
の基準となるインピーダンスレベルを示す標準インピー
ダンスであり、ハイブリッドトランスの中間タップとア
ースとの間に接続する抵抗の約２倍の値である。
込みに関する伝達関数Ｈｔは、端子ＴＩＰ、ＲＩＮＧか
ら２線回線側をみたインピーダンスを２とすると、 と表される。但し、Ｒ＋ はハイブリッドトランス６１
の基準となるインピーダンスレベルを示す標準インピー
ダンスであり、ハイブリッドトランスの中間タップとア
ースとの間に接続する抵抗の約２倍の値である。
又第１０図に示すアクティブハイブリッド回路を用いた
場合の回り込みに関する伝達関数Ｈ１は、と表される。
場合の回り込みに関する伝達関数Ｈ１は、と表される。
ここで、ｚｌは、抵抗Ｒ３とコンデンサＣＩとの直列回
路のインピーダンスであり、αはアドミッタンスの次元
を持つ定数である。
路のインピーダンスであり、αはアドミッタンスの次元
を持つ定数である。
従って、ハイブリッドトランスを用いた場合とアクティ
ブハイブリッド回路を用いた場合とに於いては、異なる
バランシング回路を設けることになる。
ブハイブリッド回路を用いた場合とに於いては、異なる
バランシング回路を設けることになる。
回り込み成分を打ち消す回路をアナログ領域で実現する
場合は、主として演算増幅器と抵抗とコンデンサとの組
合せによる回路が用いられる。例えば、第１２図はアク
ティブハイブリッド回路のバランシング回路の一例を示
し、演算増幅器９９の一端子に接続された抵抗Ｒと、こ
の一端子と出力端子との間のインピーダン・スＺｘとに
より、伝達関数は（−Ｚ ｘ ／ Ｒ）となる、従って
、（２）式と比べると、 Ｚｘ−Ｚ−Ｚ ”／ （Ｚ＋Ｚ ’） Ｒ＝１／α が成立すれば、第１１図に於ける加算回路９７に於いて
回り込み成分を打ち消すことができる。
場合は、主として演算増幅器と抵抗とコンデンサとの組
合せによる回路が用いられる。例えば、第１２図はアク
ティブハイブリッド回路のバランシング回路の一例を示
し、演算増幅器９９の一端子に接続された抵抗Ｒと、こ
の一端子と出力端子との間のインピーダン・スＺｘとに
より、伝達関数は（−Ｚ ｘ ／ Ｒ）となる、従って
、（２）式と比べると、 Ｚｘ−Ｚ−Ｚ ”／ （Ｚ＋Ｚ ’） Ｒ＝１／α が成立すれば、第１１図に於ける加算回路９７に於いて
回り込み成分を打ち消すことができる。
一般に２線回線側をみたインピーダンスＺは、ケーブル
長１種類等によって異なるから、Ｚｘとしては代表的な
ケーブル長に合わせて複数種類用意し、それを切替える
構成が普通である。最も代表的なＺｘは（Ｚ’／２）で
あり、通常、Ｚｌは系の標準終端インピーダンスで、Ｚ
もケーブル等が理想的である場合はＺｌに等しくなる。
長１種類等によって異なるから、Ｚｘとしては代表的な
ケーブル長に合わせて複数種類用意し、それを切替える
構成が普通である。最も代表的なＺｘは（Ｚ’／２）で
あり、通常、Ｚｌは系の標準終端インピーダンスで、Ｚ
もケーブル等が理想的である場合はＺｌに等しくなる。
又２線４線変換に於ける回り込み成分を打ち消す回路を
、ディジタル信号処理回路により実現する技術は、ハイ
ブリッドトランスを用いた場合について、例えば、米国
電気電子技術者協会会報に、ＡＬＦＲＥＤ ＦＥＴＴ
ＷＥＩＳ著“ＷＡＶＥＤＩＧＩＴＡＬ ＦＩＬＴＥＲ
：ＴＨＥＯＲＹＡＮＤ ＰＲＡＣＴＩＣＥ” （Ｐ
ｒｏｃｅｅｄｉｎｇｓ ｏｆｔｈｅ Ｉ Ｅ Ｅ
Ｅ、 Ｖｏｌ、７４． ｋ２． （Ｆｅｂｒｕａｒｙ１
９８６）の第３１４頁）として説明されている。
、ディジタル信号処理回路により実現する技術は、ハイ
ブリッドトランスを用いた場合について、例えば、米国
電気電子技術者協会会報に、ＡＬＦＲＥＤ ＦＥＴＴ
ＷＥＩＳ著“ＷＡＶＥＤＩＧＩＴＡＬ ＦＩＬＴＥＲ
：ＴＨＥＯＲＹＡＮＤ ＰＲＡＣＴＩＣＥ” （Ｐ
ｒｏｃｅｅｄｉｎｇｓ ｏｆｔｈｅ Ｉ Ｅ Ｅ
Ｅ、 Ｖｏｌ、７４． ｋ２． （Ｆｅｂｒｕａｒｙ１
９８６）の第３１４頁）として説明されている。
前述の従来例のハイブリッド回路に於いて、回り込み成
分を打ち消す為のバランシング回路は、次数を少なくし
て演夏処理量を低減する為及び既存のアナログ方式の２
線式ＰＣＭチャネルユニットとの互換性の点から、２線
回線側をみたインピーダンスＺは、抵抗Ｒとコンデンサ
Ｃとからなる２段の梯子形回路のインピーダンスである
べきであるが、このようなアナログ２端子回路から２関
数として、（１）式及び（２）式を導出する手法が知ら
れていなかった。又前述のように、ハイブリッドトラン
スを用いた場合とアクティブハイブリッド回路を用いた
場合とに於いて、バランシング回路は異なる回路を用い
ることになり、従って、同一構成のユニットを製作する
ことができないのでコストアップとなる欠点があった。
分を打ち消す為のバランシング回路は、次数を少なくし
て演夏処理量を低減する為及び既存のアナログ方式の２
線式ＰＣＭチャネルユニットとの互換性の点から、２線
回線側をみたインピーダンスＺは、抵抗Ｒとコンデンサ
Ｃとからなる２段の梯子形回路のインピーダンスである
べきであるが、このようなアナログ２端子回路から２関
数として、（１）式及び（２）式を導出する手法が知ら
れていなかった。又前述のように、ハイブリッドトラン
スを用いた場合とアクティブハイブリッド回路を用いた
場合とに於いて、バランシング回路は異なる回路を用い
ることになり、従って、同一構成のユニットを製作する
ことができないのでコストアップとなる欠点があった。
又アクティブハイブリッド回路を用いた場合、伝達間数
Ｈ１を総てディジタル信号処理により得るようにした時
、大振幅信号が入力されてＡＤ変換器８７に加えられる
と、ＡＤ変換器８７ではオーバーロードとなり、歪が大
きくなる欠点があった。
Ｈ１を総てディジタル信号処理により得るようにした時
、大振幅信号が入力されてＡＤ変換器８７に加えられる
と、ＡＤ変換器８７ではオーバーロードとなり、歪が大
きくなる欠点があった。
本発明は、ハイブリッドトランスとアクティブハイブリ
ッド回路との何れを２線４線変換部に用いた場合にも、
簡単な切替制御により適用できるディジタルバランシン
グ回路を提供することを目的とするものである。
ッド回路との何れを２線４線変換部に用いた場合にも、
簡単な切替制御により適用できるディジタルバランシン
グ回路を提供することを目的とするものである。
〔課題を解決するための手段］
本発明のハイブリッド回路は、ディジタル信号処理回路
によりディジタルバランシング回路の機能を実現したも
のであり、第１図を参照して説明する。
によりディジタルバランシング回路の機能を実現したも
のであり、第１図を参照して説明する。
２線回線の端子ＴＩＰ、ＲＩＮＧと、４線回線の送信端
子５ＯＵＴと受信端子ＲＩＮとの間で、２線４線変換を
行う２線４線変換部１と、回り込み成分を打ち消す為の
ディジタルバランシング回路２とを備えたハイブリッド
回路に於いて、ディジタルバランシング回路２は、２線
４線変換部１から２線回線側をみたインピーダンスの原
等価回路を、複数のコンデンサと複数の抵抗とからなる
梯子形回路とし、この梯子形回路の素子値を２線４線変
換部１の構成に対応して設定する第１の手段と、原等価
回路をオーバーサンプリング周波数の双一次変換により
２関数によるインピーダンス関数に変換する第２の手段
と、インピーダンス関数を伝達関数に代入してフィルタ
係数を夏山する第３の手段とを含む構成としたものであ
る。
子５ＯＵＴと受信端子ＲＩＮとの間で、２線４線変換を
行う２線４線変換部１と、回り込み成分を打ち消す為の
ディジタルバランシング回路２とを備えたハイブリッド
回路に於いて、ディジタルバランシング回路２は、２線
４線変換部１から２線回線側をみたインピーダンスの原
等価回路を、複数のコンデンサと複数の抵抗とからなる
梯子形回路とし、この梯子形回路の素子値を２線４線変
換部１の構成に対応して設定する第１の手段と、原等価
回路をオーバーサンプリング周波数の双一次変換により
２関数によるインピーダンス関数に変換する第２の手段
と、インピーダンス関数を伝達関数に代入してフィルタ
係数を夏山する第３の手段とを含む構成としたものであ
る。
又２線４線変換部１をハイブリッドトランスにより構成
した場合、ディジタルバランシング回路２は、２線回線
側をみたインピーダンスがｚ −１に関する有理関数と
して、 Ｉｔ （Ｚ−’） ａ６十ａｌＺ −’ ＋ａｚＺ −” ＋ °゛＋ａ
ｗａ Ｚｌ 十ｂｌ Ｚ−’＋ｂｉＺ−ｆｆｉ＋ ・
・十ｂ 、ｚ−”として与えられるとき、Ｒ，を標準イ
ンピーダンスとして、ｋ＝ｉ／ （１＋ （ａｏ ／Ｒ
＋ ））を基に、 の係数を求める手段と、この係数を用いて下記の伝遍関
数Ｈｚ （ｚ−’）を持つディジタルフィルタにより
、 Ｈｔ （ｚ−’） １ ＋Ｂ、 ｚ−鳳＋Ｂ、ｚ−”十・−十Ｂ 、 ｚ−
”キャンセル信号を求める手段とを含むものである。
した場合、ディジタルバランシング回路２は、２線回線
側をみたインピーダンスがｚ −１に関する有理関数と
して、 Ｉｔ （Ｚ−’） ａ６十ａｌＺ −’ ＋ａｚＺ −” ＋ °゛＋ａ
ｗａ Ｚｌ 十ｂｌ Ｚ−’＋ｂｉＺ−ｆｆｉ＋ ・
・十ｂ 、ｚ−”として与えられるとき、Ｒ，を標準イ
ンピーダンスとして、ｋ＝ｉ／ （１＋ （ａｏ ／Ｒ
＋ ））を基に、 の係数を求める手段と、この係数を用いて下記の伝遍関
数Ｈｚ （ｚ−’）を持つディジタルフィルタにより
、 Ｈｔ （ｚ−’） １ ＋Ｂ、 ｚ−鳳＋Ｂ、ｚ−”十・−十Ｂ 、 ｚ−
”キャンセル信号を求める手段とを含むものである。
又２線４線変換部１をアクティブハイブリッド回路に構
成した場合、ディジタルバランシング回路２は、２線４
線変換部（１）から２線回線側をみたインピーダンスが
２− ＋に関する有理関数として、 １＠ （ｚ−’） １ ＋ｂ、 ｚ −監＋ｌ）、ｚ−”＋ ・ −
十ｂ ａ ｚ−”として与えられるとき、Ｒ１を標
準特性インピーダンス、αを所定の周波数成分の回り込
みルートのゲインを定める為のアドミッタンスとして、
Ａ ｅ ”” ＤＩ： ’ ａ ｍ ＋ Ａ Ｉ ＝Ｏ
ｆ ’ ａ ＩａＡ冨 鴛α・ａ冨 、 ・ ・ ・Ａ
、＝α慢ａ。
成した場合、ディジタルバランシング回路２は、２線４
線変換部（１）から２線回線側をみたインピーダンスが
２− ＋に関する有理関数として、 １＠ （ｚ−’） １ ＋ｂ、 ｚ −監＋ｌ）、ｚ−”＋ ・ −
十ｂ ａ ｚ−”として与えられるとき、Ｒ１を標
準特性インピーダンス、αを所定の周波数成分の回り込
みルートのゲインを定める為のアドミッタンスとして、
Ａ ｅ ”” ＤＩ： ’ ａ ｍ ＋ Ａ Ｉ ＝Ｏ
ｆ ’ ａ ＩａＡ冨 鴛α・ａ冨 、 ・ ・ ・Ａ
、＝α慢ａ。
の係数を求める手段と、これらの係数を用いて下記の伝
達間数Ｈａ （ｚ−’）を持つディジタルフィルタに
より、 ）Ｉａ （ｚ−’） １ ＋ｂ＋ Ｚ”＋ｂ＊Ｚ −”＋ ・・十ｂ 、ｚ
−”キャンセル信号を求める手段とを含むものである。
達間数Ｈａ （ｚ−’）を持つディジタルフィルタに
より、 ）Ｉａ （ｚ−’） １ ＋ｂ＋ Ｚ”＋ｂ＊Ｚ −”＋ ・・十ｂ 、ｚ
−”キャンセル信号を求める手段とを含むものである。
又２線４線変換部１をアクティブハイブリッド回路によ
り構成し、このアクティブハイブリッド回路とディジタ
ル・アナログ変換部との間に、４線回線の受信端子ＲＩ
Ｎから４線回線の送信端子５ＯＵＴに回り込む成分を粗
く打ち消す為のバイパス回路を設け、ディジタルバラン
シング回路２は、バイパス回路による回り込み成分の打
ち消し残差成分を打ち消す構成としたものである。
り構成し、このアクティブハイブリッド回路とディジタ
ル・アナログ変換部との間に、４線回線の受信端子ＲＩ
Ｎから４線回線の送信端子５ＯＵＴに回り込む成分を粗
く打ち消す為のバイパス回路を設け、ディジタルバラン
シング回路２は、バイパス回路による回り込み成分の打
ち消し残差成分を打ち消す構成としたものである。
又２線４線変換部ｌをアクティブハイブリッド回路によ
り構成し、ディジタルバランシング回路２は、２線４線
変換部１から２線回線側をみたインピーダンスが２−１
に関する有理関数として、Ｉａ （Ｚ−’） ａ＠＋ａ、ｚ−’十ａｚＺ−”十−・＋ａ 、 ｚ−
”１＋ｂｉｚ−’＋ｂ、ｚ−”＋−−＋ｔ）、ｚ−”と
して与えられるとき、Ｒｔを標準特性インピーダンス、
αを所定の周波数成分の回り込みルートのゲインを定め
る為のアドミッタンスとして、を算出する手段と、この
手段により算出された係数を用いて、伝達関数Ｈａ
（Ｚ−’）が、Ｈａ （ｚ−’） Ａ、 ＋Ａ、ｚ−’＋Ａ、ｚ−”＋ ・・＋Ａ ａ 、
ｚ−”ｔ ＋ｂ、ｚ−’＋ｂ、ｚ−”＋ ・−＋ｂ 、
ｚであるディジタルフィルタによりキャンセル信号を
求める手段とを含む構成とした。
り構成し、ディジタルバランシング回路２は、２線４線
変換部１から２線回線側をみたインピーダンスが２−１
に関する有理関数として、Ｉａ （Ｚ−’） ａ＠＋ａ、ｚ−’十ａｚＺ−”十−・＋ａ 、 ｚ−
”１＋ｂｉｚ−’＋ｂ、ｚ−”＋−−＋ｔ）、ｚ−”と
して与えられるとき、Ｒｔを標準特性インピーダンス、
αを所定の周波数成分の回り込みルートのゲインを定め
る為のアドミッタンスとして、を算出する手段と、この
手段により算出された係数を用いて、伝達関数Ｈａ
（Ｚ−’）が、Ｈａ （ｚ−’） Ａ、 ＋Ａ、ｚ−’＋Ａ、ｚ−”＋ ・・＋Ａ ａ 、
ｚ−”ｔ ＋ｂ、ｚ−’＋ｂ、ｚ−”＋ ・−＋ｂ 、
ｚであるディジタルフィルタによりキャンセル信号を
求める手段とを含む構成とした。
又ディジタルバランシング回路２に補間フィルタ３を縦
続接続し、この補間フィルタ３の信号帯域付近の伝達特
性を、回り込みルートの２線４線変換部１以外の部分に
於いて生じる振幅１位相特性に合わせるように設定した
ものである。
続接続し、この補間フィルタ３の信号帯域付近の伝達特
性を、回り込みルートの２線４線変換部１以外の部分に
於いて生じる振幅１位相特性に合わせるように設定した
ものである。
又２線４線変換部１をハイブリッドトランスとアクティ
ブハイブリッド回路との何れかにより構成した場合の絶
対遅延差を、補間フィルタ３の係数の一部を変更して補
正するものである。
ブハイブリッド回路との何れかにより構成した場合の絶
対遅延差を、補間フィルタ３の係数の一部を変更して補
正するものである。
２線４線変換部１は、ハイブリッドトランスかアクティ
ブハイブリッド回路により構成され、ディジタルバラン
シング回路２は、ディジタル・シグナル・プロセッサ（
ＤＳＰ）等による演算機能によって、第１．第２．第３
の手段が実現されるものである。第１の手段は、２線４
線変換部１から２線回線側をみたインピーダンスの表す
複数のコンデンサと複数の抵抗とからなる梯子形回路の
素子値を、２線回線のケーブル条件や終端インピーダン
ス等を基に設定するものである。又第２の手段は、設定
された素子値を基にオーバーサンプリング周波数の双一
次変換により２関数のインピーダンス関数に変換するも
のである。又第３の手段は、インピーダンス関数を伝達
関数に代入することにより、フィルタ係数を算出するも
のである。
ブハイブリッド回路により構成され、ディジタルバラン
シング回路２は、ディジタル・シグナル・プロセッサ（
ＤＳＰ）等による演算機能によって、第１．第２．第３
の手段が実現されるものである。第１の手段は、２線４
線変換部１から２線回線側をみたインピーダンスの表す
複数のコンデンサと複数の抵抗とからなる梯子形回路の
素子値を、２線回線のケーブル条件や終端インピーダン
ス等を基に設定するものである。又第２の手段は、設定
された素子値を基にオーバーサンプリング周波数の双一
次変換により２関数のインピーダンス関数に変換するも
のである。又第３の手段は、インピーダンス関数を伝達
関数に代入することにより、フィルタ係数を算出するも
のである。
それにより、ハイブリッドトランスを用いた場合でも、
又アクティブハイブリッド回路を用いた場合でも、同一
回路構成で４線回線の受信端子ＲＩＮから４線回線の送
信端子５ＯＵＴへの回り込み成分を打ち消すことができ
る。
又アクティブハイブリッド回路を用いた場合でも、同一
回路構成で４線回線の受信端子ＲＩＮから４線回線の送
信端子５ＯＵＴへの回り込み成分を打ち消すことができ
る。
又バイパス回路は、一定のゲインを有し、４線回線の受
信端子ＲＩＮから４線回線の送信端子５ＯＵＴに回り込
む成分を粗く打ち消すように、−部の信号をバイパスす
るものであり、それにより、２線回線から４線回線の送
信端子５ＯＵＴへ送信する場合のＡＤ変換器のオーバー
ロードを防止することができる。
信端子ＲＩＮから４線回線の送信端子５ＯＵＴに回り込
む成分を粗く打ち消すように、−部の信号をバイパスす
るものであり、それにより、２線回線から４線回線の送
信端子５ＯＵＴへ送信する場合のＡＤ変換器のオーバー
ロードを防止することができる。
又ディジタルバランシング回路２に於いて基本サンプリ
ング周波数の数倍のオーバーサンプリング周波数での双
一次変換により、原等価回路を２関数のインピーダンス
関数に変換することにより、変換前後のインピーダンス
の差を信号帯域内で小さくすることができるが、その場
合、オーバーサンプリングする為の補間フィルタ３の挿
入が必要である。この補間フィルタ３の信号帯域内及び
付近の伝達特性を、回り込みルートに於ける２線４線変
換部１の部分を除いた部分で生じる振幅１位相特性に合
わせることにより、振幅等化器や位相等化器を省略する
ことができるものである。
ング周波数の数倍のオーバーサンプリング周波数での双
一次変換により、原等価回路を２関数のインピーダンス
関数に変換することにより、変換前後のインピーダンス
の差を信号帯域内で小さくすることができるが、その場
合、オーバーサンプリングする為の補間フィルタ３の挿
入が必要である。この補間フィルタ３の信号帯域内及び
付近の伝達特性を、回り込みルートに於ける２線４線変
換部１の部分を除いた部分で生じる振幅１位相特性に合
わせることにより、振幅等化器や位相等化器を省略する
ことができるものである。
又２線４線変換部１をハイブリッドトランスにより構成
した場合とアクティブハイブリッド回路により構成した
場合とに於いて、絶対遅延時間が異なることになり、遅
延等化器が必要となるが、補間フィルタ３の係数の一部
を変更することにより、絶対遅延時間差を補正すること
ができるものである。
した場合とアクティブハイブリッド回路により構成した
場合とに於いて、絶対遅延時間が異なることになり、遅
延等化器が必要となるが、補間フィルタ３の係数の一部
を変更することにより、絶対遅延時間差を補正すること
ができるものである。
以下図面を参照して本発明の実施例について詳細に説明
する。
する。
第２図は本発明の一実施例のブロック図であり、１１は
ハイブリッドトランス、１２．１３は粗ゲイン調整回路
、１４はディジタル・アナログ変換部、１５はＡＤ変換
器（Ａ／Ｄ）、１６はＤＡ変換器（Ｄ／Ａ）、１７は加
算回路、１８は平坦ゲイン演算部、１９はディジタルバ
ランシング回路演算部、２０は補間フィルタ演算部、２
１はハイブリッドトランス用係数算出部、２２はアクテ
ィブハイブリッド回路用係数算出部、２３は補間フィル
タ係数選択部、２４はセレクタ、２５はインピーダンス
関数の演算部、２６は素子値設定部、２７．２８はレベ
ルの微調整及び損失等化を行う等化回路、２９は直線符
号りをμ則の圧伸則符号に変換する圧縮部（Ｌ／μ）、
３０はμ則の圧伸則符号を直線符号りに変換する伸張部
（μ／Ｌ）、Ｔ ｒ Ｐ、ＲＩＮＧは２ｍ回線の端子、
５ＯＵＴ。
ハイブリッドトランス、１２．１３は粗ゲイン調整回路
、１４はディジタル・アナログ変換部、１５はＡＤ変換
器（Ａ／Ｄ）、１６はＤＡ変換器（Ｄ／Ａ）、１７は加
算回路、１８は平坦ゲイン演算部、１９はディジタルバ
ランシング回路演算部、２０は補間フィルタ演算部、２
１はハイブリッドトランス用係数算出部、２２はアクテ
ィブハイブリッド回路用係数算出部、２３は補間フィル
タ係数選択部、２４はセレクタ、２５はインピーダンス
関数の演算部、２６は素子値設定部、２７．２８はレベ
ルの微調整及び損失等化を行う等化回路、２９は直線符
号りをμ則の圧伸則符号に変換する圧縮部（Ｌ／μ）、
３０はμ則の圧伸則符号を直線符号りに変換する伸張部
（μ／Ｌ）、Ｔ ｒ Ｐ、ＲＩＮＧは２ｍ回線の端子、
５ＯＵＴ。
ＲＩＮは４線回線の送信端子及び受信端子である。
なお、通常は、第２図の１７〜３００機能は、ディジタ
ル・シグナル・プロセッサ（ＤＳＰ）等のディジタル信
号処理回路により実現される。
ル・シグナル・プロセッサ（ＤＳＰ）等のディジタル信
号処理回路により実現される。
この実施例は、２線４線変換部としてハイブリッドトラ
ンスを用いた場合を示し、端子Ｔ Ｉ Ｐ。
ンスを用いた場合を示し、端子Ｔ Ｉ Ｐ。
ＲＩＮＧに２線回線が接続される。又素子値設定部２６
に、２線回線のケーブル長、ケーブル種別等のケーブル
条件や終端インピーダンス等を含む回線情報ｉｓと、ハ
イブリッドトランス用かアクティブハイブリッド回路用
かを示す識別情報ａｔＳとが加えられ、第４図に示す原
等価回路についての素子値が設定される。この素子値は
２関数のインピーダンス関数演算部２５に加えられる。
に、２線回線のケーブル長、ケーブル種別等のケーブル
条件や終端インピーダンス等を含む回線情報ｉｓと、ハ
イブリッドトランス用かアクティブハイブリッド回路用
かを示す識別情報ａｔＳとが加えられ、第４図に示す原
等価回路についての素子値が設定される。この素子値は
２関数のインピーダンス関数演算部２５に加えられる。
又識別情報ａｔｓによりセレクタ２４及び補間フィルタ
の係数選択部２３が制御され、ハイブリッドトランス用
かアクティブハイブリッド回路用かの切替えが行われる
。
の係数選択部２３が制御され、ハイブリッドトランス用
かアクティブハイブリッド回路用かの切替えが行われる
。
素子値設定部２６がＣＲ梯子形回路からなる原等価回路
の素子値を設定する第１の手段に相当し、インピーダン
ス関数演算部２５が、原等価回路をオーバーサンプリン
グ周波数の双一次変換により２関数のインピーダンス関
数に変換する第２の手段に相当し、係数算出部２１．２
２及びディジタルバランシング回路演算部１９が、゛イ
ンピーダンス関数を伝達関数に代入してフィルタ係数を
算出する第３の手段に相当することになる。
の素子値を設定する第１の手段に相当し、インピーダン
ス関数演算部２５が、原等価回路をオーバーサンプリン
グ周波数の双一次変換により２関数のインピーダンス関
数に変換する第２の手段に相当し、係数算出部２１．２
２及びディジタルバランシング回路演算部１９が、゛イ
ンピーダンス関数を伝達関数に代入してフィルタ係数を
算出する第３の手段に相当することになる。
又粗ゲイン調整回路１２．１３のゲインを制御する送信
粗ゲイン設定情報ｓｇ及び受信粗ゲイン設定情報ｒｇが
、各演算部や係数算出部等を構成するディジタル信号処
理回路から加えられると共に平坦ゲイン演算部１８にも
加えられ、粗ゲイン調整回路１２．１３のゲインの粗調
整に従って、回り込み成分を打ち消す為のレベル調整が
行われる。なお、送信及び受信粗ゲイン設定情報ｓｇ。
粗ゲイン設定情報ｓｇ及び受信粗ゲイン設定情報ｒｇが
、各演算部や係数算出部等を構成するディジタル信号処
理回路から加えられると共に平坦ゲイン演算部１８にも
加えられ、粗ゲイン調整回路１２．１３のゲインの粗調
整に従って、回り込み成分を打ち消す為のレベル調整が
行われる。なお、送信及び受信粗ゲイン設定情報ｓｇ。
ｒｇの出力経路は簡略化して示している。
２線４線変換部を図示のようにハイブリッドトランス１
１により構成した場合、端子ＴＩＰ、ＲＩＮＧから２線
回線側をみた等価回路は、例えば、第３図のインピーダ
ンス近似回路のように、抵抗Ｒｚ、ＲｓとジンデンサＣ
ｔ、Ｃｓとからなる梯子形回路で表すことができる。こ
のインピーダンス近似回路による等価回路は、Ｃ３＝２
．１６μＦの固定の素子値とし、他の素子値は、ケーブ
ル長。
１により構成した場合、端子ＴＩＰ、ＲＩＮＧから２線
回線側をみた等価回路は、例えば、第３図のインピーダ
ンス近似回路のように、抵抗Ｒｚ、ＲｓとジンデンサＣ
ｔ、Ｃｓとからなる梯子形回路で表すことができる。こ
のインピーダンス近似回路による等価回路は、Ｃ３＝２
．１６μＦの固定の素子値とし、他の素子値は、ケーブ
ル長。
ケーブル種類等のケーブル条件によって変更する必要が
あるが、遠端を、６００Ω＋２．１６μＦ又は９０（１
＋２．１６μＦで終端したペアケーブルのインピーダン
スを良く表している。
あるが、遠端を、６００Ω＋２．１６μＦ又は９０（１
＋２．１６μＦで終端したペアケーブルのインピーダン
スを良く表している。
又アクティブハイブリッド回路を用いた場合のバランシ
ング回路は、Ｚ−Ｚ’／（Ｚ＋Ｚ”）を表す第４図のイ
ンピーダンス近似回路となり、抵抗Ｒ１とコンデンサＣ
３との直列回路が第３図に示す回路に付加されたものと
なる。従って、第４図に示す梯子形回路を原等価回路と
して、ノλイブリッドトランスを用いた場合には、抵抗
Ｒ３を無限大とするか又はコンデンサＣＩを零とすれば
良いことになり、第４図のインピーダンス近似回路を、
ハイブリッドトランスを用いた場合と、アクティブハイ
ブリッド回路を用いた場合とに対して共用の等価回路と
することができる。
ング回路は、Ｚ−Ｚ’／（Ｚ＋Ｚ”）を表す第４図のイ
ンピーダンス近似回路となり、抵抗Ｒ１とコンデンサＣ
３との直列回路が第３図に示す回路に付加されたものと
なる。従って、第４図に示す梯子形回路を原等価回路と
して、ノλイブリッドトランスを用いた場合には、抵抗
Ｒ３を無限大とするか又はコンデンサＣＩを零とすれば
良いことになり、第４図のインピーダンス近似回路を、
ハイブリッドトランスを用いた場合と、アクティブハイ
ブリッド回路を用いた場合とに対して共用の等価回路と
することができる。
この第４図の回路の２端子インピーダンスは、ｓ＝ｊω
として、次式で表される。
として、次式で表される。
前述の（３）式を（４）式に示す双一次変換により２関
数に変換する。この場合、音声信号の周波数帯域は３０
０〜３４００Ｈ２であり、ｚ領域とｓ ８１域との同一
周波数に対するインピーダンス特性を一致させる為、サ
ンプリング周波数を基本サンプリング周波数８ｋＨｚの
４倍の３２ｋＨｚにする。
数に変換する。この場合、音声信号の周波数帯域は３０
０〜３４００Ｈ２であり、ｚ領域とｓ ８１域との同一
周波数に対するインピーダンス特性を一致させる為、サ
ンプリング周波数を基本サンプリング周波数８ｋＨｚの
４倍の３２ｋＨｚにする。
即ち、オーバーサンプリング周波数の双一次変換を行う
ことになる。従って、変換式は、但し、Ｔ＝ １ ／
３２ ｋ Ｈｚ 、 ｚ−’＝ｅｘｐ（−ｊａ＋ｆ）と
なる。
ことになる。従って、変換式は、但し、Ｔ＝ １ ／
３２ ｋ Ｈｚ 、 ｚ−’＝ｅｘｐ（−ｊａ＋ｆ）と
なる。
こめ場合のバランシング回路の前段には、８ｋＨｚ間隔
の信号を３２ｋＨｚ間隔の信号に変換する為の補間フィ
ルタが必要となり、その為に、係数選択部２３．！：補
間フィルタ演算部２０が設けられている。
の信号を３２ｋＨｚ間隔の信号に変換する為の補間フィ
ルタが必要となり、その為に、係数選択部２３．！：補
間フィルタ演算部２０が設けられている。
２変換した時のインピーダンスをＩａ（ｚ−’）とする
と、 （５）式は、Ｚ−Ｚ’／（Ｚ＋Ｚ’）のインピーダンス
を２変換したものであるから、（５）式を（２）弐に代
入すると、 Ｈａ （ｚ−’）＝α−Ｉａ （ｚ−’）Ａｏ ＋、
Ａ、ｚ−１±Ａｚ Ｚ−”＋Ａ、 ｚ−。
と、 （５）式は、Ｚ−Ｚ’／（Ｚ＋Ｚ’）のインピーダンス
を２変換したものであるから、（５）式を（２）弐に代
入すると、 Ｈａ （ｚ−’）＝α−Ｉａ （ｚ−’）Ａｏ ＋、
Ａ、ｚ−１±Ａｚ Ｚ−”＋Ａ、 ｚ−。
２４Ａ−４ＢＴ＋２ＣＴ” ＋３ＤＴ３−２４−４Ｅ
Ｔ＋２ＦＴ” −８−４ＥＴ＋２ＦＴ” ８＋４ＥＴ＋２ＦＴ” 但し、Ａｏ ＝ａ ・ａ、 Ａ＋ ＝ａ ・ｂ、
Ａｚ ＝ａ ・ｃ、Ａ３ ＝ａ ・ ｄ、Ｂ＋
＝ｅ、 Ｂｚ ＝ｆ、Ｂ３ ＝ｇである。
Ｔ＋２ＦＴ” −８−４ＥＴ＋２ＦＴ” ８＋４ＥＴ＋２ＦＴ” 但し、Ａｏ ＝ａ ・ａ、 Ａ＋ ＝ａ ・ｂ、
Ａｚ ＝ａ ・ｃ、Ａ３ ＝ａ ・ ｄ、Ｂ＋
＝ｅ、 Ｂｚ ＝ｆ、Ｂ３ ＝ｇである。
この（６）式は、アクティブハイブリッド回路を用いた
場合のディジタルバランシング回路として、第４図のア
ナログ領域ＯＣＲ梯子形回路からｚ −１の関数に変換
することにより得られ、第５図のディジタルバランシン
グ回路で表される。第５図に於いて、３１は補間フィル
タ、３２は間引回路、３３は加算回路、Ａｏ 、Ａ＋
、Ａｔ 、Ａｓ 、Ｂｔ 。
場合のディジタルバランシング回路として、第４図のア
ナログ領域ＯＣＲ梯子形回路からｚ −１の関数に変換
することにより得られ、第５図のディジタルバランシン
グ回路で表される。第５図に於いて、３１は補間フィル
タ、３２は間引回路、３３は加算回路、Ａｏ 、Ａ＋
、Ａｔ 、Ａｓ 、Ｂｔ 。
Ｂｚ、Ｂｓはそれぞれ（６）式の係数を与える係数器に
相当し、ｚ −１は１サンプリング時間の遅延回路を示
す。又補間フィルタ３１は、８ｋＨｚサンプルの信号系
列を３２ｋＨｚのオーバーサンプリングの信号系列に変
換する為のものであり、フィルタ演算出力信号は３２ｋ
Ｈｚ間隔で出力されるから、間引回路３２により４回に
１回のみ出力するように間引きを行うことにより、８ｋ
Ｈｚサンプルの信号系列に変換されて出力される。
相当し、ｚ −１は１サンプリング時間の遅延回路を示
す。又補間フィルタ３１は、８ｋＨｚサンプルの信号系
列を３２ｋＨｚのオーバーサンプリングの信号系列に変
換する為のものであり、フィルタ演算出力信号は３２ｋ
Ｈｚ間隔で出力されるから、間引回路３２により４回に
１回のみ出力するように間引きを行うことにより、８ｋ
Ｈｚサンプルの信号系列に変換されて出力される。
又ハイブリッドトランス１１を用いた場合のバランシン
グ回路は、アナログ領域では第３図に示すインピーダン
ス近似回路となるが、第４図に示すインピーダンス近似
回路をベースにしているから、Ｒ１を無限大にする。そ
の場合のインピーダンスは（３）式のＺ （ｓ）で表さ
れ、そのｚ−１の関数は（５）式のＩｓ （ｚ−’）
で表される。この式を（１）式のＺと考えて（１）式を
変形すると、 故に、 Ｈｔ （Ｚ−’） Ａ、＋Ａ、ｌ’＋Ａ、ｚ−”＋Ａ、ｚ−’と表される。
グ回路は、アナログ領域では第３図に示すインピーダン
ス近似回路となるが、第４図に示すインピーダンス近似
回路をベースにしているから、Ｒ１を無限大にする。そ
の場合のインピーダンスは（３）式のＺ （ｓ）で表さ
れ、そのｚ−１の関数は（５）式のＩｓ （ｚ−’）
で表される。この式を（１）式のＺと考えて（１）式を
変形すると、 故に、 Ｈｔ （Ｚ−’） Ａ、＋Ａ、ｌ’＋Ａ、ｚ−”＋Ａ、ｚ−’と表される。
前述のように、第４図のアナログ領域のＣＲ梯子形回路
からｚ −＋の関数に変換することにより、ハイブリッ
ドトランスを用いた場合のディジタルバランシング回路
の機能を実現することができ、この（７）式をその伝達
関数とするバランシング回路但し、 ｋ＝ １／ （１＋ａ／Ｒ。
からｚ −＋の関数に変換することにより、ハイブリッ
ドトランスを用いた場合のディジタルバランシング回路
の機能を実現することができ、この（７）式をその伝達
関数とするバランシング回路但し、 ｋ＝ １／ （１＋ａ／Ｒ。
として、
は、アクティブハイブリッド回路を用いた場合のディジ
タルバランシング回路と同様に、第５図の構成を基に実
現することができる。
タルバランシング回路と同様に、第５図の構成を基に実
現することができる。
前述のように、２線４線変換部としてハイブリッドトラ
ンスを用いた場合とアクティブハイブリッド回路を用い
た場合との何れかを示す識別情報ａｔｓが素子値設定部
２６に加えられ、且つ回線情報ｌｓが加えられて、原等
価回路の素子値が設定され、それを基に、インピーダン
ス関数演算部２５に於いて原等価回路をオーバーサンプ
リング周波数の双一次変換により２関数のインピーダン
ス関数に変換し、セレクタ２４により係数算出部２１．
２２の何れかが選択されて、ディジタルバランシング回
路のフィルタ係数が夏山され、ディジタルバランシング
回路演算部１９に対してこのフィルタ係数が供給される
。４線回線の受信端子ＲＩＮからの信号が補間フィルタ
２０を介してディジタルバランシング回路演算部１９に
加えられ、回り込みルートの伝達関数に従った出力信号
が得られ、この信号は更に平坦ゲイン演算部１８を介し
て加算回路１７に加えられ、回り込み成分の打ち消しが
行われる。以上のように、回線情報ｉｓと識別情報ａｔ
ｓとにより、ハイブリッドトランス用とアクティブハイ
ブリッド回路用との何れにも適用できるハイブリッド回
路となる。
ンスを用いた場合とアクティブハイブリッド回路を用い
た場合との何れかを示す識別情報ａｔｓが素子値設定部
２６に加えられ、且つ回線情報ｌｓが加えられて、原等
価回路の素子値が設定され、それを基に、インピーダン
ス関数演算部２５に於いて原等価回路をオーバーサンプ
リング周波数の双一次変換により２関数のインピーダン
ス関数に変換し、セレクタ２４により係数算出部２１．
２２の何れかが選択されて、ディジタルバランシング回
路のフィルタ係数が夏山され、ディジタルバランシング
回路演算部１９に対してこのフィルタ係数が供給される
。４線回線の受信端子ＲＩＮからの信号が補間フィルタ
２０を介してディジタルバランシング回路演算部１９に
加えられ、回り込みルートの伝達関数に従った出力信号
が得られ、この信号は更に平坦ゲイン演算部１８を介し
て加算回路１７に加えられ、回り込み成分の打ち消しが
行われる。以上のように、回線情報ｉｓと識別情報ａｔ
ｓとにより、ハイブリッドトランス用とアクティブハイ
ブリッド回路用との何れにも適用できるハイブリッド回
路となる。
又ハイブリッドトランスを用いた場合、Ｒ，／２の抵抗
値により成る程度の回り込みが抑圧されるから、Ｈ＆に
よる抑圧は、残存成分を抑圧すれば良いことになり、Ａ
Ｄ変換器１５の入力は、端子ＲＩＮからの入力に比べる
と、成る程度小さい振幅となるから、ＡＤ変換器１５の
オーバーロードの問題は殆ど生じないことになる。しか
し、アクティブハイブリッド回路を用いた場合は、アク
ティブハイブリッド回路により回り込み成分が全く抑圧
されないので、ＡＤ変換器１５に於けるオーバーロード
が生じる場合がある′。
値により成る程度の回り込みが抑圧されるから、Ｈ＆に
よる抑圧は、残存成分を抑圧すれば良いことになり、Ａ
Ｄ変換器１５の入力は、端子ＲＩＮからの入力に比べる
と、成る程度小さい振幅となるから、ＡＤ変換器１５の
オーバーロードの問題は殆ど生じないことになる。しか
し、アクティブハイブリッド回路を用いた場合は、アク
ティブハイブリッド回路により回り込み成分が全く抑圧
されないので、ＡＤ変換器１５に於けるオーバーロード
が生じる場合がある′。
第６図は本発明の他の実施例のブロック図であり、前述
のＡＤ変換器のオーバーロードを防止する構成を含むも
のである。同図に於いて、ＴＩＰ。
のＡＤ変換器のオーバーロードを防止する構成を含むも
のである。同図に於いて、ＴＩＰ。
ＲＩＮＧは２線回線の端子、５ＯＵＴ、ＲＩＮは４線回
線の送信端子及び受信端子、Ｒ，、ｃ、は終端インピー
ダンスを構成する直列接続の抵抗及びコンデンサ、４１
．４２はトランジスタ、４３は非反転増幅器、４４は反
転増幅器、４５は差動増幅器、４６は加算回路、４７．
４８は粗ゲイン調整回路、４９は一部ゲインのバイパス
回ｆｌ （例えば、その伝達関数はαＲ，／２Ｌ ５０
はディジタル・アナログ変換部、５１はＡＤ変換器（Ａ
／Ｄ）、５２はＤＡ変換器（Ｄ／Ａ） 、５３は加算回
路、５４はディジタルバランシング回路、５５は補間フ
ィルタ、５６．５７はレベルの微調整及び損失等化を行
う等化回路、５８は直線符号をμ則の圧伸側符号に変換
する圧縮部（Ｌ／μ）、５９はμ則の圧伸側符号を直線
符号に変換する伸張部（μ／Ｌ）である。
線の送信端子及び受信端子、Ｒ，、ｃ、は終端インピー
ダンスを構成する直列接続の抵抗及びコンデンサ、４１
．４２はトランジスタ、４３は非反転増幅器、４４は反
転増幅器、４５は差動増幅器、４６は加算回路、４７．
４８は粗ゲイン調整回路、４９は一部ゲインのバイパス
回ｆｌ （例えば、その伝達関数はαＲ，／２Ｌ ５０
はディジタル・アナログ変換部、５１はＡＤ変換器（Ａ
／Ｄ）、５２はＤＡ変換器（Ｄ／Ａ） 、５３は加算回
路、５４はディジタルバランシング回路、５５は補間フ
ィルタ、５６．５７はレベルの微調整及び損失等化を行
う等化回路、５８は直線符号をμ則の圧伸側符号に変換
する圧縮部（Ｌ／μ）、５９はμ則の圧伸側符号を直線
符号に変換する伸張部（μ／Ｌ）である。
アクティブハイブリッド回路は、第１０図に示す従来例
の構成と同様であるが、この実施例に於いては、端子Ｒ
ＩＮからの受信信号の一部を、バイパス回路４９を介し
て加算回路４６に加えて、回り込み成分から減算し、Ａ
Ｄ変換器５１のオーバーロードが生じないようにしたも
のである。このバイパス回路４９を介して回り込み成分
の一部は打ち消されるから、その残存成分についてディ
ジタルバランシング回路ら４を介して打ち消すことにな
る。
の構成と同様であるが、この実施例に於いては、端子Ｒ
ＩＮからの受信信号の一部を、バイパス回路４９を介し
て加算回路４６に加えて、回り込み成分から減算し、Ａ
Ｄ変換器５１のオーバーロードが生じないようにしたも
のである。このバイパス回路４９を介して回り込み成分
の一部は打ち消されるから、その残存成分についてディ
ジタルバランシング回路ら４を介して打ち消すことにな
る。
このバイパス回路４９のゲインは成る程度の幅を許容で
きることになるが、送信側の粗ゲイン調整回路４７とＡ
Ｄ変換器５１とのゲインの合計を１とし、更に受信側の
粗ゲイン調整回路４８とＤＡ変換器５２とのゲインの合
計を１とした場合、最良の値は、端子ＴＩＰ、ＲＩＮＧ
間を、標準インピーダンスで且つ２ｗＡ回線側をみたイ
ンピーダンスの中心値である抵抗Ｒ１とコンデンサＣ１
との直列回路で終端した時の、アクティブハイブリッド
回路の４線側入力から４線側出力へのゲインである。こ
のゲインは、コンデンサＣ１の為に低周波帯域で太き（
なるが、このコンデンサＣ９は２．１６μＦの大きい容
量であるから、高周波帯域では無視することもできる。
きることになるが、送信側の粗ゲイン調整回路４７とＡ
Ｄ変換器５１とのゲインの合計を１とし、更に受信側の
粗ゲイン調整回路４８とＤＡ変換器５２とのゲインの合
計を１とした場合、最良の値は、端子ＴＩＰ、ＲＩＮＧ
間を、標準インピーダンスで且つ２ｗＡ回線側をみたイ
ンピーダンスの中心値である抵抗Ｒ１とコンデンサＣ１
との直列回路で終端した時の、アクティブハイブリッド
回路の４線側入力から４線側出力へのゲインである。こ
のゲインは、コンデンサＣ１の為に低周波帯域で太き（
なるが、このコンデンサＣ９は２．１６μＦの大きい容
量であるから、高周波帯域では無視することもできる。
従って、バイパス回路４９のゲインは、端子ＴＩＰ、Ｒ
ＩＮＧ間を抵抗Ｒ，とコンデンサＣ１との直列回路で終
端し、コンデンサＣ１のインピーダンスが無視できると
した時のゲインα・Ｒ１／２を用いることができる。
ＩＮＧ間を抵抗Ｒ，とコンデンサＣ１との直列回路で終
端し、コンデンサＣ１のインピーダンスが無視できると
した時のゲインα・Ｒ１／２を用いることができる。
バイパス回路４９により回り込み成分を粗く打ち消すも
のであるから、ディジタルバランシング回路５４の伝達
関数Ｈ１“ （Ｚ−’）は（８）式で示すものとなる。
のであるから、ディジタルバランシング回路５４の伝達
関数Ｈ１“ （Ｚ−’）は（８）式で示すものとなる。
Ｈａ ’ （ｚ−’）＝Ｈ，（ｚ−’）−α・Ｒ＋
／２Ａ ｏ ＋ Ａ ＨＺ −’ ＋Ａ ！ Ｚ −
” ＋ Ａ ：Ｉ Ｚ −’但し、 Ｂ ＝ｅ Ｂｚ ＝ｆ Ｂｘ＝ｇ 以上を要約すると、第１ステツプとして、ケーブル長や
ケーブル種別等のケーブル条件及びケーブルの終端イン
ピーダンスが判ることにより、第４図の原等価回路の素
子値が決まる。Ｒ，、Ｃ。
／２Ａ ｏ ＋ Ａ ＨＺ −’ ＋Ａ ！ Ｚ −
” ＋ Ａ ：Ｉ Ｚ −’但し、 Ｂ ＝ｅ Ｂｚ ＝ｆ Ｂｘ＝ｇ 以上を要約すると、第１ステツプとして、ケーブル長や
ケーブル種別等のケーブル条件及びケーブルの終端イン
ピーダンスが判ることにより、第４図の原等価回路の素
子値が決まる。Ｒ，、Ｃ。
は標準インピーダンスであるから既知である。なお、ハ
イブリッドトランスを用いた場合は、Ｒ１＝無限大とす
るものである。このように原等価回路の素子値を決定し
た後、（３）式を用いて係数Ａ。
イブリッドトランスを用いた場合は、Ｒ１＝無限大とす
るものである。このように原等価回路の素子値を決定し
た後、（３）式を用いて係数Ａ。
Ｂ、Ｃ，Ｄ、Ｅ、Ｆを計算する。
次に第２ステツプとして、（５）式を用いてｚ −１の
関数に変換する。即ち、第１ステツプに於いて得られた
係数Ａ−Ｆと、Ｔ＝１／３２０００ （サンプリング周
期）とから、係数ａ、ｂ、ｃ、ｄ、ｅ。
関数に変換する。即ち、第１ステツプに於いて得られた
係数Ａ−Ｆと、Ｔ＝１／３２０００ （サンプリング周
期）とから、係数ａ、ｂ、ｃ、ｄ、ｅ。
ｆ、ｇを計算する。
次に第３ステツプとして、ハイブリッドトランスを用い
た場合は（７）式、アクティブハイブリッド回路を用い
た場合は（８）式により、それぞれの係数ＡＯ，ＡＩ
、Ａｚ、Ａ３．Ｂｌ 、Ｂｚ、Ｂ＊を求める。
た場合は（７）式、アクティブハイブリッド回路を用い
た場合は（８）式により、それぞれの係数ＡＯ，ＡＩ
、Ａｚ、Ａ３．Ｂｌ 、Ｂｚ、Ｂ＊を求める。
以上の３ステツプの処理により、ディジタルバランシン
グ回路の伝達関数の係数を求めることができる。これら
の３ステツプの演算処理はＰＣＭチャネルユニットを動
作させる時の最初に行えば良く、ディジタル信号処理回
路の処理負担が特に増大することはない。又この演算処
理に於ける入力データ又は制御データとしては、第４図
に示す原等価回路の素子Ｒ，，Ｒｚ 、 Ｒ１、Ｃ＋
、Ｃｚ 。
グ回路の伝達関数の係数を求めることができる。これら
の３ステツプの演算処理はＰＣＭチャネルユニットを動
作させる時の最初に行えば良く、ディジタル信号処理回
路の処理負担が特に増大することはない。又この演算処
理に於ける入力データ又は制御データとしては、第４図
に示す原等価回路の素子Ｒ，，Ｒｚ 、 Ｒ１、Ｃ＋
、Ｃｚ 。
Ｃ１の値があれば良く、又Ｃ，＝２．ｔ６μＦの固定値
であるから、この素子値は入力不要となり、入力データ
数を削減することができる。又Ｒ１は６００Ω又は９０
０Ω又は無限大の３種類となるから、例えば、１，２．
３の番号で入力することも可能となる。又Ｒ，を無限大
に設定した時は、ハイブリッドトランスを用いた場合を
示すから、Ｒ９が無限大か否かにより、第３ステツプに
於ける（７）式と（８）式との何れを用いるかの選択を
行わせることができる。即ち、識別情報ａｔｓによりセ
レクタ２４を制御すれば良いことになる。
であるから、この素子値は入力不要となり、入力データ
数を削減することができる。又Ｒ１は６００Ω又は９０
０Ω又は無限大の３種類となるから、例えば、１，２．
３の番号で入力することも可能となる。又Ｒ，を無限大
に設定した時は、ハイブリッドトランスを用いた場合を
示すから、Ｒ９が無限大か否かにより、第３ステツプに
於ける（７）式と（８）式との何れを用いるかの選択を
行わせることができる。即ち、識別情報ａｔｓによりセ
レクタ２４を制御すれば良いことになる。
前述の３ステツプの演算処理をディジタル・シグナル・
プロセッサの処理フローに含ませておくことにより、ハ
イブリッドトランスを用いた場合とアクティブハイブリ
ッド回路を用いた場合との何れに対してもディジタルバ
ランシング回路の機能を実現することができる。
プロセッサの処理フローに含ませておくことにより、ハ
イブリッドトランスを用いた場合とアクティブハイブリ
ッド回路を用いた場合との何れに対してもディジタルバ
ランシング回路の機能を実現することができる。
又回り込みルートに、ＡＤ変換器、ＤＡ変換器或いは粗
ゲイン調整回路が含まれる為、各部に於ける振幅特性や
位相特性を、ディジタルバランシング回路に於いても持
たせる必要がある。
ゲイン調整回路が含まれる為、各部に於ける振幅特性や
位相特性を、ディジタルバランシング回路に於いても持
たせる必要がある。
レヘルについては、粗ゲインを変えると、回り込みルー
トのゲインが変化するから、Ｈ，、Ｈ。
トのゲインが変化するから、Ｈ，、Ｈ。
の振幅も変える必要がある。例えば、第２図に於いて、
送信側の粗ゲイン調整回路１２とＡＤ変換器１５と受信
側のＤＡ変換器１６と粗ゲイン調整回路１３のゲインの
積をβとすると、ディジタルバランシング回路は、β・
Ｈｔ又はβ・Ｈｌでなければならない。更にβは粗ゲイ
ン調整回路１２゜１３の設定によって値が変わるから、
この粗ゲイン調整回路１２．１３の設定をディジタル信
号処理回路により行い、その設定情報ｓｇ、ｒｇに従っ
てディジタルバランシング回路のゲインも平坦ゲイン演
算部１８により制御するものである。
送信側の粗ゲイン調整回路１２とＡＤ変換器１５と受信
側のＤＡ変換器１６と粗ゲイン調整回路１３のゲインの
積をβとすると、ディジタルバランシング回路は、β・
Ｈｔ又はβ・Ｈｌでなければならない。更にβは粗ゲイ
ン調整回路１２゜１３の設定によって値が変わるから、
この粗ゲイン調整回路１２．１３の設定をディジタル信
号処理回路により行い、その設定情報ｓｇ、ｒｇに従っ
てディジタルバランシング回路のゲインも平坦ゲイン演
算部１８により制御するものである。
又振幅特性のうちの周波数によって変化する周波数特性
に関して、ＤＡ変換器１５の中゛のフィルタがアパーチ
ャー効果補正の為の信号帯域で右下がりの損失特性とな
っている為、これを考慮する必要がある。更にＡＤ変換
器１５及びＤＡ変換器１６のアナログ側のフィルタは、
かなりの遅延歪を発生させる為、位相特性の補償は不可
欠である。
に関して、ＤＡ変換器１５の中゛のフィルタがアパーチ
ャー効果補正の為の信号帯域で右下がりの損失特性とな
っている為、これを考慮する必要がある。更にＡＤ変換
器１５及びＤＡ変換器１６のアナログ側のフィルタは、
かなりの遅延歪を発生させる為、位相特性の補償は不可
欠である。
そこで、補間フィルタの通過帯域付近の振幅１位相特性
を、回り込みルートの中のハイブリッドトランス又はア
クティブハイブリッド回路以外の部分の振幅９位相特性
にほぼ一致させることにより、振幅等化器２位相等□化
器を省略する□ことができる。
を、回り込みルートの中のハイブリッドトランス又はア
クティブハイブリッド回路以外の部分の振幅９位相特性
にほぼ一致させることにより、振幅等化器２位相等□化
器を省略する□ことができる。
補間フィルタは補間データを得る為に基本サンプリング
周波数の８ｋＨｚの４倍の周波数で動作する低域通過フ
ィルタでなければならないが、遮断周波数付近の減衰量
特性を、ＡＤ変換器１５及びＤＡ変換器１６に含まれる
フィルタの合成特性に近いものに設定することにより達
成することができる。
周波数の８ｋＨｚの４倍の周波数で動作する低域通過フ
ィルタでなければならないが、遮断周波数付近の減衰量
特性を、ＡＤ変換器１５及びＤＡ変換器１６に含まれる
フィルタの合成特性に近いものに設定することにより達
成することができる。
第７図は本発明の実施例の補間フィルタのブロック図、
第８図はその損失特性曲線図であり、実線（ａ）はアク
ティブハイブリッド回路を用いた場合、点線（ロ）はハ
イブリッドトランスを用いた場合のそれぞれの損失特性
を示す。又補間フィルタは、８ｋＨｚサンプリング部Ｆ
Ａと、１６ｋＨｚサンプリング部ＦＢと、３２ｋＨｚサ
ンプリング部ＦＣとから構成され、ａ ＊ａ〜ａ １１
３１ ｂ ｍｌ−ｂ ｍａは８ｋＨｚサンプリング部
ＦＡの係数、ａＩｈａ−ａｓｈ３＋ｂＩ６１ ＊ ｂ
ｔｉｚは１６ｋＨｚサンプリング部ＦＢの係数、ｂ３！
Ｉ ＋ ｂ３２２は３２ｋＨｚサンプリング部ＦＣの
係数を示す、又１．６ ｋ Ｈｚサンプリング部ＦＢの
係数ａ０゜〜ａ１１．を、ハイブリッドトランスを用い
た場合とアクティブハイブリッド回路を用いた場合との
識別情報ａｔｓにより変更するか、又は係数器の切替制
御を行うものである。
第８図はその損失特性曲線図であり、実線（ａ）はアク
ティブハイブリッド回路を用いた場合、点線（ロ）はハ
イブリッドトランスを用いた場合のそれぞれの損失特性
を示す。又補間フィルタは、８ｋＨｚサンプリング部Ｆ
Ａと、１６ｋＨｚサンプリング部ＦＢと、３２ｋＨｚサ
ンプリング部ＦＣとから構成され、ａ ＊ａ〜ａ １１
３１ ｂ ｍｌ−ｂ ｍａは８ｋＨｚサンプリング部
ＦＡの係数、ａＩｈａ−ａｓｈ３＋ｂＩ６１ ＊ ｂ
ｔｉｚは１６ｋＨｚサンプリング部ＦＢの係数、ｂ３！
Ｉ ＋ ｂ３２２は３２ｋＨｚサンプリング部ＦＣの
係数を示す、又１．６ ｋ Ｈｚサンプリング部ＦＢの
係数ａ０゜〜ａ１１．を、ハイブリッドトランスを用い
た場合とアクティブハイブリッド回路を用いた場合との
識別情報ａｔｓにより変更するか、又は係数器の切替制
御を行うものである。
又この補間フィルタは、第８図から判るように、１００
）１ｚ以下の低周波帯に伝達関数の零点を持たせている
。これは、ＡＤ変換器のアナログ側に設けられているフ
ィルタが帯域通過フィルタを構成しており、この為に３
００Ｈｚ〜５００Ｈｚ付近の位相特性が急峻になってお
り、補間フィルタも、低域通過フィルタではなく、帯域
通過フィルタの構成にしないと、回り込みルートの位相
特性と同じ特性を得ることができない為である。又通過
域の右下がりの損失特性は、ＤＡ変換器のアナログ側に
設けられているフィルタが、アパーチャー効果を補正す
る為に右下がりの特性となっている為である。
）１ｚ以下の低周波帯に伝達関数の零点を持たせている
。これは、ＡＤ変換器のアナログ側に設けられているフ
ィルタが帯域通過フィルタを構成しており、この為に３
００Ｈｚ〜５００Ｈｚ付近の位相特性が急峻になってお
り、補間フィルタも、低域通過フィルタではなく、帯域
通過フィルタの構成にしないと、回り込みルートの位相
特性と同じ特性を得ることができない為である。又通過
域の右下がりの損失特性は、ＤＡ変換器のアナログ側に
設けられているフィルタが、アパーチャー効果を補正す
る為に右下がりの特性となっている為である。
又ハイブリッドトランスを用いた場合とアクティブハイ
ブリッド回路を用いた場合とに於いて、絶対遅延量が僅
か異なるものである。即ち、アクティブハイブリッド回
路を用いた場合は、演算増幅器の使用個数が多くなり、
ハイブリッドトランスを用いた場合に比較して絶対遅延
量が大きくなることが原因と考えられる。そこで、補間
フィルタの係数ａ１６゜〜ａ１．．を切替えることによ
り、通過域の損失特性を殆ど変化させることなく、絶対
遅延時間の差の例えば１２．５μｓを補正することがで
きる。従って、異なる補間フィルタを用意する必要はな
く、又絶対遅延時間の差を補正する為の位相等化器を省
略することができる。この場合、第２図に於ける係数選
択部２３のように、２種類の係数器を用意しておいて、
識別情報ａｔｓにより切替える構成とすることも可能で
ある。又補間フィルタ２０はケーブル長等の回線情報に
関しては独支である為、基本的には係薮選択部２３のな
い固定係数のディジタルフィルタとして、−部係数のみ
識別情報ａｔｓで変化する構成としても良い、このよう
に、本発明は、前述の各実施例にのみ限定されるもので
はな（、種々付加変更することが可能である。
ブリッド回路を用いた場合とに於いて、絶対遅延量が僅
か異なるものである。即ち、アクティブハイブリッド回
路を用いた場合は、演算増幅器の使用個数が多くなり、
ハイブリッドトランスを用いた場合に比較して絶対遅延
量が大きくなることが原因と考えられる。そこで、補間
フィルタの係数ａ１６゜〜ａ１．．を切替えることによ
り、通過域の損失特性を殆ど変化させることなく、絶対
遅延時間の差の例えば１２．５μｓを補正することがで
きる。従って、異なる補間フィルタを用意する必要はな
く、又絶対遅延時間の差を補正する為の位相等化器を省
略することができる。この場合、第２図に於ける係数選
択部２３のように、２種類の係数器を用意しておいて、
識別情報ａｔｓにより切替える構成とすることも可能で
ある。又補間フィルタ２０はケーブル長等の回線情報に
関しては独支である為、基本的には係薮選択部２３のな
い固定係数のディジタルフィルタとして、−部係数のみ
識別情報ａｔｓで変化する構成としても良い、このよう
に、本発明は、前述の各実施例にのみ限定されるもので
はな（、種々付加変更することが可能である。
以上説明したように、零発″明は、ＣＲ梯子形回路の原
等価回路の素子値を回線条件や２線４線変換都１がハイ
ブリッドトランスかアクティブハイブリッド回路かに対
応して設定する第１の手段と、原等価回路をオーバーサ
ンプリング周波数の双一次変換により２関数のインピー
ダンス関数に変換する第２の手段と、インピーダンス関
数を伝達関数に代入してフィルタ係数を求める第３の手
段とを含むディジタル処理回路によるディジタルバラン
シング回路２を有するもので、簡単な変換処理によりデ
ィジタルバランシング回路の伝達関数のパラメータを得
ることができ、ケーブル長やケーブル種別等に対応する
パラメータの記憶量が少なくて済む利点がある。即ち、
ＣＲ梯子形回路の場合のパラメータの数は実質３個（第
４図に於けるＲ２．Ｒ３，ＣＺ）となるが、これをｚ−
１に関する伝達関数にした場合、Ａｏ 、ＡＩ、Ａｚ
、Ａｘ 。
等価回路の素子値を回線条件や２線４線変換都１がハイ
ブリッドトランスかアクティブハイブリッド回路かに対
応して設定する第１の手段と、原等価回路をオーバーサ
ンプリング周波数の双一次変換により２関数のインピー
ダンス関数に変換する第２の手段と、インピーダンス関
数を伝達関数に代入してフィルタ係数を求める第３の手
段とを含むディジタル処理回路によるディジタルバラン
シング回路２を有するもので、簡単な変換処理によりデ
ィジタルバランシング回路の伝達関数のパラメータを得
ることができ、ケーブル長やケーブル種別等に対応する
パラメータの記憶量が少なくて済む利点がある。即ち、
ＣＲ梯子形回路の場合のパラメータの数は実質３個（第
４図に於けるＲ２．Ｒ３，ＣＺ）となるが、これをｚ−
１に関する伝達関数にした場合、Ａｏ 、ＡＩ、Ａｚ
、Ａｘ 。
Ｂ、、Ｂ２．Ｂ、の７個となり、ケーブル種類。
ケーブル長さ、標準インピーダンスについては、５Ｘ２
４Ｘ２＝２４０通りあるとすると、ｚ −１に関する伝
達関数として記憶する場合に比較して、本発明のように
、ＣＲ梯子形回路のパラメータを記憶すれば良い場合は
、９６０語を削減することができる。又従来例のアナロ
グ形のバランシング回路と同じパラメータとなるから、
新旧ユニット間の互換性がある利点がある。
４Ｘ２＝２４０通りあるとすると、ｚ −１に関する伝
達関数として記憶する場合に比較して、本発明のように
、ＣＲ梯子形回路のパラメータを記憶すれば良い場合は
、９６０語を削減することができる。又従来例のアナロ
グ形のバランシング回路と同じパラメータとなるから、
新旧ユニット間の互換性がある利点がある。
又ハイブリッドトランスを用いる場合と、アクティブハ
イブリッド回路を用いる場合との原等価回路の差は、Ｒ
＋、Ｃ＋ の終端インピーダンスの有無によるもので、
それぞれＣＲ梯子形回路のパラメータを独立に記憶する
必要がなく、所要記憶容量を大幅に削減できる利点があ
る。
イブリッド回路を用いる場合との原等価回路の差は、Ｒ
＋、Ｃ＋ の終端インピーダンスの有無によるもので、
それぞれＣＲ梯子形回路のパラメータを独立に記憶する
必要がなく、所要記憶容量を大幅に削減できる利点があ
る。
又ディジタルバランシング回路２は、外部からの制御デ
ータ（識別情報ａｔｓ等）により、２線４線変換部１を
アクティブハイブリッド回路とした場合とハイブリッド
トランスとした場合との何れにも適用できるから、同一
種類生産によりコストダウンを図ることができる利点が
ある。
ータ（識別情報ａｔｓ等）により、２線４線変換部１を
アクティブハイブリッド回路とした場合とハイブリッド
トランスとした場合との何れにも適用できるから、同一
種類生産によりコストダウンを図ることができる利点が
ある。
又アクティブハイブリッド回路を用いる場合に、バイパ
ス回路によって回り込み成分を粗く打ち消すことにより
、ＡＤ変換器のオーバーロードの問題を回避することが
できると共に、ディジタルバランシング回路２に於ける
演算量を削減することができる。
ス回路によって回り込み成分を粗く打ち消すことにより
、ＡＤ変換器のオーバーロードの問題を回避することが
できると共に、ディジタルバランシング回路２に於ける
演算量を削減することができる。
又補間フィルタ３に、回り込みルートの振幅特性３位相
特性の補正機能を兼用させることにより、位相等化器等
を省略できることになり、全体の演算量の削減を図るこ
とができる。従って、ディジタル・シグナル・プロセッ
サを用いて各部の機能を実現する場合に、２チャネル分
の処理も可能となる。
特性の補正機能を兼用させることにより、位相等化器等
を省略できることになり、全体の演算量の削減を図るこ
とができる。従って、ディジタル・シグナル・プロセッ
サを用いて各部の機能を実現する場合に、２チャネル分
の処理も可能となる。
又アクティブハイブリッド回路を用いる場合と、ハイブ
リッドトランスを用いる場合とに於ける絶対遅延時間の
差を、補間フィルタの極の一部のパラメータ（ａ Ｉｈ
ｏ −ａ ｒｈｚ ）を変えることにより補正すること
ができるから、構成を簡略化することができる利点があ
る。
リッドトランスを用いる場合とに於ける絶対遅延時間の
差を、補間フィルタの極の一部のパラメータ（ａ Ｉｈ
ｏ −ａ ｒｈｚ ）を変えることにより補正すること
ができるから、構成を簡略化することができる利点があ
る。
第１図は本発明の原理説明図、第２図は本発明の一実施
例のブロック図、第３図及び第４図はインピーダンス近
似回路、第５図はディジタルバランシング回路、第６図
は本発明の他の実施例のブロック図、第７図は本発明の
実施例の補間フィルタのブロック図、第８図は補間フィ
ルタの損失特性曲線図、第９図及び第１０図は従来例の
ブロック図、第１１図はアクティブハイブリッド回路、
第１２図はバランシングネットワークの要部ブロック図
である。 １は２線４線変換部、２はディジタルバランシング回路
、３は補間フィルタ、ＴＩＰ、ＲＩＮＧは２線回線の端
子、５ＯＵＴ、ＲＩＮは４線回線の送信端子及び受信端
子である。
例のブロック図、第３図及び第４図はインピーダンス近
似回路、第５図はディジタルバランシング回路、第６図
は本発明の他の実施例のブロック図、第７図は本発明の
実施例の補間フィルタのブロック図、第８図は補間フィ
ルタの損失特性曲線図、第９図及び第１０図は従来例の
ブロック図、第１１図はアクティブハイブリッド回路、
第１２図はバランシングネットワークの要部ブロック図
である。 １は２線４線変換部、２はディジタルバランシング回路
、３は補間フィルタ、ＴＩＰ、ＲＩＮＧは２線回線の端
子、５ＯＵＴ、ＲＩＮは４線回線の送信端子及び受信端
子である。
Claims (1)
- 【特許請求の範囲】 （１）、２線４線変換部（１）と、回り込み成分を打ち
消す為のディジタルバランシング回路（２）とを備えた
ハイブリッド回路に於いて、 前記ディジタルバランシング回路（２）は、前記２線４
線変換部（１）から２線回線側をみたインピーダンスの
原等価回路を、複数のコンデンサと複数の抵抗とからな
る梯子形回路とし、該梯子形回路の素子値を前記２線４
線変換部（１）の構成に対応して設定する第１の手段と
、該原等価回路をオーバーサンプリング周波数の双一次
変換によりｚ関数によるインピーダンス関数に変換する
第２の手段と、前記インピーダンス関数を伝達関数に代
入してフィルタ係数を算出する第３の手段と、得られた
フィルタ係数を用いたディジタルフィルタによりキャン
セル信号を求める第４の手段とを含むことを特徴とする
ハイブリッド回路。 （２）、前記２線４線変換部（１）をハイブリッドトラ
ンスにより構成し、前記ディジタルバランシング回路（
２）は、前記２線４線変換部（１）から２線回線側をみ
たインピーダンスがｚ＾−＾１に関する有理関数として
、 ▲数式、化学式、表等があります▼ として与えられるとき、Ｒ＿１を標準特性インピーダン
スとして、 ▲数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ の係数ｋ、Ａ＿０、Ａ＿１、Ａ＿２、・・Ａ＿ｍ、Ｂ＿
１、Ｂ＿２、・・Ｂ＿ｍを求める手段と、 前記係数Ａ＿０、Ａ＿１、Ａ＿２、・・Ａ＿ｍ、Ｂ＿１
、Ｂ＿２、・・Ｂ＿ｍを用いて、Ｈ＿ｔ（ｚ＾−＾１） Ａ＿０＋Ａ＿１ｚ＾−＾１＋Ａ＿２ｚ＾−＾２＋・・＋
Ａ＿ｍｚ＾−＾ｍ１＋Ｂ＿１ｚ＾−＾１＋Ｂ＿２ｚ＾−
＾２＋・・＋Ｂ＿ｍｚ＾−＾ｍの伝達関数を持つディジ
タルフィルタによるキャンセル信号を求める手段とを含
むことを特徴とする請求項１記載のハイブリッド回路。 （３）、前記２線４線変換部（１）をアクティブハイブ
リッド回路により構成し、且つ前記ディジタルバランシ
ング回路（２）は、前記２線４線変換部（１）から２線
回線側をみたインピーダンスがｚ＾−＾１に関する有理
関数として、 ▲数式、化学式、表等があります▼ として与えられるとき、Ｒ＿１を標準特性インピーダン
ス、αを所定の周波数成分の回り込みルートのゲインを
定める為のアドミッタンスとして、Ａ＿０＝α・ａ＿０ Ａ＿１＝α・ａ＿１ Ａ＿２＝α・ａ＿２ Ａ＿ｍ＝α・ａ＿ｍ の係数Ａ＿０、Ａ＿１、・・・Ａ＿ｍを求める手段と、
前記係数Ａ＿０、Ａ＿１、・・・Ａ＿ｍを用いて、Ｈ＿
ａ（ｚ＾−＾１） Ａ＿０＋Ａ＿１ｚ＾−＾１＋Ａ＿２ｚ＾−＾２＋・・＋
Ａ＿ｍｚ＾−＾ｍ１＋ｂ＿１ｚ＾−＾１＋ｂ＿２ｚ＾−
＾２＋・・＋ｂ＿ｍｚ＾−＾ｍの伝達関数を持つディジ
タルフィルタによりキャンセル信号を求める手段とを含
むことを特徴とする請求項１記載のハイブリッド回路。 （４）、前記２線４線変換部（１）をアクティブハイブ
リッド回路により構成し、該アクティブハイブリッド回
路とディジタル・アナログ変換部との間に、４線回線の
受信端子から４線回線の送信端子に回り込む成分を粗く
打ち消す為のバイパス回路を設け、 前記ディジタルバランシング回路（２）は、前記バイパ
ス回路による回り込み成分の打ち消し残差成分を打ち消
す構成としたことを特徴とする請求項１記載のハイブリ
ッド回路。（５）、前記２線４線変換部（１）をアクテ
ィブハイブリッド回路により構成し、且つ前記ディジタ
ルバランシング回路（２）は、前記２線４線変換部（１
）から２線回線側をみたインピーダンスが、ｚ＾−＾１
に関する有理関数として、 ▲数式、化学式、表等があります▼ として与えられるとき、Ｒ＿１を標準特性インピーダン
ス、αを所定の周波数成分の回り込みルートのゲインを
定める為のアドミッタンスとして、▲数式、化学式、表
等があります▼ ▲数式、化学式、表等があります▼ ▲数式、化学式、表等があります▼ を算出する手段と、 該手段による係数Ａ＿０、Ａ＿１、・・Ａ＿ｍを用いて
、 ▲数式、化学式、表等があります▼ を伝達関数とするバランシング回路演算部によりキャン
セル信号を求める手段とを含むことを特徴とする請求項
１記載のハイブリッド回路。 （６）、前記ディジタルバランシング回路（２）に補間
フィルタ（３）を縦続接続し、 該補間フィルタ（３）の信号帯域付近の伝達特性を回り
込みルートの前記２線４線変換部（１）以外の部分に於
いて生じる振幅、位相特性に合わせるように設定したこ
とを特徴とする請求項１記載のハイブリット回路。 （７）、前記２線４線変換部（１）をハイブリッドトラ
ンスとアクティブハイブリッド回路との何れかにより構
成した場合の絶対遅延差を、前記補間フィルタ（３）の
係数の一部を変更して補正することを特徴とする請求項
６記載のハイブリット回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177339A JP2520770B2 (ja) | 1990-07-06 | 1990-07-06 | ハイブリッド回路 |
| US07/725,838 US5287406A (en) | 1990-07-06 | 1991-07-03 | Hybrid circuit having a two-wire/four-wire converting function |
| DE69104288T DE69104288T2 (de) | 1990-07-06 | 1991-07-04 | Hybridschaltung mit einer Zweidraht-Vierdrahtumwandlungsfunktion. |
| CA002046250A CA2046250C (en) | 1990-07-06 | 1991-07-04 | Hybrid circuit having a two-wire/four-wire converting function |
| EP91111117A EP0467163B1 (en) | 1990-07-06 | 1991-07-04 | Hybrid ciruit having a two-wire/four-wire converting function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2177339A JP2520770B2 (ja) | 1990-07-06 | 1990-07-06 | ハイブリッド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0468809A true JPH0468809A (ja) | 1992-03-04 |
| JP2520770B2 JP2520770B2 (ja) | 1996-07-31 |
Family
ID=16029239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2177339A Expired - Fee Related JP2520770B2 (ja) | 1990-07-06 | 1990-07-06 | ハイブリッド回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5287406A (ja) |
| EP (1) | EP0467163B1 (ja) |
| JP (1) | JP2520770B2 (ja) |
| CA (1) | CA2046250C (ja) |
| DE (1) | DE69104288T2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5253249A (en) * | 1989-06-29 | 1993-10-12 | Digital Equipment Corporation | Bidirectional transceiver for high speed data system |
| ATE187029T1 (de) * | 1993-09-02 | 1999-12-15 | Siemens Ag | Schaltungsanordnung zur erzeugung einer variablen leitungsabschlussimpedanz |
| DE69533375T2 (de) * | 1994-05-06 | 2005-07-28 | Ntt Docomo Inc. | Echokompensator und Echopfadschätzungsverfahren |
| EP0708536B8 (en) * | 1994-05-07 | 2006-09-13 | Ntt Mobile Communications Network Inc. | Echo canceler and its learning method |
| US5912924A (en) * | 1996-08-15 | 1999-06-15 | Seeq Technology, Inc. | Bidirectional channels using common pins for transmit and receive paths |
| US5974137A (en) * | 1996-09-04 | 1999-10-26 | Teltrend, Inc. | AGC amplifier for two-wire line conditioner |
| US6111949A (en) * | 1996-09-04 | 2000-08-29 | Teltrend, Inc. | Method of rapid automatic hybrid balancing |
| US5963638A (en) * | 1996-09-04 | 1999-10-05 | Teltrend, Inc. | Adjustable hybrid having improved biasing configuration |
| US5953412A (en) * | 1996-09-04 | 1999-09-14 | Teltrend, Inc. | Method and apparatus for controlling line conditioner equalizer |
| US5790658A (en) * | 1996-10-28 | 1998-08-04 | Advanced Micro Devices, Inc. | High performance echo canceller for high speed modem |
| FR2759835A1 (fr) * | 1997-02-17 | 1998-08-21 | Thomson Multimedia Sa | Procede de compensation des attenuations affectant les niveaux des signaux echanges dans un reseau de communication |
| US7072476B2 (en) * | 1997-02-18 | 2006-07-04 | Matech, Inc. | Audio headset |
| JP3710606B2 (ja) * | 1997-09-04 | 2005-10-26 | 松下電器産業株式会社 | エコーキャンセラ |
| US6298046B1 (en) * | 1998-08-28 | 2001-10-02 | Rc Networks | Adjustable balancing circuit for an adaptive hybrid and method of adjusting the same |
| US6606212B1 (en) | 1999-03-17 | 2003-08-12 | International Business Machines Corporation | Wideband readout of magneto-resistive heads for data storage |
| JP3293029B2 (ja) * | 1999-08-20 | 2002-06-17 | 株式会社マイクロエムズ | 通信装置用２線４線変換回路 |
| EP1107464A1 (en) | 1999-12-06 | 2001-06-13 | Alcatel | Method and device for echo cancelling |
| DE10247208A1 (de) * | 2002-10-10 | 2004-04-22 | Infineon Technologies Ag | Brückenschaltung zur Echounterdrückung in Kommunikationseinrichtungen |
| KR100851286B1 (ko) * | 2003-11-11 | 2008-08-08 | 마테크, 인코포레이티드 | 단일 트랜스듀서를 갖는 쌍방향 통신 장치 |
| WO2005048574A1 (en) * | 2003-11-11 | 2005-05-26 | Matech, Inc. | Automatic-switching wireless communication device |
| DE10360857B4 (de) * | 2003-12-23 | 2006-01-12 | Airbus Deutschland Gmbh | Transformatorische Busankopplung |
| EP1548951B1 (en) * | 2003-12-26 | 2011-06-22 | Alcatel Lucent | A regulator for impedance balancing of a transmission wire pair |
| US7554933B2 (en) * | 2004-01-09 | 2009-06-30 | Realtek Semiconductor Corp. | Echo cancellation device for full duplex communication systems |
| US7738408B2 (en) * | 2004-01-09 | 2010-06-15 | Realtek Semiconductor Corp. | Transceiver for full duplex communication systems |
| US8315379B2 (en) * | 2004-11-10 | 2012-11-20 | Matech, Inc. | Single transducer full duplex talking circuit |
| US20110030558A1 (en) * | 2008-02-05 | 2011-02-10 | Raether Thomas D | Dust collector, filtration arrangment, and methods |
| CN102598606B (zh) * | 2009-07-28 | 2014-09-10 | 松下电器产业株式会社 | 通信系统和通信终端 |
| US9634964B2 (en) * | 2012-11-12 | 2017-04-25 | Tencent Technology (Shenzhen) Company Limited | Contact matching method, instant messaging client, server and system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046899B2 (ja) * | 1980-09-26 | 1985-10-18 | 日本電気株式会社 | 反響消去装置 |
| US4377858A (en) * | 1980-10-23 | 1983-03-22 | International Telephone And Telegraph Corporation | Digital two-to-four wire converter for full duplex signals |
| JPS59168711A (ja) * | 1983-03-15 | 1984-09-22 | Oki Electric Ind Co Ltd | ハイブリツド回路 |
| JPH0720070B2 (ja) * | 1985-08-14 | 1995-03-06 | 株式会社日立製作所 | デイジタル平衡回路を有するｐｃｍ符号復号器 |
| JPS63200623A (ja) * | 1987-02-17 | 1988-08-18 | Nippon Telegr & Teleph Corp <Ntt> | 自動ハイブリツド回路 |
| JPH0752859B2 (ja) * | 1987-11-06 | 1995-06-05 | 日本電気株式会社 | エコー除去装置 |
-
1990
- 1990-07-06 JP JP2177339A patent/JP2520770B2/ja not_active Expired - Fee Related
-
1991
- 1991-07-03 US US07/725,838 patent/US5287406A/en not_active Expired - Fee Related
- 1991-07-04 DE DE69104288T patent/DE69104288T2/de not_active Expired - Fee Related
- 1991-07-04 EP EP91111117A patent/EP0467163B1/en not_active Expired - Lifetime
- 1991-07-04 CA CA002046250A patent/CA2046250C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69104288D1 (de) | 1994-11-03 |
| CA2046250C (en) | 1995-02-14 |
| DE69104288T2 (de) | 1995-03-02 |
| CA2046250A1 (en) | 1992-01-07 |
| US5287406A (en) | 1994-02-15 |
| EP0467163B1 (en) | 1994-09-28 |
| EP0467163A1 (en) | 1992-01-22 |
| JP2520770B2 (ja) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0468809A (ja) | ハイブリッド回路 | |
| US5633863A (en) | Echo canceler | |
| EP0163298B1 (en) | Pcm coder/decoder with two-wire/four-wire conversion | |
| US4096362A (en) | Automatic cable balancing network | |
| JPS6138656B2 (ja) | ||
| US4817081A (en) | Adaptive filter for producing an echo cancellation signal in a transceiver system for duplex digital communication through one single pair of conductors | |
| US4074087A (en) | Bidirectional voice frequency repeater | |
| JPH0767149A (ja) | 加入者回路の二線終端インピーダンス生成回路 | |
| US4787080A (en) | PCM coder and decoder circuit having digital balancing network | |
| US4558185A (en) | Subscriber line interface circuit with complex impedance | |
| US5517523A (en) | Bridge-tap equalizer method and apparatus | |
| US6891948B2 (en) | Echo canceller | |
| EP0579891B1 (en) | Circuit for the implementation of an impedance associated to a telephone speech circuit | |
| US4669115A (en) | Hybrid circuit and method | |
| US6856684B1 (en) | Device and method for echo compensation in a two-wire full duplex channel transmission method | |
| JPS6112130A (ja) | Ｐｃｍ符号復号器 | |
| JPH0472904A (ja) | ケーブル伝送信号の補正装置 | |
| GB2193063A (en) | Line circuits | |
| US4633225A (en) | Impedance line matching device using feedback | |
| JPS6126740B2 (ja) | ||
| WO1992009147A1 (en) | A method and arrangement for use in the elimination of echoes in a subscriber line circuit | |
| JP2003513585A (ja) | エコー補償デバイス | |
| AU730313B2 (en) | Hybrid circuit | |
| JPH0479523A (ja) | Ｐｃｍチャネルユニットのオフセット補償方式 | |
| JPS6364410A (ja) | デイジタル平衡回路を有するｐｃｍ符号復号器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |