JPH0467220B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 チヤネル処理装置において、リクエスト・ポー
トの一部（又は全部）を入出力チヤネルに対して
使用不可にすると共に、使用不可にしたリクエス
ト・ポートから主記憶アクセスを発行できるよう
にしたチヤネル処理装置である。

〔産業上の利用分野〕

本発明は、入出力チヤネルから見た主記憶装置
の負荷を高め、入出力チヤネル又は入出力装置に
対する応答を遅く出来るようにした過負荷試験方
式に関するものである。

〔従来の技術〕

第５図は計算機システムの概要を示す図であ
る。チヤネル処理装置３は、主記憶装置２と入出
力機器５間のデータの流れを制御するものであ
り、データ転送制御部６、入出力チヤネル７及び
オーバ・ローダ８等を有している。計算機システ
ムの試験を例えば工場内で行う場合、最大可能設
置台数の入出力機器５を使用して試験を行うこと
も考えられるが、そうすると、広い場所を要する
のみでなく、費用も嵩むので、少ない入出力機器
５を使用して試験をする事が行われてている。そ
のために従来技術では、入出力チヤネル７の一部
を削除し又は入出力チヤネル７と同レベルのオー
バ・ローダ８を付加してデータ転送制御部６の負
荷を上げていた。オーバ・ローダ８は、例えば一
定時間毎に主記憶リクエストをデータ転送制御部
６に発行するものであり、この主記憶リクエスト
によつて本来の入出力チヤネル７からのリクエス
トの処理が遅くなることを期待するものである。

〔発明が解決しようとする問題点〕

ところが、オーバ・ローダ８を付加すると、入
出力チヤネルの設置台数が減少したり、入出力チ
ヤネルの機能が低下するので、計算機システム自
体の性能が低下すると言う欠点がある。

本発明は、上記の考察に基づくものであつて特
別なオーバ・ローダを付加することなく、チヤネ
ル処理装置の本来の機構を利用して簡単な制御で
効果的な過負荷試験を行い得るようになつたチヤ
ネル処理装置を提供することを目的としている。

〔問題点を解決するための手段〕

要約すると、本発明は下記のようなものであ
る。入出力チヤネルから主記憶アクセスを受付る
複数のリクエスト・ポートの一部又は全部を使用
不可にすることによつて、入出力チヤネルはリク
エスト・ポートの空きを待つことになる。この結
果、入出力機器や入出力制御装置は入出力チヤネ
ルのサービスを受け難くなる。リクエスト・ポー
トを使用不可にしただけでは、主記憶装置の負荷
は上がらないため、使用可能なリクエスト・ポー
トの処理速度は早くなり、リクエスト・ポートを
使用不可にしたほど過負荷効果は上がらない。こ
のために、更に使用不可にしたリクエスト・ポー
トから主記憶リクエストを発行することによつ
て、主記憶装置の負荷を上げることが出来、効果
的な過負荷試験をできるようにする。

第１図は本発明の原理図である。チヤネル処理
装置は複数のリクエスト・ポート９−Ａないし９
−Ｄを有している。リクエスト受付け制御部１４
は、入出力チヤネル７から主記憶アクセス要求が
送られてきたとき、空きのリクエスト・ポート９
−Ｘ（Ｘ＝Ａ，Ｂ，Ｃ，Ｄ）を選択し、ポート・
ビジー部１９にポート９−Ｘがビジーになつた旨
の情報を書込み、アクセス制御回路１６にアクセ
ス要求を送る。なお、このアクセス要求はポート
番号を含む。入出力チヤネル７は書込みの場合に
は機能コードFC、アドレスＡ及びデータＤ０と
Ｄ１を出力し、これらが選択された空きのリクエ
スト・ポート９−Ｘに格納され、読出しの場合に
は入出力チヤネル７は機能コードFC及びアドレ
スＡを出力し、これらが選択された空きのリクエ
スト・ポート９−Ｘに格納される。アクセス制御
回路１６は、リクエスト・ポート９−Ｘのアクセ
ス要求を受理すると、リクエスト・ポート９−Ｘ
の内容をリクエスト・イン・レジスタ１２に移
す。この際、発行元のリクエスト・ポートを示す
ための識別番号NOを付加する。リクエスト・イ
ン・レジスタ１２の内容は主記憶装置２に送ら
れ、主記憶アクセスが行われる。読出しの場合、
読出データＤ０，Ｄ１及び識別番号がリクエス
ト・アウト・レジスタ１３に格納され、次に読出
データＤ０，Ｄ１がリクエスト・ポート９−Ｘに
格納され、しかる後に入出力チヤネル７に送られ
る。使用不可ポート指定部２１は、使用不可とす
るリクエスト・ポートを指定すると共に、過負荷
試験の起動を制御するものである。アクセス要求
発行部１５は、使用不可ポート指定部２１により
過負荷試験ガ起動され且つ使用不可ポートが設定
されると、アクセス制御回路１６にアクセス要求
を送る。アクセス制御回路１６はアクセス要求発
行部１５からのアクセス要求を受理すると、使用
不可とされたリクエスト・ポート９−Ｙ（Ｙ＝Ａ，
Ｂ，Ｃ，Ｄの何れか）の内容をリクエスト・イ
ン・レジスタ１２に移し，主記憶アクセスを行
う。

〔作用〕

いま、リクエスト・ポート９−Ｄが使用不可ポ
ートとされ、且つ過負荷試験モードにされたとす
る。奏すると、リクエスト受付け制御部１４から
みてリクエスト・ポート９−Ｄは常時ビジーにな
る。使用不可ポートが指定され且つ過負荷試験モ
ードになると、アクセス要求発行部１５は、リク
エスト・ポート９−Ｄのアクセス要求をアクセス
制御回路１６に出力する。

〔実施例〕

第２図はデータ転送制御部６を説明する図であ
る。リクエスト・ポート９−Ａないし９−Ｄ、セ
レクタ１０、セレクタ１１及びリクエスト・イ
ン・レジスタ１２は、データ転送制御部６の中に
存在する。図示の例では、２個の入出力チヤネル
７が設けられ、各入出力チヤネル７にたいして４
個のリクエスト・ポート９−Ａないし９−Ｄより
なる組が設けられている。上側のリクエスト・ポ
ート９−Ａないし９−Ｄの内容はセレクタ１１を
介してリクエスト・イン・レジスタ１２に移さ
れ、同様に下側のリクエスト・ポート９−Ａない
し９−Ｄの内容もセレクタ１１を介してリクエス
ト・イン・レジスタ１２に格納される。この際
に、発行元のリクエスト・ポートを示すための識
別番号NOが付加され、識別番号NOもリクエス
ト・イン・レジスタ１２に格納される。リクエス
ト・イン・レジスタ１２の内容は主記憶装置２に
送られ、主記憶装置２は機能コードFCで指定さ
れた動作を行う。即ち、機能コードが書込みを指
定している場合には書込みを行い、読出しを指示
している場合には読出しを行う。主記憶装置２
は、書込みが完了した場合には識別番号NOをリ
クエスト・アウト・レジスタ１３に格納し、読出
しの場合には識別番号NO及びデータＤ０，Ｄ１
をリクエスト・アウト・レジスタ１３に格納す
る。リクエスト・アウト・レジスタ１３の内容
は、完了信号と共にデータ転送制御部に送られて
来る。読出しの場合には、リクエスト・アウト・
レジスタ１３のデータＤ０，Ｄ１が該当するリク
エスト・イン・レジスタ９−Ｘ（Ｘ＝Ａ，Ｂ，Ｃ，
Ｄ）に格納され、リクエスト・イン・レジスタ９
−Ｘに格納されたデータＤ０とＤ１は、セレクタ
１０を介して順番に入出力チヤネル７に送られ
る。

第３図はフエツチ・アクセスが連続した場合の
動作を示す図である。なお、ポートＡないしＤは
リクエスト・ポート９−Ａないし９−Ｄをそれぞ
れ示している。いま、ポートＡないしＤが空きで
あると仮定する。入出力チヤネル７が機能コード
FCを送出すると、この機能コードFCはポートＡ
に格納され、入出力チヤネル７が続いてアドレス
Ａ送出すると、このアドレスＡもポートＡに格納
される。ポートＡの機能コードFC及びアドレス
Ａはリクエスト・イン・レジスタ１２を介して主
記憶装置に送られ、メモリ・アクセスが行われ
る。主記憶装置２から読出されたデータＤ０，Ｄ
１はリクエスト・アウト・レジスタ１３を介して
データ転送制御部に送られ、ポートＡに格納され
る。最初のリクエストが未だ処理されない間に、
次のリクエストが入出力チヤネル７から送られて
くると、このリクエストはポートＢに格納され、
リクエスト・イン・レジスタ１２が空きになる
と、ポートＢのリクエストがリクエスト・イン・
レジスタ１２に移される。以下、図示の通りの動
作が行われる。

第４図は本発明の１実施例のブロツク図であ
る。過負荷試験フリツプ・フロツプ１７と使用不
可ポート設定フリツプ・フロツプ１８−Ａないし
１８−Ｄは、使用不可ポート指定部２１を構成し
ている。また、ポート・ビジー・フリツプ・フロ
ツプ１９−Ｄないし１９−Ｄはポート・ビジー部
１９を構成している。過負荷試験を行いたい場合
には、過負荷試験フリツプ・フロツプ１７に
「１」がセツトされ、４個の使用不可ポート設定
フリツプ・フロツプ１８の内の何れか（又は全
部）が「１」とされる。アクセス要求発行部１５
は過負荷試験フリツプ・フロツプ１７及び４個の
使用不可ポート設定フリツプ・フロツプ１８の中
の或るものが「１」にされると、アクセス要求を
発行する。アクセス要求発行部１５の発行したア
クセス要求はアクセス制御回路１６に送られ、こ
れと同時に「１」とされている使用不可ポート設
定フリツプ・フロツプ１８に対応するポート・ビ
ジー・フリツプ・フロツプ１９が「１」とされ
る。アクセス制御回路１６は、リクエスト・ポー
ト９−Ａないし９−Ｄに対応するレデイ・フリツ
プ・フロツプ（図示せず）を有しており、ポート
番号が付加されたアクセス要求が送られてくる
と、対応するレデイ・フリツプ・フロツプを
「１」にする。そして、アクセス要求発行部１５
及びリクエスト受付け制御部１４から送られて来
ているアクセス要求の中から１個を選択し、選択
されたリクエスト・ポート９の内容をリクエス
ト・イン・レジスタ１２に移し、選択されたリク
エスト・ポート９に対応するポート・ビジー・フ
リツプ・フロツプ１９及びレデイ・フリツプ・フ
ロツプを「０」にする。

リクエスト受付け制御部１４は、使用不可ポー
ト設定フリツプ・フロツプ１８−Ａないし１８−
Ｄの内容を参照し、使用不可とされているリクエ
スト・ポート９には入出力チヤネル７からのリク
エストをセツトしない。また、ポート・ビジー・
フリツプ・フロツプ１９−Ａないし１９−Ｄの内
容をも参照し、ビジーのリクエスト・ポート９に
は入出力チヤネル７から送られて来たリクエスト
をセツトしない。分配制御部２０は、リクエスト
受付け部１４の指示に従つて入出力チヤネル７か
らのリクエストをリクエスト・ポート９にセツト
するものである。

いま、過負荷試験フリツプ・フロツプ１７と使
用不可ポート設定フリツプ・フロツプ１８−Ｄが
「１」にされたと仮定する。リクエスト・ポート
９−Ｄを過負荷試験用ポートとして使用する場合
には、リクエスト・ポート９−Ｄにスキヤン・イ
ンにより予めリクエストをセツトしておく。使用
不可ポート設定フリツプ・フロツプ１８−Ｄが
「１」になると、入出力チヤネル７からのリクエ
ストはリクエスト・ポート９−Ｄにセツトするこ
とが出来なくなる。アクセス要求発行部１５は、
過負荷試験フリツプ・フロツプ１７と使用不可ポ
ート設定フリツプ・フロツプ１８−Ｄが「１」に
されると、ポート・ビジー・フリツプ・フロツプ
１９−Ｄが「０」であることを条件として、アク
セス要求（ポート名を含む）をアクセス制御回路
１６に送る。このアクセス要求を送ると同時にポ
ート・ビジー・フリツプ・フロツプ１９−Ｄを
「１」とする。アクセス制御回路１６がリクエス
ト・ポート９−Ｄのリクエストをリクエスト・イ
ン・レジスタ１２に移すと、ポート・ビジー・フ
リツプ・フロツプ１９−Ｄが「０」になり、アク
セス要求発行部１５は次のアクセス要求を発行で
きるようになる。リクエスト・ポート９−Ｄの内
容をリクエスト・イン・レジスタ１２に移してか
ら、一定時間後にポート・ビジー・フリツプ・フ
ロツプ１９−Ｄを「０」にすることも可能であ
る。または、主記憶装置から処理終了を受け取つ
てからポート・ビジー・フリツプ・フロツプ１９
−Ｄを「０」にすることも可能である。なお、当
然のことながら、過負荷試験を行う場合にはリク
エストの処理結果を入出力チヤネル７に返送しな
いようにしておく。

過負荷試験モード時において、使用不可ポート
設定フリツプ・フロツプ１８−Ｃと１８−Ｄが
「１」にされるたとする。最初はビジー・フリツ
プ・フロツプ１９−Ｃと１９−Ｄは「０」である
ので、アクセス要求発行部１５は、先ずポート９
−Ｃのアクセス要求をアクセス制御回路１６に送
つてポート・ビジー・フリツプ・フロツプ１９−
Ｃを「１」にし、次にポート９−Ｄのアクセス要
求をアクセス制御回路１６に送つてポート・ビジ
ー・フリツプ・フロツプ１９−Ｄを「１」にす
る。その後は、アクセス要求発行部１５は、ポー
ト・ビジー・フリツプ・フロツプ１９−Ｃ及び１
９−Ｄの値を参照してアクセス要求をアクセス制
御回路１６に送る。

〔発明の効果〕

以上の説明から明らかなように、本発明によれ
ば、装置試験システムにおいて最大システム構成
にすることなく小規模なシステム構成で効果的な
システム試験を行うことが出来る。また本発明に
よれば、オーバ・ローダ等の本来使用しない機構
を使用して過負荷試験を行うのではなく、通常状
態でも使用される本来の機構を利用して過負荷試
験を行うことが出来、更に過負荷試験用に選択さ
れたリクエスト・ポートの内容を変更することに
より、多様な過負荷試験を簡単に行うことが出来
る。

【図面の簡単な説明】

第１図は本発明の原理図、第２図はチヤネル処
理装置のデータ転送制御部を説明する図、第３図
はフエツチ・アクセスが連続した場合の動作を示
す図、第４図は本発明の１実施例のブロツク図、
第５図は計算機システムの概要を示す図である。 １……中央処理装置、２……主記憶装置、３…
…チヤネル処理装置、４……入出力制御装置、５
……入出力機器、６……データ転送制御部、７…
…入出力チヤネル、８……オーバ・ローダ、９−
Ａないし９−Ｄ……リクエスト・ポート、１０と
１１……セレクタ、１２……リクエスト・イン・
レジスタ、１３……リクエスト・アウト・レジス
タ、１４……リクエスト受付け制御部、１５……
アクセス要求発行部、１６……アクセス制御回
路、１７……過負荷試験フリツプ・フロツプ、１
８−Ａないし１８−Ｄ……使用不可ポート設定フ
リツプ・フロツプ、１９……ポート・ビジー部、
１９−Ａないし１９−Ｄ……ポート・ビジー・フ
リツプ・フロツプ、２０……分配制御部、２１…
…使用不可ポート指定部。

Claims (1)

1. 【特許請求の範囲】 １ 読出し／書込みを示す機能コードFC、主記
   憶アドレスＡおよびデータＤ０，Ｄ１を格納する
   リクエスト・ポートの複数個９−Ａ，…，９−Ｄ
   と、 リクエスト受付け制御部１４と、 アクセス要求発行部１５と、 アクセス制御回路１６と、 ビジー状態のリクエスト・ポートを示す情報を
   記憶するポート・ビジー部１９と、 使用不可とすべきリクエスト・ポートを指定す
   る使用不可ポート指定部２１と、 を具備するチヤネル処理装置であつて、 リクエスト受付け制御部１４は、入出力チヤネ
   ル７からの要求信号を受け取つたときに、使用不
   可ポート指定部２１によつて使用不可とされたリ
   クエスト・ポート及びビジーのリクエスト・ポー
   トを除いたリクエスト・ポートの中から１個のポ
   ートを選択し、選択されたリクエスト・ポート
   に、入出力チヤネルから出力された読出しを示す
   機能コードFCと主記憶アドレスＡとより成るリ
   ード要求データ又は書込みを示す機能コードFC
   と主記憶アドレスＡと書込データＤ０，Ｄ１とよ
   り成るライト要求データを書き込むと共に、選択
   されたリクエスト・ポートを識別するための識別
   子を付加したアクセス要求をアクセス制御部１６
   に送るように構成され、 アクセス要求発行部１５は、使用不可ポート指
   定部２１によつて指定されたリクエスト・ポート
   がビジー状態でないことを条件として、当該リク
   エスト・ポートを識別するための識別子を付加し
   たアクセス要求をアクセス制御回路１６に送るよ
   うに構成され、 アクセス制御回路１６は、リクエスト受付け制
   御部１４から出力されたアクセス要求およびアク
   セス要求発行部１５から出力されたアクセス要求
   を受け付け、アクセス要求に付加されている識別
   子で指定されたリクエスト・ポートの要求データ
   を主記憶装置２に送るように構成されている ことを特徴とするチヤネル処理装置。