CN112631969B - 一种基于pcie接口的虚拟多通道数据传输方法和系统 - Google Patents
一种基于pcie接口的虚拟多通道数据传输方法和系统 Download PDFInfo
- Publication number
- CN112631969B CN112631969B CN202011643065.XA CN202011643065A CN112631969B CN 112631969 B CN112631969 B CN 112631969B CN 202011643065 A CN202011643065 A CN 202011643065A CN 112631969 B CN112631969 B CN 112631969B
- Authority
- CN
- China
- Prior art keywords
- address
- interrupt signal
- virtual channel
- acquisition card
- bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000013507 mapping Methods 0.000 claims abstract description 57
- 238000010276 construction Methods 0.000 claims description 11
- 238000000638 solvent extraction Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 230000007246 mechanism Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003993 interaction Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
本申请的一种基于PCIE接口的虚拟多通道数据传输方法和系统，涉及数据传输技术领域。方法包括：获取BAR寄存器中的BAR空间地址和上位机中的内存地址，根据BAR空间地址至内存地址的映射关系构建地址映射表；根据地址映射表对BAR空间进行划分；获取BAR寄存器中的偏移地址；根据地址映射表建立偏移地址与虚拟通道之间的映射关系，构建出虚拟通道；编写入中断寄存器值；构造虚拟通道与中断寄存器值之间的映射关系；根据选取的中断寄存器值指定虚拟通道；通过虚拟通道对数据进行主动读写操作和被动接收操作。本申请通过构建若干个虚拟通道，实现单通道到多通道的转变，有效解决了采集卡中传输通道数量不足的问题。
Description
技术领域
本申请涉及数据传输技术领域，尤其涉及一种基于PCIE接口的虚拟多通道数据传输方法和系统。
背景技术
采集卡与上位机之间连接PCIE总线，通过PCIE总线的控制通道、数据通道和时间通道，实现采集卡与上位机之间的交互。因此，在采集卡在与上位机交互过程中，采集卡驱动也需要根据数据类型，构建出相应的通道以适应PCIE总线与上位机交互。
相对于PCIE总线的通道，采集卡驱动需要建立控制通道控制相机、数据通道获取相机的数据，以及时间通道读取相机时间。而采集卡的基地址寄存器中只有两个基地址空间仅用于获取数据，当采集卡链接两个以上的相机时，采集卡驱动中并没有足够的通道来实现控制相机和读取相机时间等，也就无法实现采集卡与上位机之间的交互。
现有技术中通常是通过增加硬件的方式来增加相应的物理通道，例如增加中断寄存器数量或扩大RAM内存，但这也增加了硬件成本、上位机CPU的运行负载以及上位机软件的开发难度。
发明内容
本申请提供了一种基于PCIE接口的多通道数据传输方法和系统，以解决实际传输通道数量不足的问题。
本申请采用的技术方案如下：
一种基于PCIE接口的虚拟多通道数据传输方法，包括以下步骤：
获取BAR寄存器中的BAR空间地址和上位机中的内存地址，所述BAR空间地址是保存在所述BAR寄存器中的PCIE总线地址；
根据所述BAR空间地址至所述内存地址的映射关系构建地址映射表；
根据所述地址映射表对BAR空间进行划分；
获取所述BAR寄存器中的偏移地址；
根据所述地址映射表建立所述偏移地址与虚拟通道之间的映射关系，构建出所述虚拟通道；
编写中断寄存器值；
构造所述虚拟通道与所述中断寄存器值之间的映射关系；
根据选取的所述中断寄存器值指定所述虚拟通道；
通过所述虚拟通道对数据进行主动读写操作和被动接收操作。
进一步地，对数据进行主动读写操作，包括以下步骤：
主动向采集卡驱动发送请求；
根据所述发送请求的上下文判定所述BAR空间地址和所述偏移地址；
完成读写操作。
进一步地，对数据进行被动接收操作，包括以下步骤：
打开被动接收虚拟通道，并将提示信息发送至采集卡驱动，所述提示信息用于表示所述被动接受通道已开启；
持续等待第一中断信号，所述第一中断信号用于解除上位机接收线程的阻塞，且所述第一中断信号是由所述采集卡驱动发送的；
接收所述第一中断信号后，完成被动接收操作。
进一步地，所述采集卡驱动接收所述提示信息后，发出重定位到新队列的请求；
当所述采集卡驱动的被动接收对列不是空时，所述采集卡驱动持续等待第二中断信号，所述第二中断信号是在数据传输完成时由采集卡发送给上位机的中断信号；
当所述采集卡驱动接收到所述第二中断信号时，将数据拷贝到对应的所述BAR空间，并将所述第一中断信号发送至上位机。
进一步地，在所述获取BAR寄存器中的空间地址和上位机的内存地址过程中，还包括：描述设备上下文，所述设备上下文描述为DMA设备。
一种基于PCIE接口的虚拟多通道数据传输系统，用于实施所述的基于PCIE接口的虚拟多通道数据传输方法，包括：
第一获取模块，用于获取BAR寄存器中的BAR空间地址，所述BAR空间地址是保存在所述BAR寄存器中的PCIE总线地址；
第二获取模块，用于获取上位机中的内存地址；
地址映射表构建模块，用于根据所述BAR空间地址至所述内存地址的映射关系构建地址映射表；
划分模块，用于根据所述地址映射表对BAR空间进行划分；
第三获取模块，用于获取所述BAR寄存器中的偏移地址；
虚拟通道构建模块，用于根据所述地址映射表建立所述偏移地址与虚拟通道之间的映射关系，构建出所述虚拟通道；
中断寄存器值编写模块，用于编写中断寄存器值；
映射关系构建模块，用于构建所述虚拟通道与所述中断寄存器值之间的映射关系；
虚拟通道指定模块，用于根据选取的中断寄存器值选取虚拟通道；
主动读写模块，用于通过所述虚拟通道对数据进行主动读写；
被动接收模块，用于通过所述虚拟通道对数据进行被动接收。
进一步地，所述主动读写模块，包括发送请求单元、判定单元和读写单元；
所述发送请求单元，用于主动向采集卡驱动发送请求；
所述判定单元，用于根据所述发送请求的上下文判定所述BAR空间地址和所述偏移地址；
所述读写单元，用于完成读写操作。
进一步地，所述被动接收模块，包括：
开启单元，用于开启被动虚拟通道；
提示信息发送单元，用于将提示信息发送至采集卡驱动，所述提示信息用于表示所述被动接受通道已开启；
第一等待单元，用于持续等待第一中断信号，所述第一中断信号用于解除上位机接收线程的阻塞，且所述第一中断信号是由所述采集卡驱动发送的；
接收单元，用于在上位机接收到所述第一中断信号后，完成被动接收操作。
进一步地，所述被动接收模块还包括：
重定位请求发出单元，用于在所述采集卡驱动接收所述指示消息后，发出重定位到新队列的请求；
第二等待单元，用于在所述采集卡驱动的被动接收对列不是空时，由所述采集卡驱动持续等待第二中断信号，所述第二中断信号是在数据传输完成时由采集卡发送给上位机的中断信号；
数据拷贝单元，用于在所述采集卡驱动接收到所述第二中断信号时，将数据拷贝到对应的所述BAR空间；
第一中断信号发送单元，用于在数据拷贝到对应的BAR空间后，将所述第一中断信号发送至上位机。
进一步地，所述系统还包括描述模块，用于将设备上下文描述为DMA设备。
采用本申请的技术方案的有益效果如下：
本申请通过构建若干个虚拟通道，实现单通道到多通道的转变，虚拟通道的外部表现与实际通道相比没有差异，有效解决了采集卡中传输通道数量不足的问题，能够实现了采集卡与上位机之间的主动读写和被动接收，可以充分利用物理存储设备，达到最优化的使用效率；且上位机软件通过选取不同的中断寄存器值来选取操作虚拟通道，能够避免逻辑混乱问题的出现。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的基于PCIE接口的虚拟多通道构建方法示意图；
图2为本申请提供的虚拟通道与BAR空间的偏移地址之间的映射关系图；
图3为本申请提供的虚拟通道与中断寄存器值之间的映射关系图；
图4为本申请提供的上位机被动接收机制的流程图；
图5为本申请提供的采集卡驱动被动接收机制的流程图；
具体实施方式
参见图1，为基于PCIE接口的虚拟多通道构建方法示意图。
本申请提供的一种基于PCIE接口的虚拟多通道数据传输方法，包括以下步骤：
S1.获取BAR寄存器中的BAR空间地址和上位机中的内存地址，BAR空间地址是保存在BAR寄存器中的PCIE总线地址。
在获取BAR寄存器中的空间地址和上位机的内存地址过程中，还包括：描述设备上下文，设备上下文描述为DMA设备。因为PCIE总线具有高效传输、即插即用的优点，能够满足采集卡对数据传输实时性的要求。其中DMA传输和中断响应是实现的关键。DMA因不通过CPU进行数据交换，因此能够快速完成传输，采集卡驱动设计使用DMA方式传输是最佳选择。
S2.根据BAR空间地址至内存地址的映射关系构建地址映射表。
S3.根据地址映射表对BAR空间进行划分。
S4.获取BAR寄存器中的偏移地址。
S5.根据地址映射表建立偏移地址与虚拟通道之间的映射关系，构建出虚拟通道。如图2为虚拟通道与BAR空间的偏移地址之间的映射关系图。
S6.编写中断寄存器值。为区分不同虚拟通道读写，需要构造虚拟通道与中断寄存器的映射。
S7.构造虚拟通道与中断寄存器值之间的映射关系。如图3为虚拟通道与中断寄存器值之间的映射关系图。
S8.根据选取的中断寄存器值指定虚拟通道。
当上位机软件读写某个虚拟通道时，需要读取虚拟通道对应的中断寄存器值。
S9.通过虚拟通道对数据进行主动读写操作和被动接收操作。
建立好虚拟通道的上述映射关系后，需要上位机软件实现主动读写和被动接收机制。上位机软件主动读写操作，系统会主动发送请求，根据发送请求上下文可以断定操作的BAR和偏移地址，直接完成读写操作即可，方式和方法比较简单。
对数据进行主动读写操作，具体包括以下步骤：
主动向采集卡驱动发送请求；
根据发送请求的上下文判定BAR空间地址和偏移地址；
完成读写操作。
被动接收机制较难实现，因为上位机不能通过请求告知采集卡驱动，而需要采集卡驱动向上位机发出有数据通知，进而通过上位机进行处理。
如图4为本申请提供的上位机被动接收机制的流程图，对数据进行被动接收操作时，上位机需要进行的操作包括以下步骤：
打开被动接收虚拟通道，并将提示信息发送至采集卡驱动，提示信息用于表示被动接受通道已开启；
持续等待第一中断信号，第一中断信号用于解除上位机接收线程的阻塞，且第一中断信号是由采集卡驱动发送的；
接收第一中断信号后，完成被动接收操作。
如图5为本申请提供的采集卡驱动被动接收机制的流程图，在上位机进行如上操作的同时，需要采集卡驱动配合进行以下步骤：
采集卡驱动接收到提示信息后，发出重定位到新队列的请求；
当采集卡驱动的被动接收对列不是空时，采集卡驱动持续等待第二中断信号，第二中断信号是在数据传输完成时由采集卡发送给上位机的中断信号；
当采集卡驱动接收到第二中断信号时，将数据拷贝到被动接收虚拟通道空间，并将第一中断信号发送至上位机。
本申请还提供一种基于PCIE接口的虚拟多通道数据传输系统，用于实施基于PCIE接口的虚拟多通道数据传输方法，包括：
第一获取模块，用于获取BAR寄存器中的BAR空间地址，BAR空间地址是保存在BAR寄存器中的PCIE总线地址。
第二获取模块，用于获取上位机中的内存地址。
描述模块，用于将设备上下文描述为DMA设备。
地址映射表构建模块，用于根据BAR空间地址至内存地址的映射关系构建地址映射表。
划分模块，用于根据地址映射表对BAR空间进行划分。
第三获取模块，用于获取BAR寄存器中的偏移地址。
虚拟通道构建模块，用于根据地址映射表建立偏移地址与虚拟通道之间的映射关系，构建出虚拟通道。
中断寄存器值编写模块，用于编写中断寄存器值。
映射关系构建模块，用于构建虚拟通道与中断寄存器值之间的映射关系。
虚拟通道指定模块，用于根据选取的中断寄存器值选取虚拟通道。
主动读写模块，用于通过虚拟通道对数据进行主动读写。
被动接收模块，用于通过虚拟通道对数据进行被动接收。
具体来说，主动读写模块，包括发送请求单元、判定单元和读写单元；
发送请求单元，用于主动向采集卡驱动发送请求；
判定单元，用于根据发动请求的上下文判定BAR空间地址和偏移地址；
读写单元，用于完成读写操作。
具体来说，被动接收模块，包括：
开启单元，用于开启被动虚拟通道；
提示信息发送单元，用于将提示信息发送至采集卡驱动，提示信息用于表示被动接受通道已开启；
第一等待单元，用于持续等待第一中断信号，第一中断信号用于解除上位机接收线程的阻塞，且第一中断信号是由采集卡驱动发送的；
接收单元，用于在上位机接收到第一中断信号后，完成被动接收操作。
被动接收模块还包括：
重定位请求发出单元，用于在采集卡驱动接收指示消息后，发出重定位到新队列的请求；
第二等待单元，用于在采集卡驱动的被动接收对列不是空时，由采集卡驱动持续等待第二中断信号，第二中断信号是在数据传输完成时由采集卡发送给上位机的中断信号；
数据拷贝单元，用于在采集卡驱动接收到第二中断信号时，将数据拷贝到对应的BAR空间；
第一中断信号发送单元，用于在数据拷贝到对应的BAR空间后，将第一中断信号发送至上位机。
本申请建立一整套机制实现对数据通道、控制通道、消息通道的读写。首先需要构造虚拟通道与实际通道的映射，并利用虚拟通道完成内存映射。以中断作为传输依据，通过内存映射和DMA传输方式完成上位机与驱动、驱动与采集卡的交互。上位机软件可以通过打开设备的方式访问不同的通道，实现从数据通道和消息通道读数据，从控制通道下发数据。
本申请取得的有益效果：本申请通过构建若干个虚拟通道，实现单通道到多通道的转变，虚拟通道的外部表现与实际通道相比没有差异，有效解决了采集卡中传输通道数量不足的问题，能够实现了采集卡与上位机之间的主动读写和被动接收，可以充分利用物理存储设备，达到最优化的使用效率；且上位机软件通过选取不同的中断寄存器值来选取操作虚拟通道，能够避免逻辑混乱问题的出现。
本申请提供的实施例之间的相似部分相互参见即可，以上提供的具体实施方式只是本申请总的构思下的几个示例，并不构成本申请保护范围的限定。对于本领域的技术人员而言，在不付出创造性劳动的前提下依据本申请方案所扩展出的任何其他实施方式都属于本申请的保护范围。
Claims (6)
1.一种基于PCIE接口的虚拟多通道数据传输方法，其特征在于，包括以下步骤：
获取BAR寄存器中的BAR空间地址和上位机中的内存地址，所述BAR空间地址是保存在所述BAR寄存器中的PCIE总线地址；
根据所述BAR空间地址至所述内存地址的映射关系构建地址映射表；
根据所述地址映射表对BAR空间进行划分；
获取所述BAR寄存器中的偏移地址；
根据所述地址映射表建立所述偏移地址与虚拟通道之间的映射关系，构建出所述虚拟通道；
编写中断寄存器值；
构造所述虚拟通道与所述中断寄存器值之间的映射关系；
根据选取的所述中断寄存器值指定所述虚拟通道；
通过所述虚拟通道对数据进行主动读写操作和被动接收操作，包括：
打开被动接收虚拟通道，并将提示信息发送至采集卡驱动，所述提示信息用于表示所述接收虚拟通道已开启；
持续等待第一中断信号，所述第一中断信号用于解除上位机接收线程的阻塞，且所述第一中断信号是由所述采集卡驱动发送的；
接收所述第一中断信号后，完成被动接收操作；
所述采集卡驱动接收所述提示信息后，发出重定位到新队列的请求；
当所述采集卡驱动的被动接收对列不是空时，所述采集卡驱动持续等待第二中断信号，所述第二中断信号是在数据传输完成时由采集卡发送给上位机的中断信号；
当所述采集卡驱动接收到所述第二中断信号时，将数据拷贝到对应的所述BAR空间，并将所述第一中断信号发送至上位机。
2.根据权利要求1所述的基于PCIE接口的虚拟多通道数据传输方法，其特征在于，对数据进行主动读写操作，包括以下步骤：
主动向采集卡驱动发送请求；
根据所述发送请求的上下文判定所述BAR空间地址和所述偏移地址；
完成读写操作。
3.根据权利要求1所述的基于PCIE接口的虚拟多通道数据传输方法，其特征在于，在所述获取BAR寄存器中的空间地址和上位机的内存地址过程中，还包括：描述设备上下文，所述设备上下文描述为DMA设备。
4.一种基于PCIE接口的虚拟多通道数据传输系统，其特征在于，用于实施如权利要求1-3任意一项所述的基于PCIE接口的虚拟多通道数据传输方法，包括：
第一获取模块，用于获取BAR寄存器中的BAR空间地址，所述BAR空间地址是保存在所述BAR寄存器中的PCIE总线地址；
第二获取模块，用于获取上位机中的内存地址；
地址映射表构建模块，用于根据所述BAR空间地址至所述内存地址的映射关系构建地址映射表；
划分模块，用于根据所述地址映射表对BAR空间进行划分；
第三获取模块，用于获取所述BAR寄存器中的偏移地址；
虚拟通道构建模块，用于根据所述地址映射表建立所述偏移地址与虚拟通道之间的映射关系，构建出所述虚拟通道；
中断寄存器值编写模块，用于编写中断寄存器值；
映射关系构建模块，用于构建所述虚拟通道与所述中断寄存器值之间的映射关系；
虚拟通道指定模块，用于根据选取的中断寄存器值选取虚拟通道；
主动读写模块，用于通过所述虚拟通道对数据进行主动读写；
被动接收模块，用于通过所述虚拟通道对数据进行被动接收，所述被动接收模块，包括：
开启单元，用于开启被动接收虚拟通道；
提示信息发送单元，用于将提示信息发送至采集卡驱动，所述提示信息用于表示所述被动接收虚拟通道已开启；
第一等待单元，用于持续等待第一中断信号，所述第一中断信号用于解除上位机接收线程的阻塞，且所述第一中断信号是由所述采集卡驱动发送的；
接收单元，用于在上位机接收到所述第一中断信号后，完成被动接收操作；
重定位请求发出单元，用于在所述采集卡驱动接收所述提示信息后，发出重定位到新队列的请求；
第二等待单元，用于在所述采集卡驱动的被动接收对列不是空时，由所述采集卡驱动持续等待第二中断信号，所述第二中断信号是在数据传输完成时由采集卡发送给上位机的中断信号；
数据拷贝单元，用于在所述采集卡驱动接收到所述第二中断信号时，将数据拷贝到对应的所述BAR空间；
第一中断信号发送单元，用于在数据拷贝到对应的BAR空间后，将所述第一中断信号发送至上位机。
5.根据权利要求4所述的基于PCIE接口的虚拟多通道数据传输系统，其特征在于，
所述主动读写模块，包括发送请求单元、判定单元和读写单元；
所述发送请求单元，用于主动向采集卡驱动发送请求；
所述判定单元，用于根据所述发送请求的上下文判定所述BAR空间地址和所述偏移地址；
所述读写单元，用于完成读写操作。
6.根据权利要求4所述的基于PCIE接口的虚拟多通道数据传输系统，其特征在于，所述系统还包括描述模块，用于将设备上下文描述为DMA设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011643065.XA CN112631969B (zh) | 2020-12-30 | 2020-12-30 | 一种基于pcie接口的虚拟多通道数据传输方法和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011643065.XA CN112631969B (zh) | 2020-12-30 | 2020-12-30 | 一种基于pcie接口的虚拟多通道数据传输方法和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112631969A CN112631969A (zh) | 2021-04-09 |
| CN112631969B true CN112631969B (zh) | 2024-01-30 |
Family
ID=75290892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011643065.XA Active CN112631969B (zh) | 2020-12-30 | 2020-12-30 | 一种基于pcie接口的虚拟多通道数据传输方法和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112631969B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114416630A (zh) * | 2021-12-24 | 2022-04-29 | 深圳市广和通无线通信软件有限公司 | 基于pcie的通信方法、装置、计算机设备和可读存储介质 |
| CN114490222B (zh) * | 2022-02-14 | 2022-11-15 | 无锡众星微系统技术有限公司 | 一种PCIe P2P系统测试启动方法和装置 |
| CN117555599B (zh) * | 2024-01-10 | 2024-04-05 | 睿思芯科(成都)科技有限公司 | 加快关键数据访问速度的芯片设计方法、系统及相关设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1749967A (zh) * | 2004-09-16 | 2006-03-22 | 株式会社日立制作所 | 数据处理系统 |
| US7979592B1 (en) * | 2007-02-09 | 2011-07-12 | Emulex Design And Manufacturing Corporation | Virtualization bridge device |
| CN102263698A (zh) * | 2011-08-11 | 2011-11-30 | 福建星网锐捷网络有限公司 | 虚拟通道的建立方法、数据传输的方法及线卡 |
| CN105487990A (zh) * | 2014-09-19 | 2016-04-13 | 中兴通讯股份有限公司 | 一种cpu与芯片之间传输消息报文的方法及装置 |
| CN106301859A (zh) * | 2015-06-09 | 2017-01-04 | 华为技术有限公司 | 一种管理网卡的方法、装置及系统 |
| CN110083461A (zh) * | 2019-03-29 | 2019-08-02 | 郑州信大捷安信息技术股份有限公司 | 一种基于fpga的多任务处理系统及方法 |
| CN112000594A (zh) * | 2020-07-31 | 2020-11-27 | 瑞芯微电子股份有限公司 | 一种PCIe设备管理方法及其运行系统 |
-
2020
- 2020-12-30 CN CN202011643065.XA patent/CN112631969B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1749967A (zh) * | 2004-09-16 | 2006-03-22 | 株式会社日立制作所 | 数据处理系统 |
| US7979592B1 (en) * | 2007-02-09 | 2011-07-12 | Emulex Design And Manufacturing Corporation | Virtualization bridge device |
| CN102263698A (zh) * | 2011-08-11 | 2011-11-30 | 福建星网锐捷网络有限公司 | 虚拟通道的建立方法、数据传输的方法及线卡 |
| CN105487990A (zh) * | 2014-09-19 | 2016-04-13 | 中兴通讯股份有限公司 | 一种cpu与芯片之间传输消息报文的方法及装置 |
| CN106301859A (zh) * | 2015-06-09 | 2017-01-04 | 华为技术有限公司 | 一种管理网卡的方法、装置及系统 |
| CN110083461A (zh) * | 2019-03-29 | 2019-08-02 | 郑州信大捷安信息技术股份有限公司 | 一种基于fpga的多任务处理系统及方法 |
| CN112000594A (zh) * | 2020-07-31 | 2020-11-27 | 瑞芯微电子股份有限公司 | 一种PCIe设备管理方法及其运行系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112631969A (zh) | 2021-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112631969B (zh) | 一种基于pcie接口的虚拟多通道数据传输方法和系统 | |
| CN103366794B (zh) | 用于减少接脚数内存总线接口的装置及方法 | |
| US20030163628A1 (en) | Method and related apparatus for controlling transmission interface between an external device and a computer system | |
| EP3657337B1 (en) | Method, apparatus, device and storage medium for accessing static random access memory | |
| CN108628543B (zh) | 垃圾回收方法以及使用该方法的装置 | |
| CN111782154A (zh) | 数据搬移方法、装置及系统 | |
| KR20080105390A (ko) | 플래시 메모리에 사용되는 명령어들을 제어하는 방법 및장치 | |
| WO2007114676A1 (en) | Device having shared memory and method for providing access status information by shared memory | |
| US7441053B2 (en) | Support of an interaction between a host device and a peripheral device | |
| US9152348B2 (en) | Data transmitting method, memory controller and data transmitting system | |
| CN110720126B (zh) | 传输数据掩码的方法、内存控制器、内存芯片和计算机系统 | |
| CN102027424B (zh) | 用于控制从多个进程出发的对存储器的区域的访问的方法以及用于实现该方法的带有消息存储器的通信模块 | |
| US6898684B2 (en) | Control chip with multiple-layer defer queue | |
| KR100615694B1 (ko) | 복수개의 기능블럭을 제어하는 제어시스템 | |
| TW200413940A (en) | Method and apparatus for handling data transfers | |
| EP0365114A2 (en) | Interface arrangement for interfacing a data storage device with a data handling system | |
| CN117008843B (zh) | 控制页链表构建装置和电子设备 | |
| JP3411519B2 (ja) | 情報処理装置 | |
| CN118035142A (zh) | 一种基于fpga的sata数据dma传输系统及其方法 | |
| JPH0764849A (ja) | プロセッサの共有メモリ制御装置 | |
| JP2001043182A (ja) | パラレルバスシステム | |
| CN116340217A (zh) | 数据处理方法及相关装置 | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| CN116860185A (zh) | Sram阵列的数据访问装置、系统、方法、设备、芯片和介质 | |
| JP3411518B2 (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |