JPH0465988B2 - - Google Patents

Info

Publication number
JPH0465988B2
JPH0465988B2 JP2793284A JP2793284A JPH0465988B2 JP H0465988 B2 JPH0465988 B2 JP H0465988B2 JP 2793284 A JP2793284 A JP 2793284A JP 2793284 A JP2793284 A JP 2793284A JP H0465988 B2 JPH0465988 B2 JP H0465988B2
Authority
JP
Japan
Prior art keywords
input terminal
transistor
capacitance
capacitor
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2793284A
Other languages
English (en)
Other versions
JPS60170768A (ja
Inventor
Masakazu Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2793284A priority Critical patent/JPS60170768A/ja
Publication of JPS60170768A publication Critical patent/JPS60170768A/ja
Publication of JPH0465988B2 publication Critical patent/JPH0465988B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Measurement Of Resistance Or Impedance (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、半導体内の容量比測定装置、特に、
半導体基板上に絶縁被膜で構成された2個のキヤ
パシタの容量比を測定する装置に関するものであ
る。
背景技術 従来、MOS(Metal Oxide Semiconductor)
トランジスタを利用した回路としては、デイジタ
ル回路が主流であつたが、MOSトランジスタの
特徴である集積度が高いという利点を生かして、
アナログ回路およびデイジタル回路が混載された
回路に応用されてきている。この場合、アナログ
回路要素ではMOSトランジスタの特徴を生かし
た電荷型の回路形式が多く取り入れられている。
特に、MOSトランジスタではキヤパシタ(容量)
の構成はバイボーラ・トランジスタと比較して容
易であり、この点が生かされている。例えば、第
1図aに示すような電荷再配分型のD/A(デイ
ジタル−アナログ)変換回路あるいは第1図bに
示すような電荷再配分型のA/D(アナログ−デ
イジタル)変換回路では、同一の半導体基板上に
複数個のMOSトランジスタQ1,Q2,Q3,Q4
(D/A変換回路)、Q6,Q7,Q8(A/D変換回
路)と酸化被膜で構成された2個のキヤパシタ
1,2とを具えている。
これらD/A変換回路およびA/D変換回路の
動作においては、キヤパシタ1あるいはキヤパシ
タ2の電荷をキヤパシタ1およびキヤパシタ2に
等電荷量となるように再配分している。したがつ
て、電荷配分型の変換回路では、等面積のキヤパ
シタンスが基本となる。
この場合、変換回路の精度は、キヤパシタ1と
2との間の誤差△Cが少ない程向上する。誤差△
Cの少ない変換回路を得るためには、キヤパシタ
の容量値、あるいは容量比を測定して誤差△Cの
少ないものを選択する必要がある。しかし、半導
体内に成形されるキヤパシタの容量は小さく、こ
の容量を測定する測定系に発生する寄生容量と同
程度である。したがつて、このような変換器にお
けるキヤパシタ1,2の容量の実測はもとより、
キヤパシタ1,2の容量比の測定も困難である。
現在、このような容量の測定には種々の装置が考
案されているが、これら装置の精度は悪く、さら
にはこのような容量比の測定には適していないも
のが大半である。
発明の概要 本発明の目的は、半導体内のキヤパシタの容量
の絶対値が問題とされることなく、容量の相対精
度のみが問題とされるような場合に、半導体内の
容量比を測定することのできる装置を提供するこ
とにある。
このため本発明によれば、半導体基板上の絶縁
被膜で構成された2個のキヤパシタ容量比を測定
するため、前記同一の半導体基板上に、基準電圧
を供給するためのMIS(Metal Insulator
Semiconductor)型トランジスタと、出力回路と
して機能するMIS型トランジスタとを形成し、前
記半導体基板外に、フイルタとレベル測定器とを
設け、直列に接続された前記キヤパシタの両端間
に、一端をGNDレベルに保持して他端に交流入
力信号を供給したときにレベル測定器において検
出される測定値と、他端をGNDレベルに保持し
て一端に交流入力信号を供給したときにレベル測
定器において検出される測定値との差より、2個
のキヤパシタの容量比を求めるようにしている。
実施例 第2図は、本発明の一実施例を示す回路図であ
る。この実施例では、例えばシリコンより成る半
導体基板3(図中、点線で示す)上に酸化被膜で
2個のキヤパシタ4,5が構成されており、これ
ら2個のキヤパシタの容量比を測定するものとす
る。
容量比を測定しようとするキヤパシタ4および
5は直列に接続され、キヤパシタ4は第1入力端
子6に接続され、キヤパシタ5は第2入力端子7
に接続されている。キヤパシタ4の容量をC、キ
ヤパシタ5の容量をC+△Cとする。△Cは、キ
ヤパシタ4の容量とキヤパシタ5の容量との間の
誤差である。キヤパシタ4と5との接続点8は半
導体基板3上に構成されたMOSトランジスタ9
のソースに接続され、このトランジスタのドレイ
ンには基準電圧Vrefが供給される。MOSトラン
ジスタ9は、出力回路の中心値を定めるためプリ
チヤージされる回路である。MOSトランジスタ
9のゲート部およびドレイン部に生じる寄生容量
を、図中、C′で示す。この寄生容量は、等価的
に、トランジスタ9のソースとGND(大地)レベ
ルとの間に存在する容量として表される。
MOSトランジスタ9のソースは、半導体基板
3上に構成されたMOSトランジスタ10のゲー
トに接続されており、このトランジスタのソース
は半導体基板3の外部に設けられた抵抗11を経
てGNDに接続されている。MOSトランジスタ1
0は、出力のバツフアであり、内部のハイ・イン
ピーダンスをロー・インピーダンスに変換し、測
定系に発生する寄生容量を取り除く働きをする。
MOSトランジスタ10のドレインにはバイアス
電圧VDDが供給され、ソースは半導体基板3の外
部に設けられたフイルタ12に接続されている。
このフイルタは、第1入力端子6あるいは第2入
力端子7に供給される交流入力信号と同一の周波
数の信号をろ波するためのものである。フイルタ
12は、半導体基板3の外部に設けられたレベル
測定器13に接続されており、このレベル測定器
は、フイルタ12で取り出された信号のレベルを
測定するためのものである。
次に、本実施例の動作を説明する。あるサイク
ルでMOSトランジスタ9のゲートがONされ、
基準電圧Vrefが、キヤパシタ4,5の接続点8
およびMOSトランジスタ10のゲートに印加さ
れる。このため、キヤパシタの接続点8の電位は
基準電圧Vrefに保持され、出力回路の中心値が
定められる。この状態で、第2入力端子7を
GNDレベルにし、第1入力端子6に交流入力信
号を印加する。この場合のキヤパシタ部分の等価
回路を、第3図に示す。交流入力信号は、キヤパ
シタ4の容量Cとキヤパシタ5の容量C+△Cお
よび寄生容量C′とによつて分圧され、接続点8に
おける信号レベルは、MOSトランジスタ10お
よびフイルタ12を経てレベル測定器13におい
て測定される。測定系のゲインをAとすると、第
1入力端子6からの交流入力信号は、 A×C/C+△C+C′ として測定される。
次に、第1入力端子6をGNDレベルにし、第
2入力端子7に交流入力信号を印加する。この場
合のキヤパシタ部分の等価回路を、第4図に示
す。交流入力信号は、キヤパシタ5の容量C+△
Cとキヤパシタ4の容量Cおよび寄生容量C′とに
よつて分圧され、接続点8におけるレベルは、
MOSトランジスタ10およびフイルタ12を経
てレベル測定器13において測定される。第2入
力端子7からの交流入力信号は、 A×C+△C/C+C′ として測定される。
それぞれ測定されたレベルの差を求めると、 レベル差=A×C+△C/C+C′−A×C/C+△C
+C′ A×(C+△C/C+C′−C/C+C′) =A×△C/C+C′となる。
キヤパシタの容量Cと寄生容量C′とがほぼ等し
いものと仮定すると、上式は A/2×△C/C と表すことができ、これより△C/Cを求めるこ
とができる。キヤパシタ4の容量Cとキヤパシタ
5の容量C+△Cとの比は、 C+△C/C=1+△C/C であり、前述したように△C/Cが求められてい
るから、キヤパシタ4と5の容量比を測定するこ
とが可能となる。
本発明は、上記実施例にのみ限られるものでは
なく、当業者であれば本発明の範囲内で種々の変
形、変更が可能なことは勿論である。例えば、キ
ヤパシタが半導体基板上に絶縁被膜で構成される
場合には、トランジスタ9および10はMIS型の
トランジスタとすることができる。また、半導体
基板はシリコンに限定されるものではない。
効 果 本発明半導体内の容量比測定装置によれば、測
定しようとする2個のキヤパシタが構成されてい
る半導体基板上に、基準電圧供給用のトランジス
タと出力用のトランジスタとを構成し、半導体基
板の外部にフイルタとレベル測定器とを設け、直
列に接続された前記キヤパシタの両端間に、一端
をGNDレベルに保持して他端に交流入力信号を
供給したときにレベル測定器において検出される
測定値と、他端をGNDレベルに保持して一端に
交流入力信号を供給したときにレベル測定器にお
いて検出される測定値との差より、一対のキヤパ
シタの容量比を求めることができる。よつて、本
発明による容量比測定装置の測定対象のキヤパシ
タと同一パターンの1対のキヤパシタをA/D若
しくはD/A変換用として別に同一基板上に設け
ることにより、測定対象たる一対のキヤパシタの
容量比を所定値内に収めることにより、D/A若
しくはA/D変換回路用キヤパシタの容量比が所
定値内に収まつていることと推定することが出
来、例えば精度の良いD/A変換回路あるいは
A/D変換回路を得ることが可能となる。
【図面の簡単な説明】
第1図は、D/A変換回路およびA/D変換回
路の構成を示す回路図、第2図は、本発明の一実
施例の構成を示す回路図、第3図および第4図
は、第2図の実施例回路の動作を説明するための
キヤパシタ部分の等価回路図である。 主要部分の符号の説明、3……半導体基板、
4,5……キヤパシタ、6……第1入力端子、7
……第2入力端子、8……接続点、9,10……
MOSトランジスタ、11……抵抗、12……フ
イルタ、13……レベル測定器。

Claims (1)

  1. 【特許請求の範囲】 1 半導体基板上の絶縁被膜で構成された2個の
    キヤパシタの容量比を測定する装置であつて、前
    記半導体基板上に、前記一方のキヤパシタに接続
    された第1入力端子と、前記他方のキヤパシタに
    接続された第2入力端子と、前記2個のキヤパシ
    タの相互接続点を基準電位に保持するため基準電
    圧を供給するMIS型の第1トランジスタと、前記
    相互接続点における信号を出力し、かつ、バツフ
    アとして機能するMIS型の第2トランジスタとを
    具え、前記半導体基板外に、さらに、前記第2ト
    ランジスタの出力する信号をろ波するフイルタ
    と、このフイルタの出力する信号のレベルを検出
    するレベル測定器とを具え、前記第1トランジス
    タが前記基準電圧を供給している際に、前記第1
    入力端子をGNDレベルに保持し且つ前記第2入
    力端子に交流入力信号を供給したときに前記レベ
    ル測定器における測定値と、前記第2入力端子を
    GNDレベルに保持し且つ前記第1入力端子に交
    流入力信号を供給したときに前記レベル測定器に
    おける測定値との差から前記容量比を測定するこ
    とを特徴とする半導体内の容量比測定装置。 2 前記絶縁被膜を酸化被膜とし、前記MIS型の
    第1および第2トランジスタをMOS型としたこ
    とを特徴とする特許請求の範囲第1項に記載の半
    導体内の容量比測定装置。
JP2793284A 1984-02-15 1984-02-15 半導体内の容量比測定装置 Granted JPS60170768A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2793284A JPS60170768A (ja) 1984-02-15 1984-02-15 半導体内の容量比測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2793284A JPS60170768A (ja) 1984-02-15 1984-02-15 半導体内の容量比測定装置

Publications (2)

Publication Number Publication Date
JPS60170768A JPS60170768A (ja) 1985-09-04
JPH0465988B2 true JPH0465988B2 (ja) 1992-10-21

Family

ID=12234663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2793284A Granted JPS60170768A (ja) 1984-02-15 1984-02-15 半導体内の容量比測定装置

Country Status (1)

Country Link
JP (1) JPS60170768A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4720670A (en) * 1986-12-23 1988-01-19 International Business Machines Corporation On chip performance predictor circuit
JP4997447B2 (ja) * 2007-11-08 2012-08-08 国立大学法人東京工業大学 可変容量計測装置及び可変容量計測方法
US7977721B2 (en) 2008-04-30 2011-07-12 Agere Systems Inc. High voltage tolerant metal-oxide-semiconductor device

Also Published As

Publication number Publication date
JPS60170768A (ja) 1985-09-04

Similar Documents

Publication Publication Date Title
EP0285070B1 (en) Capacitance measuring circuit
US5485292A (en) High voltage differential sensor having a capacitive attenuator
EP0080732B1 (en) Semiconductor analog switch circuit using mos transistors
US20010033177A1 (en) Circuit configuration for measuring the capacitance of structures in an integrated circuit
US6549029B1 (en) Circuit and method for measuring capacitance
US4965711A (en) Switched capacitor network
JPH0465988B2 (ja)
US4156152A (en) Charge transfer circuit with leakage current compensating means
KR920008420B1 (ko) 반도체장치
JP3019624B2 (ja) 電流検出装置
JPS5899033A (ja) 集積回路装置
US20020101252A1 (en) Structure for capacitance measurement
JP3067286B2 (ja) モノリシックフィルタ回路
JPS6324654A (ja) 可変容量装置
JP3143036B2 (ja) 抵抗率測定回路
JPS59108169A (ja) 半導体集積回路装置
JPH06301800A (ja) スイッチトキャパシタ積分器
JPS61295701A (ja) 差動増幅回路型検波器
JPS58121831A (ja) 集積回路装置
JPH03224232A (ja) 半導体集積回路装置
JPH0252424B2 (ja)
JPS6152560B2 (ja)
JP3096189B2 (ja) 配線容量の測定方法
JP2000013189A (ja) スイッチトキャパシタ回路およびこれを構成する演算増幅器の有限ゲインによる誤差分の補正方法
JPH03258025A (ja) 半導体集積回路