JPH0462974A - Mos型電界効果トランジスタ及びその製造方法 - Google Patents

Mos型電界効果トランジスタ及びその製造方法

Info

Publication number
JPH0462974A
JPH0462974A JP17361190A JP17361190A JPH0462974A JP H0462974 A JPH0462974 A JP H0462974A JP 17361190 A JP17361190 A JP 17361190A JP 17361190 A JP17361190 A JP 17361190A JP H0462974 A JPH0462974 A JP H0462974A
Authority
JP
Japan
Prior art keywords
silicon atoms
oxide film
chlorine
atoms
gate oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17361190A
Other languages
English (en)
Inventor
Michiaki Murata
道昭 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP17361190A priority Critical patent/JPH0462974A/ja
Publication of JPH0462974A publication Critical patent/JPH0462974A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、ホットエレクトロンによる動作特性の悪化を
防止したMOS型電界効果トランジスタおよびその製造
方法に関するものである。
【従来の技術】
第2図に、従来のMOS型電界効果トランジスタ及びそ
の製造方法を示す。第2図において、1はシリコン基板
、2は素子分離領域、3はゲート酸化膜、4は多結晶シ
リコン層、5はタングステンシリサイド層、6はゲート
電極、7は界面準位シリコン原子、8はソース領域、9
はドレイン領域、10は層間絶縁膜、11はアルミニウ
ム配線、12はエツチング除去部、13はコンタクトホ
ールである。 MOS型電界効果トランジスタは、第2図(イ)、(ロ
)、(ハ)の工程で製造される。以下この工程に沿って
、製造方法および構造を説明する。 (1)第2図(イ)の工程 まず、シリコン基板lの上に、層間絶縁膜2およびゲー
ト酸化膜3を形成する。次いで、その上に多結晶シリコ
ン層4.タングステンシリサイド層5を形成する。 そして、多結晶シリコン層4.タングステンシリサイド
層5の不用部分をエツチングによって除去し、残った部
分をゲート電極6とする。ゲート酸化膜3中に小さなX
印で表されているのは、界面準位シリコン原子7である
。 界面準位シリコン原子7とは、不飽和結合対(結合相手
を有しない結合対)を持つシリコン原子のことである。 第3図はシリコン原子の終端形態の種類を示す図である
が、第3図(イ)に示されているのが、界面準位シリコ
ン原子7である。 (2)第2図(ロ)の工程 公知の方法によりソース領域8.ドレイン領域9、層間
絶縁膜IO,コンタクトホール13.アルミニウム配線
11を形成する。 (3)第2図(ハ)の工程 水素ガス雰囲気下において、450°C程度の温度で熱
処理をする(水素アニール)。これにより、界面準位シ
リコン原子7に水素が結合し、水素終端シリコン原子1
4に変化させられる。図では、小さなO印で表されてい
る。 このような水素アニールを行う理由は、次の通りである
。 界面準位シリコン原子7は、結合相手を欠いているので
電荷を持っている。即ち、電気的に活性な状態にある。 これがゲート酸化膜3に残っていたのでは、MOS型電
界効果トランジスタが完成されて使用される時、電子の
流れに散乱を生ぜしめ、動作特性を悪化させる。例えば
、闇値電圧を変動させたり、動作速度を低下させたり、
駆動電流を減少させたりする。 そこで、結合相手のいない結合対に、水素を結合させて
終端してしまう。即ち、水素終端シリコン原子14に変
えてやる。こうすれば、前記の電荷はなくなり、電気的
に不活性化される。第3図(ロ)は、水素終端シリコン
原子14を示している。 この後、公知の常圧気相成長法により、シリコン酸化膜
からなる表面保護膜を形成して、製造を終了する。
【発明が解決しようとする課題】
(問題点) しかしながら、前記した従来の製造方法で作ったMOS
型電界効果トランジスタには、トランジスタ動作中に生
ずるホットエレクトロンにより、水素終端シリコン原子
14が界面準位に戻され易く、動作特性が悪化する(つ
まり、ホットエレクトロン耐性が悪い)という問題点が
あった。 (問題点の説明) MOS型電界効果トランジスタが使用される時、ゲート
電極6の下部からドレイン領域9にかけての範囲に高電
界の部分が出来、この高電界に加速された高エネルギー
の電子(ホットエレクトロンeh)が生ずることは良く
知られている。 このホットエレクトロンが、水素終端シリコン原子14
と、水素アニールのためにゲート酸化膜3に残っている
水素H2と、次式のように反応する。但し、次式におい
て(2Si−H)は水素終端シリコン原子14を表し、
(2S i−)は界面準位シリコン原子7を表している
。 (2S i −H) +H2+eh →(2S i −H)  +2H →(2Si  )+2H2 この反応の結果、水素終端シリコン原子14は、界面準
位シリコン原子7に戻されてしまう。そのため、これら
が原因となって、MOS型電界効果トランジスタの動作
特性を悪化させる。例えば、闇値電圧を変動させたり、
動作速度を低下させたり、駆動電流を減少させたりする
。 本発明は、以上のような問題点を解決することを課題と
するものである。
【課題を解決するための手段】
前記課題を解決するため、本発明のMOS型電界効果ト
ランジスタは、少なくともドレイン領域近傍のゲート酸
化膜中に、ハロゲン原子と結合させたシリコン原子を有
せしめることとした。 また、そのようなMOS型電界効果トランジスタを製造
する方法として、ゲート電極形成後に、ハロゲン元素を
含む雰囲気中で熱処理する工程を含むという方法をとっ
た。
【作  用】
MOS型電界効果トランジスタでは、ゲート電極を形成
する際等に、界面準位シリコン原子をゲート酸化膜中に
生ずるが、これを結合力の強いハロゲン原子と結合させ
て終端する。このようにされたシリコン原子は、ホット
エレクトロンによっても、界面準位に復帰させられるこ
とはなく、動作特性を悪化させることがない。 また、MOS型電界効果トランジスタを製造するに際し
、ゲート電極形成後にハロゲン元素を含む雰囲気中で熱
処理すると、強力な結合力を持つハロゲン元素をゲート
酸化膜中に拡散させ、界面準位シリコン原子と結合させ
ることが可能となる。
【実 施 例】
以下、本発明の実施例を図面に基づいて詳細に説明する
。 第1図は、本発明のMOS型電界効果トランジスタ及び
その製造方法を示す図である。符号は第2図のものに対
応し、15は塩素終端シリコン原子である。 本発明のMOS型電界効果トランジスタは、第1図(イ
)、(ロ)5 (ハ)、(ニ)の工程で製造されるので
、以下この工程に沿って、製造方法および構造を説明す
る。 (1)第1図(イ)の工程 公知の方法で、シリコン基板1に素子分離領域2、ゲー
ト酸化膜3を形成した後、気相成長法により多結晶シリ
コン層4を、膜厚2000人程度定着膜する。 ついで、950°CのPOCl3ガス雰囲気下で約10
分間熱処理し、多結晶シリコン層4にリンPを導入する
。その後、スパッタ法によりタングステンシリサイド層
5を、膜厚2000人程度定着膜する。 この工程を終えた段階では、ゲート酸化膜3中に、界面
準位シリコン原子7が存在している。 (2)第1図(ロ)の工程 公知のフォトリソグラフィ技術とドライエツチング技術
により、多結晶シリコン層4とタングステンシリサイド
層5の不用部分を除去し、ゲート電極6を形成する。 (3)第1図(ハ)の工程 塩素ガスCI□と酸素02と窒素N2との混合ガス雰囲
気下で、約60分間熱処理する。 この熱処理により、塩素がゲート電極6の両側方に位置
するゲート酸化膜3の上面から入り込み、ゲート酸化膜
3中を拡散して行く。そして、ゲート酸化膜3とシリコ
ン基板1との境界付近の界面単位シリコン原子7と結合
する。その結果、結合相手が居なかったシリコン原子の
結合対は塩素で終端され、塩素終端シリコン原子15と
なる。第1図では、小さなΔ印で表されている。第3図
(ハ)に、その1つを示す。 しかし、ゲート酸化膜3における塩素の拡散速度は遅い
ので、ゲート酸化膜3の奥深い部分(即ち、ゲート電極
6の中央部の直下の部分)には、界面準位シリコン原子
7がそのまま残る。(4)第1図(ニ)の工程 公知の方法で、ソース領域8.ドレイン領域9゜層間絶
縁膜10.コンタクトホール13.アルミニウム配線1
1を形成する。 ついで、450°Cの水素アニールを、約20分間行う
。水素は、ゲート電極6の中央部の直下に残っている界
面準位シリコン原子7のところまで拡散して行き、それ
と結合して水素終端シリコン原子14に変える。これで
、僅かに残っていた界面単位シリコン原子7も、不活性
化される。 この後、公知の常圧気相成長法により、Si酸化膜から
なる表面保護膜が形成される。 以上のような方法により製造されたMOS型電界効果ト
ランジスタでは、ホットエレクトロンの影響を受けるド
レイン近傍のゲート酸化膜3中にあるのは、水素終端シ
リコン原子14ではなく塩素終端シリコン原子15であ
る。 ところが、塩素原子C1とシリコン原子Siとの結合力
は、水素原子Hとシリコン原子Siとの結合力より強力
である。そのため、ホットエレクトロンにより、その結
合が解かれることはない。 つまり、結合対は終端されたままなので、電荷を持たな
い。従って、MOS型電界効果トランジスタを動作させ
た際、流れて来る電子を散乱させることがなく、動作特
性を悪化させることがない。 なお、上側で塩素CIを用いたのは、シリコン原子Si
との結合力が水素Hの場合より強力であるためであるが
、同様に強力な元素であれば、他の元素を用いてもよい
。そのような元素としては、例えば、フッ素(Fり、臭
素(Br2)、沃素(I2)といった他のハロゲン元素
(7族元素)がある。 拡散させる際の温度とか時間等は、ホットエレクトロン
によって界面準位シリコン原子7が発生させられる恐れ
がある領域にまで拡散して行けるように、各元素毎に考
慮する。 ゲート電極に用いられる材料には、ゲート電極を形成す
る際に、ゲート酸化膜中に界面準位シリコン原子7を発
生させ易い材料とそうでない材料とがある。例えば、強
い応力を生ずる高融点金属。 シリサイド ポリサイド等は、発生させ易い材料である
。このような材料でゲート電極を形成するMOS型電界
効果トランジスタを、本発明によって製造すれば、ホッ
トエレクトロン耐性を極めて良好にすることが出来る。
【発明の効果】
以上述べた如く、本発明のMOS型電界効果トランジス
タの製造方法によれば、ハロゲン元素をゲート酸化膜中
に拡散させ、界面準位シリコン原子と結合させることが
出来る。 また、そのようにして製造されたMOS型電界効果トラ
ンジスタでは、ハロゲン原子とシリコン原子との結合力
が強いため、該シリコン原子はホットエレクトロンによ
っても界面準位に復帰させられることがない。そのため
、動作特性が悪化させられることがない。
【図面の簡単な説明】
第1図・・・本発明のMOS型電界効果トランジスタ及
びその製造方法を示す図 第2図・・・従来のMOS型電界効果トランジスタ及び
その製造方法を示す図 第3図・・・シリコン原子の終端形態の種類を示す同図
において、1はシリコン基板、2は素子分離領域、3は
ゲート酸化膜、4は多結晶シリコン層、5はタングステ
ンシリサイド層、6はデー1−電極、7は界面準位シリ
コン原子、8はソース領域、9はドレイン領域、10は
層間絶縁膜、11はアルミニウム配線、12はエツチン
グ除去部、13はコンタクトホール、14は水素終端シ
リコン原子、15は塩素終端シリコン原子である。 特許出願人   富士ゼロックス株式会社代理人弁理士
  本 庄 富 雄

Claims (2)

    【特許請求の範囲】
  1. (1)少なくともドレイン領域近傍のゲート酸化膜中に
    、ハロゲン原子と結合させたシリコン原子を有すること
    を特徴とするMOS型電界効果トランジスタ。
  2. (2)ゲート電極形成後に、ハロゲン元素を含む雰囲気
    中で熱処理する工程を含むことを特徴とするMOS型電
    界効果トランジスタの製造方法。
JP17361190A 1990-06-30 1990-06-30 Mos型電界効果トランジスタ及びその製造方法 Pending JPH0462974A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17361190A JPH0462974A (ja) 1990-06-30 1990-06-30 Mos型電界効果トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17361190A JPH0462974A (ja) 1990-06-30 1990-06-30 Mos型電界効果トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0462974A true JPH0462974A (ja) 1992-02-27

Family

ID=15963820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17361190A Pending JPH0462974A (ja) 1990-06-30 1990-06-30 Mos型電界効果トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0462974A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821405A2 (en) * 1996-07-25 1998-01-28 Nec Corporation MOSFET gate insulation and process for production thereof
WO1999031732A3 (en) * 1997-12-18 1999-07-29 Micron Technology Inc Semiconductor processing method and field effect transistor
US6194311B1 (en) 1998-06-26 2001-02-27 Nec Corporation Method for manufacturing semiconductor device capable of effectively carrying out hydrogen passivation
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821405A2 (en) * 1996-07-25 1998-01-28 Nec Corporation MOSFET gate insulation and process for production thereof
EP0821405A3 (en) * 1996-07-25 1998-07-29 Nec Corporation MOSFET gate insulation and process for production thereof
US6057217A (en) * 1996-07-25 2000-05-02 Nec Corporation Process for production of semiconductor device with foreign element introduced into silicon dioxide film
WO1999031732A3 (en) * 1997-12-18 1999-07-29 Micron Technology Inc Semiconductor processing method and field effect transistor
US6288433B1 (en) 1997-12-18 2001-09-11 Micron Technology, Inc. Field effect transistor having improved hot carrier immunity
US6593196B2 (en) 1997-12-18 2003-07-15 Micron Technology, Inc. Methods of forming a transistor gate
US7105411B1 (en) 1997-12-18 2006-09-12 Micron Technology, Inc. Methods of forming a transistor gate
US7189623B2 (en) 1997-12-18 2007-03-13 Micron Technology, Inc. Semiconductor processing method and field effect transistor
US6194311B1 (en) 1998-06-26 2001-02-27 Nec Corporation Method for manufacturing semiconductor device capable of effectively carrying out hydrogen passivation

Similar Documents

Publication Publication Date Title
US5132756A (en) Method of manufacturing semiconductor devices
KR100530401B1 (ko) 저저항 게이트 전극을 구비하는 반도체 장치
WO2002059980A1 (fr) Procede de fabrication d'un dispositif semi-conducteur
JP3626773B2 (ja) 半導体デバイスの導電層、mosfet及びそれらの製造方法
JP3629326B2 (ja) 半導体装置の製造方法
JPH0462974A (ja) Mos型電界効果トランジスタ及びその製造方法
US6403458B2 (en) Method for fabricating local interconnect structure for integrated circuit devices, source structures
JPH0629314A (ja) 半導体装置及びその製造方法
JP2001244459A (ja) 半導体素子の配線形成方法
JP2621327B2 (ja) 半導体装置の製造方法
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
JP2534269B2 (ja) 半導体装置の製造方法
JPH0661482A (ja) Mos型トランジスタおよびその製造方法
JPS6089943A (ja) 半導体装置の製造方法
JP2616034B2 (ja) 半導体集積回路装置
US20010019159A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
JP2003258246A (ja) 電界効果トランジスタの製造方法
JPH05145067A (ja) 半導体装置の製造方法
JPS61110462A (ja) 半導体装置およびその製造方法
JPH0449670A (ja) ポリサイドゲート電極の製造方法
JPS61166171A (ja) 半導体集積回路装置
JPH0154867B2 (ja)
TW410380B (en) Method of forming the gate oxide
JP3432307B2 (ja) 半導体装置の製造方法
JPS62200747A (ja) 半導体装置の製造方法