JPH0453201A

JPH0453201A - チップネットワーク抵抗器

Info

Publication number: JPH0453201A
Application number: JP2162369A
Authority: JP
Inventors: Tamotsu Yoshimura; 吉村　保
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1990-06-20
Filing date: 1990-06-20
Publication date: 1992-02-20
Anticipated expiration: 2011-03-29
Also published as: JPH0834133B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野この発明は、例えばデジタル機器のプルアップ抵抗等に
使用されるデツプネットワーク抵抗器に関する。

（ロ）従来の技術従来のチップネットワーク抵抗器は、第５図に示すよ・
）にセラミック等の絶縁基板５１の表面に複数個の抵抗
体５２を形成し、これらの抵抗体５２の一端を導体パタ
ーン５３で接続する一方、各抵抗体の他端は個別電極５
４に接続されている。

（ハ）発明が解決しようとする課題１チツプ因に多数の抵抗体を持つチップネットワークを
作成するとなるとある程度の部品サイスが必要となる。

しかしながら、−・方では、省スペースの見地から小型
化への要求も強く、−１−記した従来のチップネットワ
ーク抵抗器のよ・うに基板の表面のみに抵抗体ネットワ
ークを形成するものでは、小型化への要求に応じきれな
いという問題が生じている。

この発明は、ヒ記問題点に着目してなされたものであっ
て、より小型化を実現し得るデツプネットワーク抵抗器
を提供することを目的としている。

（ニ）課題を解決するだめの手段及び作用この発明のチ
ップネットワーク抵抗器は、ｋ＠縁基板七に複数個の抵
抗体が形成され、これら複数個の抵抗体の一端が導体パ
ターンで共通接続されるものにおいて、前記絶縁基板の
表裏に前記複数の抵抗体及び前記共通接続用の導体パタ
ーンを形成し、これら表裏の導体パターンを電気的に接
続している。

このチップネッ］・ワーク抵抗器は、絶縁基板の表面の
みならず裏面にも複数個の抵抗体及び導体パターンを形
成しているので、同一の大きさの絶縁ｊ１（′板では従
来のものより、倍の抵抗体を確保できるし、従来の半分
の部品面積で従来と等価な回路を持つものを得ることが
できる。

（ボ）実施例以下、実施例により、この発明をさらに詳細に説明する
。

第１し１ば、この発明の一実施例を示すチップネントワ
ークの斜視図、第２図は、同チップネットワーク抵抗器
の断面図である。第１図、第２図において、偏平でばは
長方形状のセラミック基板１の長辺側部に複数個の四部
２、凸部３が形成されている。またセラミックη板】の
短辺側部にも凹部４が形成されている。セラミック基板
１の表面には共通導体パターン５ａと、表面用の個別電
極パターン６ａ、　、６ａ、、　、・・・、６ａｏ　と
裏面用の個別電極パターン６ｂ１．６ｈ２、・・・、６
１）、、が形成されている。個別電極パターン６　ａ　
Ｌｅｔ、セうミンク基板１の凸部３の表面より側部を経
て裏面に亘り形成されている。個別電極６ａ、は、共通
導体パターン５ａ用の端子として共通導体パターンと１
体形成されているが、他の個別電極６ａ・・・、６ａ、
と共通導体パターン５８間にそれぞわ抵抗体７ａｌ、・
・・、７ａｔが形成されている。

セラミック基板１の裏面に４）、同様に共通導体パター
ン５ｈと個別電極６ｂ、、６ｈｚ、・・・、６ｂｌｌか
形成されている。もっとも、裏面では共Ｊ導体パターン
５ｂと個別電極６１）１．６ｂ２、・・・６ｂｅ間に抵
抗体７ｂ＋、７ｂ２、・・・、７ｂｌ＋が形成されてい
る。共通導体パターン５ａと５ｂは四部４を表裏にまた
がり形成された導体パターン４ａで電気的に接続されて
いる。共通導体パターン５ａ、抵抗体７ａ１、・・・、
７ａ７を覆い保護層８ａが、また共通導体パターン５ｂ
、抵抗体７ｈ１、・・・、７ｂＢを覆い保護層８ｂがそ
れぞれ形成され′ζいる。

この実施例チップネットワーク抵抗器では、従来の８個
の抵抗体をもつものと同じ大きさで、倍の１５個（ある
いは１６個）の抵抗体のネットワークを得ることができ
る。

また、この実施例では、共通導体パターン５ａ、５ｂ用
の電極６ａｎを設けているが、これも抵抗体用の個別電
極とし、導体パターン４ａを電極として使用してもよい
。

次に、十記実施例チップネットワーク抵抗器の製造方法
について説明する。

先ず第３図（ａ）に示すように、ブＩ／イク用のスノッ
ト１１を設げた大型のセラミック基板１０にスルーポー
ル用の孔１２を形成し、ごの孔Ｉ２にスルーホールを形
成する。なお、第３図（ａ）には、図示していないが、
−個のチップネットワーク抵抗器用のセラミック基板１
の長辺部には、凹凸部を形成するための孔１３が第４図
に示すように形成されている。

次に第３図（ｂ）に示すように、セラミンク基板１０の
それぞれのチップ名ントワーク抵抗器用の各エリアに導
道導体パターン５ａ及び電極パターン６ａ、　　　６ａ
ｚ、−１６ａｎ　、６ｂ＋　、６ｂｚ、・・・、６１）
８、さらに裏面にも同様の導体パターンを形成する。

続いて第３図（Ｃ）に示すように、セラミック基＋ル１
のそれぞれのチップの共通導体パターン５ａと個別電極
（ｉ　ａｌ　、６　ａｚ　、・・・、６ａ７との間に抵
抗体７ａ＋　、７ａｚ　、・・・、７ａ、を形成する。

裏面の共通電極導体パターン５ｂと個別電極６ｂ６ｂ２
、・・・、６ｂＩＩについても同様に抵抗体７１）７ｂ
２、・・・、７ｂｅをそれぞれ形成する。

抵抗体の形成後、第３図（ｄ）に示すように、それぞれ
抵抗体７ａ１．７ａ２、・・・、７ａ、及び７ｂ７ｂ２
、・・・、７ｂｅについてそれぞれトリミング８ａ１１
８ａ２、・・・、８ａｔ　　（８ｂ＋　、８ｂ２、・・
・、８ｂ８）を行い、抵抗値を１ｉＩ１１１トな値とす
る。

その後、第３図（ｅ）に示すように、各チップ抵抗の上
面に保護ガラス層１４を形成し、標印などを行い、その
後第３図げ）に示すように、セラミック基板１０を各チ
ップネットワーク抵抗連結器の長手方向にブｌ／イクし
、棒状の連結チンプネ・ントワーク抵抗体１５を得る。

次に第３図（粉に示すように、棒状の連結チップネット
ワーク抵抗器１５の各チップの個別電極の上下を連結す
るために、側辺にメ・ツキを施し　側辺電極６ａ１．６
ａ７、・・・、６ａ１１．６ｂ＋　、６ｂｚ　、−１６
１−Ｉｌｌをそれぞれ形成する。その後、第３３図（ｈ
）に示すように、各１（１δ１のヂ、ブネットワーク抵
抗器Ｉ６毎にブレイクする。

（へ）発明の切Ｊ果この発明によれば、絶縁ノＳ板の表裏に複数の抵抗体及
び共５ｍ接続用の導体パターンを形成する。

ごれら表裏の導体パターンを電気的に接続するものであ
るから、従来のものに比し半分の部品面積で従来と等価
な回路を持つことができ、非常に小型化されたチップネ
ットワーク抵抗器を得ることができる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示すチツプネソ１−ワ
ーク抵抗器の斜視図、第２図は、同第１図のＡ−Ａ線で
切断した断面図、第３図（２１）、第３図（１つ）、第
３図（Ｃ）、第３図（ｄ）、第３図（ｅ）、第３図（ｆ
）、第３図（ｇ）及び第３図（ｂｌは、上記実施例チッ
プネットワーク抵抗器の製造方法を説明する説明図、第
４図は、第３図（ａ）に示すセラミック基板の拡大図、
第５図は、従来のチップネットワーク抵抗器を説明する
ための概略図である。１：セラミック基十反、５ａ・５　ｈ　：共通導体パターン、６ａ＋　　・６ａｚ　　・−・ｆ３ａ１．１６ｂ＋　　
・６ｂ２　・・・・・６ｂ８　：個別電極、７ａ＋　　
・７ａｚ　　・・・・・７ａ７７ｂ＋　　・７ｂ２　・
・・・・７１）７−抵抗体。

Claims

【特許請求の範囲】

（１）絶縁基板上に複数個の抵抗体が形成され、これら
複数個の抵抗体の一端が導体パターンで共通接続される
チップネットワーク抵抗器において、前記絶縁基板の表
裏に前記複数の抵抗体及び前記共通接続用の導体パター
ンを形成し、これら表裏の導体パターンを電気的に接続
してなることを特徴とするチップネットワーク抵抗器。