JPH0391902A - チップrネットワークの抵抗膜形成方法 - Google Patents
チップrネットワークの抵抗膜形成方法Info
- Publication number
- JPH0391902A JPH0391902A JP1229041A JP22904189A JPH0391902A JP H0391902 A JPH0391902 A JP H0391902A JP 1229041 A JP1229041 A JP 1229041A JP 22904189 A JP22904189 A JP 22904189A JP H0391902 A JPH0391902 A JP H0391902A
- Authority
- JP
- Japan
- Prior art keywords
- films
- resistive
- network
- resistive film
- terminal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000009966 trimming Methods 0.000 abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000740 bleeding effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011195 cermet Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、絶縁基板の対向する端縁にそれぞれ複数個の
端子電極が形成され、これらの端子電極に接続されて複
数個の抵抗膜が形成されてなるチップRネットワークの
抵抗膜形成方法に関する。
端子電極が形成され、これらの端子電極に接続されて複
数個の抵抗膜が形成されてなるチップRネットワークの
抵抗膜形成方法に関する。
(従来の技術)
一般にチップRネットワークは、たとえば、第4図に示
すように構成されている。すなわち、アルミナ等からな
る絶縁基板21の対向する端縁にそれぞれ複数個の端子
電極2 2.2 3が形戊され、これらの端子電極22
.23に接続されて複数個の抵抗膜24か形成されてい
る。それぞれの端子電極22.23は、図示はしていな
いが絶縁基板2l側面を介して裏面側にも延長して形成
されている。また、それぞれの抵抗膜24には、トリミ
ング溝25が形威され、絶縁基板21の隣りあう端子電
極22.22問および23.23間には凹溝2B,27
がそれぞれ形成されている。
すように構成されている。すなわち、アルミナ等からな
る絶縁基板21の対向する端縁にそれぞれ複数個の端子
電極2 2.2 3が形戊され、これらの端子電極22
.23に接続されて複数個の抵抗膜24か形成されてい
る。それぞれの端子電極22.23は、図示はしていな
いが絶縁基板2l側面を介して裏面側にも延長して形成
されている。また、それぞれの抵抗膜24には、トリミ
ング溝25が形威され、絶縁基板21の隣りあう端子電
極22.22問および23.23間には凹溝2B,27
がそれぞれ形成されている。
このような構成のチップRネットワークにおける端子電
極22.23は、導電ペーストを印刷し焼成することに
より形戊され、抵抗膜24は、抵抗ペーストを印刷し焼
成することにより形成されている。
極22.23は、導電ペーストを印刷し焼成することに
より形戊され、抵抗膜24は、抵抗ペーストを印刷し焼
成することにより形成されている。
(発明が解決しようとする課題)
上記のような構成になるチップRネットワークにおいて
、抵抗膜24を高密度に配置しようとすると、必然的に
隣りあう抵抗膜24.24間のギャップを小さくしなけ
ればならない。ところが、隣りあう抵抗膜24.24間
のギャップを小さくすると、抵抗ペーストの印刷時のに
じみにより、隣りあう抵抗膜24.24間か短絡する恐
れが生じる。
、抵抗膜24を高密度に配置しようとすると、必然的に
隣りあう抵抗膜24.24間のギャップを小さくしなけ
ればならない。ところが、隣りあう抵抗膜24.24間
のギャップを小さくすると、抵抗ペーストの印刷時のに
じみにより、隣りあう抵抗膜24.24間か短絡する恐
れが生じる。
本発明は、上記に鑑みてなされたものであって、抵抗膜
を高密度に配置しても短絡の生じないチ・ソプRネット
ワークの抵抗膜形成方法を提供することを目的とするも
のである。
を高密度に配置しても短絡の生じないチ・ソプRネット
ワークの抵抗膜形成方法を提供することを目的とするも
のである。
(課題を解決するための手段)
上記のような目的を達成するために、本発明のチップR
ネットワークの抵抗膜形成方法においては、あらかじめ
絶縁基板上に複数個の端子電極に跨がるような大きな面
積の抵抗膜を形成しておき、その後にこの抵抗膜をレー
ザー光線により所定の位置で分断することにより、それ
ぞれ所定の端子電極に接続された独立した抵抗膜を得る
ようにしたことを特徴としている。
ネットワークの抵抗膜形成方法においては、あらかじめ
絶縁基板上に複数個の端子電極に跨がるような大きな面
積の抵抗膜を形成しておき、その後にこの抵抗膜をレー
ザー光線により所定の位置で分断することにより、それ
ぞれ所定の端子電極に接続された独立した抵抗膜を得る
ようにしたことを特徴としている。
(作用)
大きな面積の抵抗膜をレーザー光線により分断すること
により、独立した抵抗膜を得るようにしたため、隣りあ
う抵抗膜間に従来のようなにじみによる短絡が生じるこ
とがなく、抵抗膜の高密度配置が可能となる。
により、独立した抵抗膜を得るようにしたため、隣りあ
う抵抗膜間に従来のようなにじみによる短絡が生じるこ
とがなく、抵抗膜の高密度配置が可能となる。
(実施例)
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
まず、第1図に示すように、対向する端縁にそれぞれ複
数個の端子電極1,2の形成されたアルミナ等からなる
方形の絶縁基板3を用意する。この絶縁基板3は、通常
は図示していない大きな親基板に多数の絶縁基板3が縦
横に一体配置されたものであり、チップRネットワーク
の最終製造工程においてそれぞれ独立した絶縁基板とな
るようにプレークされるものであるが、この実施例にお
いては便宜上、1個だけを図示している。
数個の端子電極1,2の形成されたアルミナ等からなる
方形の絶縁基板3を用意する。この絶縁基板3は、通常
は図示していない大きな親基板に多数の絶縁基板3が縦
横に一体配置されたものであり、チップRネットワーク
の最終製造工程においてそれぞれ独立した絶縁基板とな
るようにプレークされるものであるが、この実施例にお
いては便宜上、1個だけを図示している。
この絶縁基板3の端子電極1.2は、たとえばAg,A
g−Pd等の導電ペーストが印刷され焼戚されて形成さ
れたものであり、隣りあう端子電極1,1問および2.
2間には凹溝4,5がそれぞれ形成されている。この凹
溝4,5は、上記の親基板をブレークしたのちに形成さ
れることもある。また、この凹溝4.5は、隣りあう端
子電極間ではなく、端子電極1.2の形成されている位
置に形成されてもよい。
g−Pd等の導電ペーストが印刷され焼戚されて形成さ
れたものであり、隣りあう端子電極1,1問および2.
2間には凹溝4,5がそれぞれ形成されている。この凹
溝4,5は、上記の親基板をブレークしたのちに形成さ
れることもある。また、この凹溝4.5は、隣りあう端
子電極間ではなく、端子電極1.2の形成されている位
置に形成されてもよい。
次に第2図に示すように、絶縁基板3上にそれぞれの端
子電極1.2に跨がるような大きな面積の抵抗膜6を形
成する。この抵抗膜6は、たとえば、酸化ルテニウム等
のサーメット抵抗ペーストを印刷し焼戊して形威される
。また、この抵抗膜6上には、必要によりグレーズ等か
らなる保護膜が形成される。なお、端子電極1.2は、
抵抗膜6を形成した後に形戊するようにしてもよい。
子電極1.2に跨がるような大きな面積の抵抗膜6を形
成する。この抵抗膜6は、たとえば、酸化ルテニウム等
のサーメット抵抗ペーストを印刷し焼戊して形威される
。また、この抵抗膜6上には、必要によりグレーズ等か
らなる保護膜が形成される。なお、端子電極1.2は、
抵抗膜6を形成した後に形戊するようにしてもよい。
次いで、第3図に示すように、大きな面積の抵抗膜6を
隣りあう端子電極間でレーザー光線により分断すること
により、それぞれ所定の端子電極1.2に接続された独
立した抵抗膜7a〜7dを得る。抵抗膜7a〜7dは、
トリミング溝83〜8dが形成されて所定の抵抗値に調
節され、必要により抵抗膜7a〜7d上にグレーズ等か
らなる保護膜が形成される。
隣りあう端子電極間でレーザー光線により分断すること
により、それぞれ所定の端子電極1.2に接続された独
立した抵抗膜7a〜7dを得る。抵抗膜7a〜7dは、
トリミング溝83〜8dが形成されて所定の抵抗値に調
節され、必要により抵抗膜7a〜7d上にグレーズ等か
らなる保護膜が形成される。
なお、上記の実施例におけるチップRネットワークは、
抵抗膜7a〜7dが互いに同じ方向に並んだ配置構成と
なっているが、このような配置構成のみに限らず、他の
配置構成とすることも可能である。要は、抵抗膜が所定
の配置構成となるように、大きな面積の抵抗膜をレーザ
ー光線により所定の位置で分断するようにすればよいの
である。
抵抗膜7a〜7dが互いに同じ方向に並んだ配置構成と
なっているが、このような配置構成のみに限らず、他の
配置構成とすることも可能である。要は、抵抗膜が所定
の配置構成となるように、大きな面積の抵抗膜をレーザ
ー光線により所定の位置で分断するようにすればよいの
である。
また、大きな面積の抵抗膜は、チップRネットワークを
構成する絶縁基板3上に複数個に分けて形成してもよい
。
構成する絶縁基板3上に複数個に分けて形成してもよい
。
(発明の効果)
以上説明したことから明らかなように本発明によれば、
大きな面積の抵抗膜をレーザー光線により所定の位置で
分断することにより、それぞれ所定の端子電極に接続さ
れた独立した抵抗膜を得るようにしたので、抵抗膜を高
密度に配置しても隣りあう抵抗膜が短絡することがなく
、小型のチッブRネットワークを形成することができる
ようになる。
大きな面積の抵抗膜をレーザー光線により所定の位置で
分断することにより、それぞれ所定の端子電極に接続さ
れた独立した抵抗膜を得るようにしたので、抵抗膜を高
密度に配置しても隣りあう抵抗膜が短絡することがなく
、小型のチッブRネットワークを形成することができる
ようになる。
第1図〜第3図は本発明の実施例のチツブRネ・ソトワ
ークの抵抗膜形成方法を説明するための絶縁基板の平面
図である。 第4図は従来のチップRネットワークの構成を説明する
ための絶縁基板の平面図である。 1.2・・・端子電極、3・・・絶縁基板、4,5・・
・凹溝、6・・大きな面積の抵抗膜、7a〜7d・・・
抵抗膜、8a〜8d・・・トリミング溝。
ークの抵抗膜形成方法を説明するための絶縁基板の平面
図である。 第4図は従来のチップRネットワークの構成を説明する
ための絶縁基板の平面図である。 1.2・・・端子電極、3・・・絶縁基板、4,5・・
・凹溝、6・・大きな面積の抵抗膜、7a〜7d・・・
抵抗膜、8a〜8d・・・トリミング溝。
Claims (1)
- (1)絶縁基板の対向する端縁にそれぞれ複数個の端子
電極が形成され、これらの端子電極に接続されて複数個
の抵抗膜が形成されてなるチップRネットワークの抵抗
膜形成方法であって、 絶縁基板上に複数個の端子電極に跨がるような大きな面
積の抵抗膜を形成し、この抵抗膜をレーザー光線により
所定の位置で分断することにより、それぞれ所定の端子
電極に接続された独立した抵抗膜とすることを特徴とす
るチップRネットワークの抵抗膜形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1229041A JPH0391902A (ja) | 1989-09-04 | 1989-09-04 | チップrネットワークの抵抗膜形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1229041A JPH0391902A (ja) | 1989-09-04 | 1989-09-04 | チップrネットワークの抵抗膜形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0391902A true JPH0391902A (ja) | 1991-04-17 |
Family
ID=16885818
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1229041A Pending JPH0391902A (ja) | 1989-09-04 | 1989-09-04 | チップrネットワークの抵抗膜形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0391902A (ja) |
-
1989
- 1989-09-04 JP JP1229041A patent/JPH0391902A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3846312B2 (ja) | 多連チップ抵抗器の製造方法 | |
JP2002367817A (ja) | 複数の素子を有するチップ型電子部品の製造方法 | |
JPH0391902A (ja) | チップrネットワークの抵抗膜形成方法 | |
US5982273A (en) | Multi-element type chip device and process for making the same | |
JP2003234057A (ja) | ヒューズ抵抗器およびその製造方法 | |
JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
JPH0897018A (ja) | チップ型抵抗器の製造方法 | |
JP3846311B2 (ja) | 多連チップ抵抗器の製造方法 | |
JPH11111513A (ja) | チップ抵抗器の製造方法 | |
JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
JP3812442B2 (ja) | 多連チップ抵抗器の製造方法 | |
JPH10321421A (ja) | チップ型抵抗器の製造方法 | |
JPH0521215A (ja) | チツプ抵抗器の製造方法 | |
JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
JPH0278203A (ja) | チップ低抗器の製造方法 | |
JPH04164301A (ja) | 膜抵抗のトリミング方法 | |
JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
JPH0497501A (ja) | 抵抗器及びその製造方法 | |
JPH10321404A (ja) | 抵抗器およびその製造方法 | |
JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
JPH0335505A (ja) | チップrネットワークの製造方法 | |
JP2003007518A (ja) | 多連チップ抵抗器の製造方法 | |
JP2003188002A (ja) | 抵抗器及び抵抗器の作製方法 | |
JPH02132804A (ja) | チップ型抵抗ネットワーク及びその製造方法 | |
JPH0645101A (ja) | チップ抵抗器およびその製造方法 |