JPH045102Y2 - - Google Patents
Info
- Publication number
- JPH045102Y2 JPH045102Y2 JP5025886U JP5025886U JPH045102Y2 JP H045102 Y2 JPH045102 Y2 JP H045102Y2 JP 5025886 U JP5025886 U JP 5025886U JP 5025886 U JP5025886 U JP 5025886U JP H045102 Y2 JPH045102 Y2 JP H045102Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- mono
- multivibrator
- index
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001960 triggered effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Rotational Drive Of Disk (AREA)
Description
【考案の詳細な説明】
[産業上の利用分野]
本考案はデイスク装置、特にそのインデツク
ス・タイミング調整回路の改良に関する。
ス・タイミング調整回路の改良に関する。
[考案の概要]
第1のモノマルチバイブレータ及びその出力反
転によつてトリガーされる第2のモノマルチバイ
ブレータを用いて、インデツクスパルスの発生タ
イミングを、デイスクの回転速度切換信号に応答
して切換えるように構成した回路構成の簡単なデ
イスク装置のインデツクス・タイミング調整回路
である。
転によつてトリガーされる第2のモノマルチバイ
ブレータを用いて、インデツクスパルスの発生タ
イミングを、デイスクの回転速度切換信号に応答
して切換えるように構成した回路構成の簡単なデ
イスク装置のインデツクス・タイミング調整回路
である。
[従来の技術]
フロツピ・デイスク装置はインデツクス・タイ
ミングによりフロツピ・デイスクに対する読み出
し・書き込みのタイミングを決めるようになつて
いる。特に回転速度切換型のフロツピ・デイスク
駆動ユニツトではフロツピ・デイスクの回転駆動
速度別にインデツクス・タイミングを調整する必
要がある。
ミングによりフロツピ・デイスクに対する読み出
し・書き込みのタイミングを決めるようになつて
いる。特に回転速度切換型のフロツピ・デイスク
駆動ユニツトではフロツピ・デイスクの回転駆動
速度別にインデツクス・タイミングを調整する必
要がある。
[考案が解決しようとする問題点]
しかるにフロツピ・デイスク装置において、イ
ンデツクス検出素子の取付け誤差等があると、イ
ンデツクスパルスの発生タイミングがずれてしま
い問題である。このためインデツクスパルスを若
干早く発生させるようにして、これを回路的に処
理し所望のタイミングのパルスとなるように調整
していた。
ンデツクス検出素子の取付け誤差等があると、イ
ンデツクスパルスの発生タイミングがずれてしま
い問題である。このためインデツクスパルスを若
干早く発生させるようにして、これを回路的に処
理し所望のタイミングのパルスとなるように調整
していた。
しかし従来のタイミング調整回路は構成が複雑
で部品点数も多く、その調整方法も面倒であつ
た。
で部品点数も多く、その調整方法も面倒であつ
た。
従つて本考案の目的はかかる問題点を解決し、
簡単な回路構成で調整も容易なインデツクス・タ
イミング調整回路を備えたデイスク装置を提供す
るにある。
簡単な回路構成で調整も容易なインデツクス・タ
イミング調整回路を備えたデイスク装置を提供す
るにある。
[問題点を解決するための手段]
本考案のデイスク装置は上記目的を達成するた
め、インデツクス入力パルスに応答して発生され
る出力を所定時間後に反転させる第1のモノマル
チバイブレータと、第1のモノマルチバイブレー
タの出力反転に応答してトリガーされ所定時間後
に出力を反転させる第2のモノマルチバイブレー
タと、第1及び第2のモノマルチバイブレータの
出力のオア出力をとり該オア出力から所定タイミ
ングのインデツクス出力パルスを出力する手段
と、デイスクの回転速度切換信号に応答して第2
のモノマルチバイブレータを第1のモノマルチバ
イブレータのトリガーに対し動作しないようにす
る手段とを備えたことを特徴とする。
め、インデツクス入力パルスに応答して発生され
る出力を所定時間後に反転させる第1のモノマル
チバイブレータと、第1のモノマルチバイブレー
タの出力反転に応答してトリガーされ所定時間後
に出力を反転させる第2のモノマルチバイブレー
タと、第1及び第2のモノマルチバイブレータの
出力のオア出力をとり該オア出力から所定タイミ
ングのインデツクス出力パルスを出力する手段
と、デイスクの回転速度切換信号に応答して第2
のモノマルチバイブレータを第1のモノマルチバ
イブレータのトリガーに対し動作しないようにす
る手段とを備えたことを特徴とする。
[作用]
デイスクの回転速度切換信号が高レベルの時
は、第1及び第2のモノマルチバイブレータの出
力のオア出力によりインデツクス出力パルスの発
生タイミングが決まる。
は、第1及び第2のモノマルチバイブレータの出
力のオア出力によりインデツクス出力パルスの発
生タイミングが決まる。
これに対し上記信号が低レベルの時は、第2の
モノマルチバイブレータの出力は発生されず、イ
ンデツクス出力パルスの発生タイミングは第1の
モノマルチバイブレータの出力のみで決まり、従
つて回転速度に応じてインデツクス・タイミング
を切り換えることができる。
モノマルチバイブレータの出力は発生されず、イ
ンデツクス出力パルスの発生タイミングは第1の
モノマルチバイブレータの出力のみで決まり、従
つて回転速度に応じてインデツクス・タイミング
を切り換えることができる。
[考案の実施例]
以下図面に示す実施例を参照して本考案を説明
すると、第1図は本考案によるデイスク装置のイ
ンデツクス・タイミング調整回路の一実施例を示
す。
すると、第1図は本考案によるデイスク装置のイ
ンデツクス・タイミング調整回路の一実施例を示
す。
同図において、MM1は第1のモノマルチバイ
ブレータ、MM2は第2のモノマルチバイブレー
タ、ORはダイオードD1及びD2から成るオア回
路、DはコンデンサC及び抵抗Rから成る微分回
路、NOTは波形成形用ノツト回路である。
ブレータ、MM2は第2のモノマルチバイブレー
タ、ORはダイオードD1及びD2から成るオア回
路、DはコンデンサC及び抵抗Rから成る微分回
路、NOTは波形成形用ノツト回路である。
第1のモノマルチバイブレータMM1には抵抗
R1及びコンデンサC1から成るパルスの時間幅T1
の調整回路が接続され、第2のモノマルチバイブ
レータMM2にも抵抗R2及びコンデンサC2から成
る出力パルスの時間幅T2の調整回路が接続され
ている。
R1及びコンデンサC1から成るパルスの時間幅T1
の調整回路が接続され、第2のモノマルチバイブ
レータMM2にも抵抗R2及びコンデンサC2から成
る出力パルスの時間幅T2の調整回路が接続され
ている。
第1のモノマルチバイブレータMM1の入力端
子a1には図示していないデイスク装置のインデツ
クス検出素子からのインデツクス入力パルス
INDEXが与えられ、第2のモノマルチバイブレ
ータMM2の入力端子b2には図示していないデイ
スク装置内の回路からのデイスクの回転速度切換
信号SWが与えられる。第1のモノマルチバイブ
レータMM1の出力端子Q1は第2のモノマルチバ
イブレータMM2の入力端子a2に接続されると共
に各マルチバイブレータの出力端子2及び2は
オア回路のダイオードD1及びD2にそれぞれ接続
されている。
子a1には図示していないデイスク装置のインデツ
クス検出素子からのインデツクス入力パルス
INDEXが与えられ、第2のモノマルチバイブレ
ータMM2の入力端子b2には図示していないデイ
スク装置内の回路からのデイスクの回転速度切換
信号SWが与えられる。第1のモノマルチバイブ
レータMM1の出力端子Q1は第2のモノマルチバ
イブレータMM2の入力端子a2に接続されると共
に各マルチバイブレータの出力端子2及び2は
オア回路のダイオードD1及びD2にそれぞれ接続
されている。
第2図は上記実施例における各点の信号波形を
示す。
示す。
第1、第2のモノマルチバイブレータの動作
は、そのb1,b2端子がハイレベルの時、a1,a2端
子への立ち下がり信号によつて出力が変化し、
a1,a2端子がローレベルの時、b1,b2端子への立
ち上がり信号によつて変化するものである。
は、そのb1,b2端子がハイレベルの時、a1,a2端
子への立ち下がり信号によつて出力が変化し、
a1,a2端子がローレベルの時、b1,b2端子への立
ち上がり信号によつて変化するものである。
最初に装置の電源を入れると、MM1のb1端子
はハイレベルとなるから、この状態でINDEXIN
の立ち下がり信号が入力されると、この信号をト
リガーとしてMM1の出力は反転する。
はハイレベルとなるから、この状態でINDEXIN
の立ち下がり信号が入力されると、この信号をト
リガーとしてMM1の出力は反転する。
MM2のb2端子には、デイスクを低速回転させ
る時は高レベルの信号が入力され、また、高速回
転させる時は低レベルの信号が入力されるように
なつている。
る時は高レベルの信号が入力され、また、高速回
転させる時は低レベルの信号が入力されるように
なつている。
INDEX INの立ち下がり信号の入力により、
MM1のQ1出力はハイとなり、これはMM2のa2端
子に加えられる。デイスクが低速回転時には、
MM2のb2端子はハイとなつているが、a2端子に
立ち下がり信号が入力されるまではMM2の出力
は変化しない。R1,C1で定まる所定時間T1後
MM1の出力が再び反転すると、MM2のa2端子に
は立ち下がり信号が入力され、この信号をトリガ
ーとしてMM2の出力はR2,C2で定まる時間出力
が反転する。
MM1のQ1出力はハイとなり、これはMM2のa2端
子に加えられる。デイスクが低速回転時には、
MM2のb2端子はハイとなつているが、a2端子に
立ち下がり信号が入力されるまではMM2の出力
は変化しない。R1,C1で定まる所定時間T1後
MM1の出力が再び反転すると、MM2のa2端子に
は立ち下がり信号が入力され、この信号をトリガ
ーとしてMM2の出力はR2,C2で定まる時間出力
が反転する。
デイスクが高速回転する時には、MM2のb2端
子はローレベルとされているから、MM2のa2端
子の出力が変化してもMM2のQ2出力はハイレベ
ルのままであり、この時、INDEX OUTの出力
タイミングはMM1の出力のみで定まる。
子はローレベルとされているから、MM2のa2端
子の出力が変化してもMM2のQ2出力はハイレベ
ルのままであり、この時、INDEX OUTの出力
タイミングはMM1の出力のみで定まる。
かくして第1のモノマルチバイブレータMM1
はインデツクス入力パルスINDEX INに応答し
て端子1に所定時間T1後に反転する出力MM1を
発生してオア回路ORに与え、また第2のモノマ
ルチバイブレータMM2は上記MM1の端子Q1の出
力(端子1の出力の反転信号)によつてトリガ
ーされて動作し端子2に所定時間T2後に反転す
る出力MM2を発生してオア回路ORに与える。
はインデツクス入力パルスINDEX INに応答し
て端子1に所定時間T1後に反転する出力MM1を
発生してオア回路ORに与え、また第2のモノマ
ルチバイブレータMM2は上記MM1の端子Q1の出
力(端子1の出力の反転信号)によつてトリガ
ーされて動作し端子2に所定時間T2後に反転す
る出力MM2を発生してオア回路ORに与える。
オア回路ORのオア出力0は微分回路Dによつ
て微分され、その出力dの内d1がノツト回路
NOTを介して取り出されインデツクス出力パル
スINDEX OUTが得られる。
て微分され、その出力dの内d1がノツト回路
NOTを介して取り出されインデツクス出力パル
スINDEX OUTが得られる。
デイスクを低速回転させるためその回転速度切
換信号SWが高レベルの時、上述した所から明ら
かなようにインデツクス出力パルスINDEX
OUTの発生タイミングは第1及び第2のモノマ
ルチバイブレータの出力のオア出力により決ま
る。
換信号SWが高レベルの時、上述した所から明ら
かなようにインデツクス出力パルスINDEX
OUTの発生タイミングは第1及び第2のモノマ
ルチバイブレータの出力のオア出力により決ま
る。
これに対しデイスクを高速回転させるため上記
信号SWが低レベルとなると、第2のモノマルチ
バイブレータMM2は動作せずMM1の出力によつ
てトリガーされないので、インデツクス出力パル
スINDEX OUTの発生タイミングは第1のモノ
マルチバイブレータMM1の出力のみで決まり、
デイスクの駆動速度によりインデツクス・タイミ
ングが切換えられる。
信号SWが低レベルとなると、第2のモノマルチ
バイブレータMM2は動作せずMM1の出力によつ
てトリガーされないので、インデツクス出力パル
スINDEX OUTの発生タイミングは第1のモノ
マルチバイブレータMM1の出力のみで決まり、
デイスクの駆動速度によりインデツクス・タイミ
ングが切換えられる。
上記インデツクス・タイミングは第1及び第2
のモノマルチバイブレータMM1,MM2に接続さ
れている前記調整回路によつて最適値に設定する
ことができる。
のモノマルチバイブレータMM1,MM2に接続さ
れている前記調整回路によつて最適値に設定する
ことができる。
[考案の効果]
以上の説明から明らかなように本考案によれば
回路構成が簡単で部品点数の少ないデイスク装置
に好適なインデツクス・タイミング調整回路を提
供することができ、しかもデイスクの回転速度切
換時の第2のモノマルチバイブレータのタイミン
グ設定はデイスク装置に関係なく一定とすること
ができる。
回路構成が簡単で部品点数の少ないデイスク装置
に好適なインデツクス・タイミング調整回路を提
供することができ、しかもデイスクの回転速度切
換時の第2のモノマルチバイブレータのタイミン
グ設定はデイスク装置に関係なく一定とすること
ができる。
第1図は本考案の一実施例を示す略線図、第2
図は上記実施例の各点の信号波形を示すタイミン
グチヤートである。 MM1,MM2……第1、第2のモノマルチバイ
ブレータ、OR……オア回路、D……微分回路、
NOT……ノツト回路。
図は上記実施例の各点の信号波形を示すタイミン
グチヤートである。 MM1,MM2……第1、第2のモノマルチバイ
ブレータ、OR……オア回路、D……微分回路、
NOT……ノツト回路。
Claims (1)
- デイスク装置のインデツクス検出素子からのイ
ンデツクス入力パルスに応答して発生される出力
を所定時間後に反転させる第1のモノマルチバイ
ブレータと、第1のモノマルチバイブレータの出
力反転に応答してトリガーされ所定時間後に出力
を反転させる第2のモノマルチバイブレータと、
第1及び第2のモノマルチバイブレータの出力の
オア出力をとり該オア出力から所定タイミングの
インデツクス出力パルスを出力する手段と、デイ
スクの回転速度切換信号に応答して第2のモノマ
ルチバイブレータを第1のモノマルチバイブレー
タのトリガーに対し動作しないようにする手段と
を備え、上記インデツクス出力パルスを基準とし
てデイスクに対するデータの書き込みまたは読み
出しを行うように構成したことを特徴とするデイ
スク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5025886U JPH045102Y2 (ja) | 1986-04-02 | 1986-04-02 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5025886U JPH045102Y2 (ja) | 1986-04-02 | 1986-04-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62161352U JPS62161352U (ja) | 1987-10-14 |
JPH045102Y2 true JPH045102Y2 (ja) | 1992-02-13 |
Family
ID=30873453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5025886U Expired JPH045102Y2 (ja) | 1986-04-02 | 1986-04-02 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH045102Y2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600503B2 (ja) * | 1991-02-15 | 1997-04-16 | 三菱電機株式会社 | インデックスパルス信号発生回路 |
-
1986
- 1986-04-02 JP JP5025886U patent/JPH045102Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS62161352U (ja) | 1987-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH045102Y2 (ja) | ||
US4516060A (en) | Digital motor speed control | |
US4418304A (en) | Circuit for controlling rotation of motor | |
JPS63168876A (ja) | デイスク装置 | |
JPS62272887A (ja) | 電気モーターの速度制御装置 | |
JPS62227674A (ja) | 二系統駆動機構の駆動制御装置 | |
JPH07163173A (ja) | 回転体の回転制御回路 | |
JPH0580604B2 (ja) | ||
JPS60102690U (ja) | 放射線測定器雑音防止回路 | |
JPS62213599A (ja) | ステツピングモ−タ駆動装置 | |
JP2703394B2 (ja) | 回転磁気ヘッド装置 | |
SU1631441A1 (ru) | Устройство дл определени направлени вращени | |
JP2600503B2 (ja) | インデックスパルス信号発生回路 | |
JP2570704B2 (ja) | フレキシブルデイスクドライブ装置 | |
JP3092199B2 (ja) | タイマ | |
JPH0114936Y2 (ja) | ||
JPH0466131B2 (ja) | ||
JP2921314B2 (ja) | 磁気記録装置の書込み回路 | |
JPH0226399U (ja) | ||
JP3189280B2 (ja) | リアルタイム制御装置 | |
JPH04123607A (ja) | 波形整形回路 | |
JPS6376025A (ja) | 電子装置 | |
JPS6025397U (ja) | ステップモ−タの回転制御装置 | |
JPS6297171A (ja) | フロツピイデイスク装置 | |
JPH0694752A (ja) | 交差コイル式計器の設定装置 |