JP3189280B2 - リアルタイム制御装置 - Google Patents
リアルタイム制御装置Info
- Publication number
- JP3189280B2 JP3189280B2 JP00170191A JP170191A JP3189280B2 JP 3189280 B2 JP3189280 B2 JP 3189280B2 JP 00170191 A JP00170191 A JP 00170191A JP 170191 A JP170191 A JP 170191A JP 3189280 B2 JP3189280 B2 JP 3189280B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- register
- value
- real
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electric Motors In General (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、モータの回転制御な
ど、リアルタイム処理（実時間処理）を必要とする制御
システムに使用して好適なリアルタイム制御装置に関す
る。
ど、リアルタイム処理（実時間処理）を必要とする制御
システムに使用して好適なリアルタイム制御装置に関す
る。
【０００２】
【従来の技術】従来、モータ制御システムとして、図９
に、その要部を示すようなものが提案されている。図
中、１は回転制御の対象であるモータ、２はモータ１を
ドライブするモータドライバユニット、３はモータドラ
イバユニット２に回転制御信号を供給するリアルタイム
制御装置、４はモータ１の回転を検出し、回転検出信号
をリアルタイム制御装置３にフィードバックするロータ
リ・エンコーダであり、リアルタイム制御装置３は、例
えば、ＣＭＯＳ等によるマイクロコンピュータによって
構成される。
に、その要部を示すようなものが提案されている。図
中、１は回転制御の対象であるモータ、２はモータ１を
ドライブするモータドライバユニット、３はモータドラ
イバユニット２に回転制御信号を供給するリアルタイム
制御装置、４はモータ１の回転を検出し、回転検出信号
をリアルタイム制御装置３にフィードバックするロータ
リ・エンコーダであり、リアルタイム制御装置３は、例
えば、ＣＭＯＳ等によるマイクロコンピュータによって
構成される。
【０００３】ここに、図１０はリアルタイム制御装置３
の要部を示す回路図であり、図中、５は１６ビットのフ
リーランニングタイマ（以下、単にタイマという）、６
は指定時間を書き込み又はタイマ５の値を格納するため
の１６ビットのレジスタ、７はバス、８はタイマ５及び
レジスタ６を制御する制御回路である。
の要部を示す回路図であり、図中、５は１６ビットのフ
リーランニングタイマ（以下、単にタイマという）、６
は指定時間を書き込み又はタイマ５の値を格納するため
の１６ビットのレジスタ、７はバス、８はタイマ５及び
レジスタ６を制御する制御回路である。
【０００４】かかるリアルタイム制御装置３は、指定
された時間に出力信号（前例で言えば、回転制御信号）
を遷移させる機能、即ち、予めレジスタ6に指定時間を
書き込んでおけば、タイマ５の値がレジスタ6の値と一
致したタイミングで出力信号に遷移を発生させる機能
と、入力信号（前例で言えば、ロータリ・エンコーダ
４から供給される回転検出信号）の遷移時間の計測機
能、即ち、入力信号が遷移したタイミングでタイマ５の
内容をレジスタ６に格納し、割込みを起動させる機能と
を有している。
された時間に出力信号（前例で言えば、回転制御信号）
を遷移させる機能、即ち、予めレジスタ6に指定時間を
書き込んでおけば、タイマ５の値がレジスタ6の値と一
致したタイミングで出力信号に遷移を発生させる機能
と、入力信号（前例で言えば、ロータリ・エンコーダ
４から供給される回転検出信号）の遷移時間の計測機
能、即ち、入力信号が遷移したタイミングでタイマ５の
内容をレジスタ６に格納し、割込みを起動させる機能と
を有している。
【０００５】ここに、図１１は、タイマ５の値とレジス
タ６に書き込まれた指定時間とを比較する動作（コンペ
ア動作）を説明するための図であって、例えば、インタ
ーバル（タイマ５が００００16からＦＦＦＦ16までをカ
ウントする期間）１におけるタイマ（カウント）値ＡＡ
Ｂ０16で指定時間としてＡＡＡＡ16を書き込むと、その
後、比較動作が行われてインターバル２におけるタイマ
値ＡＡＡＡ16において一致が検出され、このタイミング
で出力信号に遷移が発生する。
タ６に書き込まれた指定時間とを比較する動作（コンペ
ア動作）を説明するための図であって、例えば、インタ
ーバル（タイマ５が００００16からＦＦＦＦ16までをカ
ウントする期間）１におけるタイマ（カウント）値ＡＡ
Ｂ０16で指定時間としてＡＡＡＡ16を書き込むと、その
後、比較動作が行われてインターバル２におけるタイマ
値ＡＡＡＡ16において一致が検出され、このタイミング
で出力信号に遷移が発生する。
【０００６】また、図１２は入力信号が遷移したタイミ
ングでタイマ５の内容をレジスタ６に格納する動作（キ
ャプチャ動作）を説明するための図であって、例えば、
インターバル１におけるタイマ値０Ａ０Ａ16で入力信号
が遷移すると、このタイマ値０Ａ０Ａ16がレジスタ６に
格納されて読み出され、その後、インターバル２におけ
るタイマ値Ａ０Ａ０16で再び入力信号が遷移すると、こ
のタイマ値Ａ０Ａ０16がレジスタ６に格納されて読み出
される。この場合、入力信号のパルス幅Ｐは、ＦＦＦＦ
16−０Ａ０Ａ16＋Ａ０Ａ０16で求められる。
ングでタイマ５の内容をレジスタ６に格納する動作（キ
ャプチャ動作）を説明するための図であって、例えば、
インターバル１におけるタイマ値０Ａ０Ａ16で入力信号
が遷移すると、このタイマ値０Ａ０Ａ16がレジスタ６に
格納されて読み出され、その後、インターバル２におけ
るタイマ値Ａ０Ａ０16で再び入力信号が遷移すると、こ
のタイマ値Ａ０Ａ０16がレジスタ６に格納されて読み出
される。この場合、入力信号のパルス幅Ｐは、ＦＦＦＦ
16−０Ａ０Ａ16＋Ａ０Ａ０16で求められる。
【０００７】
【発明が解決しようとする課題】しかしながら、かかる
従来のリアルタイム制御装置３においては、例えば、図
１１に示すようにインターバル１のタイマ値ＡＡＢ０16
で指定時間を書き込み、インターバル３で比較動作を行
うということはできない。この場合、インターバル２に
おいて比較動作が行われてしまう。このため、タイマ５
の高分解能化（高速化）を図り、例えば、図１３に示す
ように出力信号を変化させたいという場合には、期間Ａ
の間は、リアルタイム制御ができないという問題点があ
った。
従来のリアルタイム制御装置３においては、例えば、図
１１に示すようにインターバル１のタイマ値ＡＡＢ０16
で指定時間を書き込み、インターバル３で比較動作を行
うということはできない。この場合、インターバル２に
おいて比較動作が行われてしまう。このため、タイマ５
の高分解能化（高速化）を図り、例えば、図１３に示す
ように出力信号を変化させたいという場合には、期間Ａ
の間は、リアルタイム制御ができないという問題点があ
った。
【０００８】また、かかる従来のリアルタイム制御装置
３においては、例えば、図１４に示すように、入力信号
のパルス幅Ｐがインターバル１〜３にわたる場合、これ
を計測することはできない。なぜなら、この場合、入力
信号のパルス幅Ｐは、実際には、ＦＦＦＦ16−０Ａ０Ａ
16＋ＦＦＦＦ16＋Ａ０Ａ０16となるにも関わらず、タイ
マ５のオーバフローの回数をカウントしていないため、
計測値は、ＦＦＦＦ16−０Ａ０Ａ16＋Ａ０Ａ０16となっ
てしまうからである。このため、例えば、入力信号が図
１５に示すように変化する場合には、これに対応したリ
アルタイム制御を行うことができないという問題点があ
った。
３においては、例えば、図１４に示すように、入力信号
のパルス幅Ｐがインターバル１〜３にわたる場合、これ
を計測することはできない。なぜなら、この場合、入力
信号のパルス幅Ｐは、実際には、ＦＦＦＦ16−０Ａ０Ａ
16＋ＦＦＦＦ16＋Ａ０Ａ０16となるにも関わらず、タイ
マ５のオーバフローの回数をカウントしていないため、
計測値は、ＦＦＦＦ16−０Ａ０Ａ16＋Ａ０Ａ０16となっ
てしまうからである。このため、例えば、入力信号が図
１５に示すように変化する場合には、これに対応したリ
アルタイム制御を行うことができないという問題点があ
った。
【０００９】以上述べたように、従来のリアルタイム制
御装置においては、図１３に示すように出力信号を変化
させたいという場合、期間Ａの間は、リアルタイム制御
ができないし、また、入力信号が図１５に示すように変
化する場合には、これに対応したリアルタイム制御を行
うことができない。このため、タイマ５の高分解能化及
び制御範囲の拡大化を図ることができないという問題点
があった。
御装置においては、図１３に示すように出力信号を変化
させたいという場合、期間Ａの間は、リアルタイム制御
ができないし、また、入力信号が図１５に示すように変
化する場合には、これに対応したリアルタイム制御を行
うことができない。このため、タイマ５の高分解能化及
び制御範囲の拡大化を図ることができないという問題点
があった。
【００１０】本発明は、かかる点に鑑み、タイマの高分
解能化及び制御範囲の拡大化を図ることができるように
したリアルタイム制御装置を提供することを目的とす
る。
解能化及び制御範囲の拡大化を図ることができるように
したリアルタイム制御装置を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明によるリアルタイ
ム制御装置は、図１にその原理説明図を示すように、一
定のインターバルで経過時間を記録するタイマ９と、出
力信号の遷移を発生させる時間を書き込み又はタイマ９
の値を格納するための第１のレジスタ１０と、タイマ９
及び第１のレジスタ１０を制御する制御回路８とを設
け、出力信号の遷移を発生させる時間を第１のレジスタ
１０に書き込み、タイマ９の値と第１のレジスタ１０に
書き込んだ値とを比較し、タイマ９の値が第１のレジス
タ１０に書き込んだ値と一致したタイミングで出力信号
の遷移を発生させ又は入力信号が遷移したタイミングで
タイマ９の値を第１のレジスタに格納するようになされ
たリアルタイム制御装置において、第１のレジスタ１０
のほか、制御回路８によって制御される第２のレジスタ
１１を設け、この第２のレジスタ１１を使用してタイマ
９のオーバフローの回数をカウントすることにより、タ
イマ９のオーバフローが所望の回数発生した後に、タイ
マ９の値と第１のレジスタ１０に格納されている値との
比較動作を行い又はタイマ９の値の第１のレジスタ１０
への格納時に、併せて、タイマ９の前格納時からのオー
バフローの回数を知ることができるように構成するとい
うものである。
ム制御装置は、図１にその原理説明図を示すように、一
定のインターバルで経過時間を記録するタイマ９と、出
力信号の遷移を発生させる時間を書き込み又はタイマ９
の値を格納するための第１のレジスタ１０と、タイマ９
及び第１のレジスタ１０を制御する制御回路８とを設
け、出力信号の遷移を発生させる時間を第１のレジスタ
１０に書き込み、タイマ９の値と第１のレジスタ１０に
書き込んだ値とを比較し、タイマ９の値が第１のレジス
タ１０に書き込んだ値と一致したタイミングで出力信号
の遷移を発生させ又は入力信号が遷移したタイミングで
タイマ９の値を第１のレジスタに格納するようになされ
たリアルタイム制御装置において、第１のレジスタ１０
のほか、制御回路８によって制御される第２のレジスタ
１１を設け、この第２のレジスタ１１を使用してタイマ
９のオーバフローの回数をカウントすることにより、タ
イマ９のオーバフローが所望の回数発生した後に、タイ
マ９の値と第１のレジスタ１０に格納されている値との
比較動作を行い又はタイマ９の値の第１のレジスタ１０
への格納時に、併せて、タイマ９の前格納時からのオー
バフローの回数を知ることができるように構成するとい
うものである。
【００１２】
【作用】本発明においては、第２のレジスタ１１を使用
してタイマ９のオーバフローの回数をカウントすること
により、タイマ９のオーバフローが所望の回数発生した
後に、タイマ９の値と第１のレジスタ１０に書き込まれ
ている値との比較動作を行うことができる。したがっ
て、出力信号の遷移の間隔を自由に設定することができ
る。
してタイマ９のオーバフローの回数をカウントすること
により、タイマ９のオーバフローが所望の回数発生した
後に、タイマ９の値と第１のレジスタ１０に書き込まれ
ている値との比較動作を行うことができる。したがっ
て、出力信号の遷移の間隔を自由に設定することができ
る。
【００１３】また、本発明においては、第２のレジスタ
１１を使用してタイマ９のオーバフローの回数をカウン
トすることにより、タイマ９の値の第１のレジスタ１０
への格納時に、併せて、タイマ９の前格納時からのオー
バフローの回数を知ることができる。したがって、任意
の間隔で遷移する入力信号に対応することができる。
１１を使用してタイマ９のオーバフローの回数をカウン
トすることにより、タイマ９の値の第１のレジスタ１０
への格納時に、併せて、タイマ９の前格納時からのオー
バフローの回数を知ることができる。したがって、任意
の間隔で遷移する入力信号に対応することができる。
【００１４】
【実施例】以下、図２〜図８を参照して本発明の一実施
例につき説明する。なお、本実施例は図１０に示す従来
のリアルタイム制御装置を改良するものである。そこ
で、図２において、図１０に対応する部分には、同一符
号を付している。
例につき説明する。なお、本実施例は図１０に示す従来
のリアルタイム制御装置を改良するものである。そこ
で、図２において、図１０に対応する部分には、同一符
号を付している。
【００１５】図２は、本発明の一実施例の要部を示す回
路図であり、本実施例においては、出力信号の遷移を発
生させる時間を書き込み又はタイマ５の値を格納するた
めの１６ビットのレジスタ６のほか、２ビットのレジス
タ１２が設けられている。このレジスタ１２は、タイマ
５のオーバフローの回数をカウントするものであり、比
較動作を行う場合にはダウンカウントし、格納動作を行
う場合にはアップカウントするように制御される。
路図であり、本実施例においては、出力信号の遷移を発
生させる時間を書き込み又はタイマ５の値を格納するた
めの１６ビットのレジスタ６のほか、２ビットのレジス
タ１２が設けられている。このレジスタ１２は、タイマ
５のオーバフローの回数をカウントするものであり、比
較動作を行う場合にはダウンカウントし、格納動作を行
う場合にはアップカウントするように制御される。
【００１６】ここに、タイマ５から出力されるオーバフ
ロー信号のレジスタ１２への供給は制御回路８からのゲ
ート信号によって制御される。また、ダウンカウントさ
せるか、アップカウントさせるか、即ち、比較動作を行
うか、格納動作を行うかは、制御回路８からのモード設
定信号によって制御される。なお、ダウンカウントさせ
る場合、即ち、比較動作を行う場合には、レジスタ１２
に、その初期値として１10（０１2）、２10（１０2）又
は３10（１１2）がセットされ、その後、レジスタ１２
の値が０10（００2）となった場合に制御回路８からの
比較許可信号によって比較動作が許可される。また、ア
ップカウントさせる場合、即ち、格納動作を行う場合に
は、レジスタ１２の初期値は、０10（００2）にセット
される。
ロー信号のレジスタ１２への供給は制御回路８からのゲ
ート信号によって制御される。また、ダウンカウントさ
せるか、アップカウントさせるか、即ち、比較動作を行
うか、格納動作を行うかは、制御回路８からのモード設
定信号によって制御される。なお、ダウンカウントさせ
る場合、即ち、比較動作を行う場合には、レジスタ１２
に、その初期値として１10（０１2）、２10（１０2）又
は３10（１１2）がセットされ、その後、レジスタ１２
の値が０10（００2）となった場合に制御回路８からの
比較許可信号によって比較動作が許可される。また、ア
ップカウントさせる場合、即ち、格納動作を行う場合に
は、レジスタ１２の初期値は、０10（００2）にセット
される。
【００１７】かかる本実施例においては、比較動作を行
う場合において、オーバフローの回数をカウントしない
場合、即ち、ゲート信号をＯＦＦとする場合には、例え
ば、図３に示すように、インターバル１のタイマ値ＡＡ
Ｂ０16において指定時間としてＡＡＡＡ16をレジスタ１
２に書き込み、インターバル２において比較動作を行
い、インターバル２におけるＡＡＡＡ16において一致を
検出し、出力信号を遷移させることができる。
う場合において、オーバフローの回数をカウントしない
場合、即ち、ゲート信号をＯＦＦとする場合には、例え
ば、図３に示すように、インターバル１のタイマ値ＡＡ
Ｂ０16において指定時間としてＡＡＡＡ16をレジスタ１
２に書き込み、インターバル２において比較動作を行
い、インターバル２におけるＡＡＡＡ16において一致を
検出し、出力信号を遷移させることができる。
【００１８】また、例えば、図４に示すように、インタ
ーバル１のタイマ値ＡＡＢ０16において指定時間として
ＡＡＡＡ16をレジスタ１２に書き込み、併せてレジスタ
１２の初期値を２10（１０2）にセットする場合には、
その後、レジスタ１２の値が０10（００2）となるイン
ターバル３において比較動作が許可され、インターバル
３におけるＡＡＡＡ16において一致が検出され、この時
点で出力信号が遷移する。
ーバル１のタイマ値ＡＡＢ０16において指定時間として
ＡＡＡＡ16をレジスタ１２に書き込み、併せてレジスタ
１２の初期値を２10（１０2）にセットする場合には、
その後、レジスタ１２の値が０10（００2）となるイン
ターバル３において比較動作が許可され、インターバル
３におけるＡＡＡＡ16において一致が検出され、この時
点で出力信号が遷移する。
【００１９】また、例えば、図５に示すように、インタ
ーバル１のタイマ値ＡＡＢ０16において指定時間として
ＡＡＡＡ16をレジスタ１２に書き込み、併せてレジスタ
１２の初期値を３10（１１2）にセットする場合には、
その後、レジスタ１２の値が０10（００2）となるイン
ターバル４において比較動作が許可され、インターバル
４におけるＡＡＡＡ16において一致が検出され、この時
点で出力信号が遷移する。
ーバル１のタイマ値ＡＡＢ０16において指定時間として
ＡＡＡＡ16をレジスタ１２に書き込み、併せてレジスタ
１２の初期値を３10（１１2）にセットする場合には、
その後、レジスタ１２の値が０10（００2）となるイン
ターバル４において比較動作が許可され、インターバル
４におけるＡＡＡＡ16において一致が検出され、この時
点で出力信号が遷移する。
【００２０】また、本実施例においては、図６に示すよ
うに、インターバル１におけるタイマ値０Ａ０Ａ16及び
インターバル２におけるタイマ値Ａ０Ａ０16で遷移する
入力信号があった場合、インターバル１におけるタイマ
値０Ａ０Ａ16で入力信号が遷移した時点で、タイマ値０
Ａ０Ａ16がレジスタ６に格納されて読み出され、その
後、インターバル２におけるタイマ値Ａ０Ａ０16で再び
入力信号が遷移すると、この時点で、タイマ値Ａ０Ａ０
16がレジスタ６に格納されて読み出される。このとき、
レジスタ１２は１10（０１2）をカウントしているの
で、入力信号のパルス幅Ｐは、ＦＦＦＦ16−０Ａ０Ａ16
＋ＦＦＦＦ16（１−１）＋Ａ０Ａ０16で算出される。
うに、インターバル１におけるタイマ値０Ａ０Ａ16及び
インターバル２におけるタイマ値Ａ０Ａ０16で遷移する
入力信号があった場合、インターバル１におけるタイマ
値０Ａ０Ａ16で入力信号が遷移した時点で、タイマ値０
Ａ０Ａ16がレジスタ６に格納されて読み出され、その
後、インターバル２におけるタイマ値Ａ０Ａ０16で再び
入力信号が遷移すると、この時点で、タイマ値Ａ０Ａ０
16がレジスタ６に格納されて読み出される。このとき、
レジスタ１２は１10（０１2）をカウントしているの
で、入力信号のパルス幅Ｐは、ＦＦＦＦ16−０Ａ０Ａ16
＋ＦＦＦＦ16（１−１）＋Ａ０Ａ０16で算出される。
【００２１】また、図７に示すように、インターバル１
におけるタイマ値０Ａ０Ａ16及びインターバル３におけ
るタイマ値Ａ０Ａ０16で遷移する入力信号があった場
合、インターバル１におけるタイマ値０Ａ０Ａ16で入力
信号が遷移した時点で、タイマ値０Ａ０Ａ16がレジスタ
６に格納されて読み出され、その後、インターバル３に
おけるタイマ値Ａ０Ａ０16で再び入力信号が遷移する
と、この時点で、タイマ値Ａ０Ａ０16がレジスタ６に格
納されて読み出される。このとき、レジスタ１２は２10
（１０2）をカウントしているので、入力信号のパルス
幅Ｐは、ＦＦＦＦ16−０Ａ０Ａ16＋ＦＦＦＦ16×（２−
１）＋Ａ０Ａ０16で算出される。
におけるタイマ値０Ａ０Ａ16及びインターバル３におけ
るタイマ値Ａ０Ａ０16で遷移する入力信号があった場
合、インターバル１におけるタイマ値０Ａ０Ａ16で入力
信号が遷移した時点で、タイマ値０Ａ０Ａ16がレジスタ
６に格納されて読み出され、その後、インターバル３に
おけるタイマ値Ａ０Ａ０16で再び入力信号が遷移する
と、この時点で、タイマ値Ａ０Ａ０16がレジスタ６に格
納されて読み出される。このとき、レジスタ１２は２10
（１０2）をカウントしているので、入力信号のパルス
幅Ｐは、ＦＦＦＦ16−０Ａ０Ａ16＋ＦＦＦＦ16×（２−
１）＋Ａ０Ａ０16で算出される。
【００２２】また、図８に示すように、インターバル１
におけるタイマ値０Ａ０Ａ16及びインターバル４におけ
るタイマ値Ａ０Ａ０16で遷移する入力信号があった場
合、インターバル１におけるタイマ値０Ａ０Ａ16で入力
信号が遷移した時点で、タイマ値０Ａ０Ａ16がレジスタ
６に格納されて読み出され、その後、インターバル４に
おけるタイマ値Ａ０Ａ０16で再び入力信号が遷移する
と、この時点で、タイマ値Ａ０Ａ０16がレジスタ６に格
納されて読み出される。このとき、レジスタ１２は３10
（１１2）をカウントしているので、入力信号のパルス
幅Ｐは、ＦＦＦＦ16−０Ａ０Ａ16＋ＦＦＦＦ16×（３−
１）＋Ａ０Ａ０16で算出される。
におけるタイマ値０Ａ０Ａ16及びインターバル４におけ
るタイマ値Ａ０Ａ０16で遷移する入力信号があった場
合、インターバル１におけるタイマ値０Ａ０Ａ16で入力
信号が遷移した時点で、タイマ値０Ａ０Ａ16がレジスタ
６に格納されて読み出され、その後、インターバル４に
おけるタイマ値Ａ０Ａ０16で再び入力信号が遷移する
と、この時点で、タイマ値Ａ０Ａ０16がレジスタ６に格
納されて読み出される。このとき、レジスタ１２は３10
（１１2）をカウントしているので、入力信号のパルス
幅Ｐは、ＦＦＦＦ16−０Ａ０Ａ16＋ＦＦＦＦ16×（３−
１）＋Ａ０Ａ０16で算出される。
【００２３】このように、本実施例によれば、２〜４の
インターバルにわたる間隔で出力信号を遷移させること
ができ、また、２〜４のインターバルにわたる間隔で遷
移する入力信号の計測を行うことができ、これに対応し
たリアルタイム制御を行うことができる。したがって、
タイマ５の高分解能化及び制御範囲の拡大化を図ること
ができる。
インターバルにわたる間隔で出力信号を遷移させること
ができ、また、２〜４のインターバルにわたる間隔で遷
移する入力信号の計測を行うことができ、これに対応し
たリアルタイム制御を行うことができる。したがって、
タイマ５の高分解能化及び制御範囲の拡大化を図ること
ができる。
【００２４】なお、上述の実施例においては、タイマ５
のオーバフローをカウントするレジスタとして、２ビッ
トのレジスタ１２を設けた場合につき述べたが、この代
わりに、種々のビットのレジスタを使用することができ
る。
のオーバフローをカウントするレジスタとして、２ビッ
トのレジスタ１２を設けた場合につき述べたが、この代
わりに、種々のビットのレジスタを使用することができ
る。
【００２５】また、上述の実施例においては、レジスタ
１２につき、比較動作を行う場合にはダウンカウントさ
せるようにした場合につき述べたが、この代わりに、ア
ップカウントさせるようにしても良い。
１２につき、比較動作を行う場合にはダウンカウントさ
せるようにした場合につき述べたが、この代わりに、ア
ップカウントさせるようにしても良い。
【００２６】また、上述の実施例においては、レジスタ
１２につき、格納動作を行う場合にはアップカウントさ
せるようにした場合につき述べたが、この代わりに、ダ
ウンカウントさせるようにしても良い。
１２につき、格納動作を行う場合にはアップカウントさ
せるようにした場合につき述べたが、この代わりに、ダ
ウンカウントさせるようにしても良い。
【００２７】
【発明の効果】本発明によれば、比較モード時、タイマ
９のオーバフローが所望の回数発生した後に、タイマ９
の値と第１のレジスタ１０に書き込まれている値との比
較動作を行うことができるので、出力信号の遷移の間隔
を自由に設定することができ、また、格納モード時に
は、タイマ９の値の第１のレジスタ１０への格納時に、
併せて、タイマ９の前格納時からのオーバフローの回数
を知ることができるので、任意の間隔で遷移する入力信
号に対応することができる。したがって、タイマの高分
解能化及び制御範囲の拡大化を図ることができる。
９のオーバフローが所望の回数発生した後に、タイマ９
の値と第１のレジスタ１０に書き込まれている値との比
較動作を行うことができるので、出力信号の遷移の間隔
を自由に設定することができ、また、格納モード時に
は、タイマ９の値の第１のレジスタ１０への格納時に、
併せて、タイマ９の前格納時からのオーバフローの回数
を知ることができるので、任意の間隔で遷移する入力信
号に対応することができる。したがって、タイマの高分
解能化及び制御範囲の拡大化を図ることができる。
【図１】本発明の原理説明図である。
【図２】本発明の一実施例の要部を示す回路図である。
【図３】本発明の一実施例における比較動作を説明する
ための図である。
ための図である。
【図４】本発明の一実施例における比較動作を説明する
ための図である。
ための図である。
【図５】本発明の一実施例における比較動作を説明する
ための図である。
ための図である。
【図６】本発明の一実施例における格納動作を説明する
ための図である。
ための図である。
【図７】本発明の一実施例における格納動作を説明する
ための図である。
ための図である。
【図８】本発明の一実施例における格納動作を説明する
ための図である。
ための図である。
【図９】モータ制御システムの一例の要部を示す回路図
である。
である。
【図１０】従来のリアルタイム制御装置の一例の要部を
示す回路図である。
示す回路図である。
【図１１】図１０に示す従来のリアルタイム制御装置に
おける比較動作を説明するための図である。
おける比較動作を説明するための図である。
【図１２】図１０に示す従来のリアルタイム制御装置に
おける格納動作を説明するための図である。
おける格納動作を説明するための図である。
【図１３】図１０に示す従来のリアルタイム制御装置が
有している比較動作における問題点を説明するための図
である。
有している比較動作における問題点を説明するための図
である。
【図１４】図１０に示す従来のリアルタイム制御装置が
有している格納動作における問題点を説明するための図
である。
有している格納動作における問題点を説明するための図
である。
【図１５】図１０に示す従来のリアルタイム制御装置が
有している格納動作における問題点を説明するための図
である。
有している格納動作における問題点を説明するための図
である。
７ バス ８ 制御回路 ９ タイマ １０ 第１のレジスタ １１ 第２のレジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02P 5/00 G05B 11/36
Claims (1)
- 【請求項１】一定のインターバルで経過時間をカウント
するタイマと、 出力信号に遷移を発生させる前記タイマの値を書き込む
第１のレジスタと、 前記タイマのオーバフローの回数をカウントするための
第２のレジスタと、 前記出力信号に遷移を発生させる前記タイマの値を前記
第１のレジスタに書き込んだ後の前記タイマのオーバフ
ローの回数が所望値となった後に、前記タイマの値と前
記第１のレジスタの値とを比較し、前記タイマの値が前
記第１のレジスタの値と一致した時点で前記出力信号に
遷移を発生させる制御回路を有していることを特徴とす
るリアルタイム制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00170191A JP3189280B2 (ja) | 1991-01-10 | 1991-01-10 | リアルタイム制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00170191A JP3189280B2 (ja) | 1991-01-10 | 1991-01-10 | リアルタイム制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04248386A JPH04248386A (ja) | 1992-09-03 |
| JP3189280B2 true JP3189280B2 (ja) | 2001-07-16 |
Family
ID=11508849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00170191A Expired - Fee Related JP3189280B2 (ja) | 1991-01-10 | 1991-01-10 | リアルタイム制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3189280B2 (ja) |
-
1991
- 1991-01-10 JP JP00170191A patent/JP3189280B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04248386A (ja) | 1992-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5927013B2 (ja) | 磁気テ−プ送りモ−タの速度制御方式 | |
| JP3189280B2 (ja) | リアルタイム制御装置 | |
| US5233573A (en) | Digital data processor including apparatus for collecting time-related information | |
| US5325341A (en) | Digital timer apparatus and method | |
| US5150340A (en) | Disc apparatus for reading out information from disc recording medium | |
| JP2773546B2 (ja) | パルス発生回路 | |
| JPS5853762B2 (ja) | 遅延時間制御回路 | |
| JPS60129613A (ja) | 回転検出装置 | |
| KR19990014277A (ko) | 일정한 주기의 신호에 동기하여 오차가 없는 펄스 신호를 생성 및 출력하는 펄스 신호 생성 장치 및 그의 방법 | |
| JP3262926B2 (ja) | 回転体の回転制御回路 | |
| JPS6223548B2 (ja) | ||
| JP3316227B2 (ja) | メモリアクセス制御方法 | |
| JP2877458B2 (ja) | マイクロコンピュータのリセット処理方法 | |
| JP3096798B2 (ja) | ディジタル信号再生装置 | |
| JP2990111B2 (ja) | タイマ回路 | |
| JPH045102Y2 (ja) | ||
| JP3008686B2 (ja) | タイマシステム | |
| JP3621179B2 (ja) | クランク角センサ信号周期計測装置 | |
| JP3042581B2 (ja) | 回転検出装置 | |
| JPH0332878B2 (ja) | ||
| SU746504A1 (ru) | Устройство дл определени экстремальных чисел | |
| JPH0411231Y2 (ja) | ||
| JPS6148360B2 (ja) | ||
| JPH0628117B2 (ja) | 磁気記録再生装置 | |
| JPH05146196A (ja) | ステツピングモータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010130 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010417 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080518 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090518 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |