JPH04506569A - 基板上の複数の電気構成部品の組立体をテストする方法および装置 - Google Patents

基板上の複数の電気構成部品の組立体をテストする方法および装置

Info

Publication number
JPH04506569A
JPH04506569A JP2507561A JP50756190A JPH04506569A JP H04506569 A JPH04506569 A JP H04506569A JP 2507561 A JP2507561 A JP 2507561A JP 50756190 A JP50756190 A JP 50756190A JP H04506569 A JPH04506569 A JP H04506569A
Authority
JP
Japan
Prior art keywords
electrical
positions
complementary
assembled
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2507561A
Other languages
English (en)
Inventor
ビセル、トマス・アラン
ストックトン、ジョン・フレデリック
Original Assignee
ブイ・エル・エス・アイ・テクノロジー・インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブイ・エル・エス・アイ・テクノロジー・インク filed Critical ブイ・エル・エス・アイ・テクノロジー・インク
Publication of JPH04506569A publication Critical patent/JPH04506569A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 基板上の複数の電気構成部品の組立体をテストする方法および装置 技術分野 本発明は、電気装置の各々かつすべての電気構成部品をテストする方法および装 置に関するが、その電気装置は電気的に経路に接続された、サイト間を相互接続 する1本以上の電気経路およびそれらのサイトにおける電気構成部品を有する複 数のサイトを備える。特に、本発明は、組立工程において不良品を検出するため に、各電気構成部品が組立てられ、電気経路に電気接続される際に、電気装置の 各々かつすべての電気構成部品をテストする方法および装置に関する。
発明の背景 電気構成部品のテスト法は技術的に周知である。例えば、米国特許第4.711 .024号、第4.038.648号、第4、139.818号、第3.657 .527号、および第4.639.664号を参照されたし。
特に米国特許第4.711. [124号、および第4.038.648号では 、すべての電気構成部品が取り付けられてからそれらの電気構成部品は1つずつ テストされていた。更に、米国特許第4.1138.648号では、取り付けら れた各電気構成部品は、静止および非静止状態を有する必要があり、それにより どの方法によってテストできる電気構成部品の型であるかが制限される。
発明の概要 本発明は、部分的かつ完全に組立てられる電気装置(以後「テスト装置」と呼ぶ )をテストする方法に関する。テスト装置は1箇所以上の第1位置と第2位置、 および第1位置と第2位置を電気接続する1本以上の電気経路を備える。第1電 気構成部品は各々の第1位置に組立てられ、電気的に電気経路に接続される。第 2電気構成部品は各々の第2位置に組立てられ、電気的に電気経路に接続される べきである。本発明の方法は、テスト装置に事実上等しい相補電気装置を提供す る段階から成る。
相補電気装置は、1m!V所以上の第1位置、1箇所以上の第2位置、および第 1位置と第2位置を電気接続し、テスト装置の電気経路と電気的に等しい1本以 上の電気経路を備える。相補電気装置は、更にテスト装置を組立てるべく電気構 成部品と電気的に等しい1箇以上の第2電気構成部品から成る。相補電気装置の 各々の第2電気構成部品は、各々の第2位厘で電気経路に電気接続される。
テスト装置の第1位置と第2位置および相補電気装置は、装置を結合するように 共に電気接続される。結合された装置は、あたかもそれが完全に組立てられ、電 気装置を電気的に接続されたように、電気的にテストされる。
本発明は、また上記の相補装置、結合装置を形成するように相補装置にテスト装 置の第1および第2位置を電気接続する装置、かつ結合装置が完全に組立てられ た電気装置になったかどうか、結合装置を電気的にテストする装置から成る。
図面の簡単な説明 第1図は、モジュールの上部に電気構成部品の組立体用の複数の位置を備え、同 上部にその位置を相互接続する1本以上の電気経路を配する本発明の方法に用い られるモジュールの略平面図である。
第2図は、本発明の方法として第1図に用いられる電気構成部品の1つの型であ る集積回路の略図である。
第3図は、部分的かつ完全に組立てられた電気装置(テスト装置)およびテスト 装置をテストする相補電気装置をテストする方法の第1段階の略図である。
第4図は、上部に組立てられた第2電気構成部品を有するテスト装置の略平面図 である。
第5図は、本発明にとって有用な相補電気装置の別の実施例の略平面図である。
第6図は、相補装置にテスト装置を電気的に相互接続する1つの実施例の略斜視 図である。
第7図は、相補装置にテスト装置を電気的に相互接続する別の装置の略斜視図で ある。
図面の簡単な説明 箪1図を参照すると、複数の電気経路18(!99.n)を伴う複数の位置12 .14、および16を電気的に相互接続する複数の位置12.14、および16 を備えるモジュール10が示されている。代表的なモジュール10は、いわゆる チップオンボードである。チップオンボード・モジュール1aは、複数の位置1 2.14、および16に組立てかつ取り付ける集積回路ダイ(非パッケージ型集 積回路)のような電気構成部品の組立てや取り付けに用いられる。もちろん、言 うまでもないが、モジュールIOは、従来のプリント回路板または電気構成部品 を取り付ける上で有用な任意な他の型の基板にもなり得る。
第2図を参照すると、集積回路ダイ121の略図が示されている。普通、集積回 路ダイ12!は、位置12の上に置かれ、周知のワイヤ・ボンディング法でワイ ヤ・ボンドが用いられるが、すなわち、集積回路ダイ12aの各種の部分はそれ ぞれ電気経路18 (1,、、I+)に電気接続する。本発明の方法は、(冒1 のような)各集積回路がモジュール10上の(12のような)されらのそれぞれ の位置に取り付けられ、また電線が集積回路ダイから電気経路I8に接続されて いるようにモジュール10をテストするために有用である。本発明の方法は、そ の上にある3つの位置12.14、および16を有するモジュール10に関して 説明される。
明らかであるが、位置数は3箇所に限らない。
第2図を参照すると、本発明の方法における第1段階が示されている。第1段階 では、モジュールlθは、位置12に取り付けられた1個の集積回路ダイ(12 i1と共に集積回路ダイ12!を電気経路18に接続する電線を有する。
モジュール10はテスト・モジュール10と呼ばれる。第3図は、相補モジュー ル+10も示す。相補モジュール110は事実上テスト・モジュール10と同一 である。相補モジュール110は3つの位11112.114、および+16を 有する。相補モジュール110は、位置112.114、および116を相互接 続している、テスト・モジュール10の電気経路18と電気的に同一な複数の電 気経路118も有する。
第3図において、相補モジュール+10には位置114に取り付けられ、かつ電 気経路118に電気接続された集積回路ダイ114aが示されている。相補モジ ュール11Gは、位置116に取り付けられ、かつ電気経路118に電気接続さ れた集積回路ダイ116gも有する。
テスト・モジュール10の複数の位置12.14、および16は、相補モジュー ル110の複数の位置112.114、および116に電気接続される(これは 以後一段と詳細に説明される)。テストφモジュール10とそれぞれ電気接続さ れた位置の相補モジュール11Gとを備える、結合されたモジュールはそれから 、テスト装置10が、それぞれの位置12.14、および16に取り付けられ、 かつ電気経路■8に電気接続された集積回路ダイ121.14!、および目1で 十分にかつ完全に組立てられたかどうか、テスト装置(図示していない)によっ てテストされる。
テストの結果が、結合装置に欠陥があり、一方相補装置110が予備テストされ 、稼働命令に従うように検知されると、同時にその欠陥は、集積回路ダイ12鳳 またはその取り付けおよび組立てのいずれかによって生じる。その結果、集積回 路ダイ121は、テスト・モジュール10から取り外されるか、他の方法で除去 される。代替え法として、集積回路ダイ121を電気経路18に電気接続されて いるワイヤ・ボンドが切断される。どの場合も、もう1個の集積回路ダイ12! が位置12に取り付けられ、電気経路18にワイヤ・ボンド付けされる。
結合装置のテスト結果が正である、すなわち欠陥がないならば、それから本発明 の方法は第4図の第2段階に進む。
第4図において、第2集積回路ダイ14aは位置14に置かれ、集積回路ダイ1 4!を電気経路18に電気接続するようにワイヤ・ボンド付けされる。テスト・ モジュール10に対する相補モジュール110は、集積回路ダイ116aを電気 経路118に電線でワイヤ・ボンディングされて位置+16に取り付けられた単 一集積回路ダイj16aのみを備える。相補装置には、位置112または+14 にいかなる集積回路ダイをもとりつけない。再度述べるが、テスト・モジュール 10と相補モジュール1.10は、相補モジュール111]の位置112.11 4、および116に電気接続されているテスト・モジュール10の位置I2.1 4、および16と共に電気接続されている。結合モジュールはそれから、テスト ・モジュールlOが十分にかつ完全に組立てられたがどうか、テスタによってテ ストされる。
テスト結果に欠陥があると、次に集積回路ダイ14gとテスト・モジュール10 上のその取り付けの双方またはいずれかに関して正確な測定が成される。テスト 結果が正である、すなわち欠陥がなければ、それからテスト・モジュール10は 組立工程の最終段階に進む。
最終段階(図示していない)において、第3集積回路ダイ16aは、位置16に 取り付けられると共に電気経路18に電気接続される。テスト・モジュール10 が現在完全にかつ十分に組立てられているならば、テスト−モジュール10はテ ストされる。欠陥があるならば、その欠陥はダイ16またはその組立工程から生 じ、また正確な稼働はそのダイまたはその組立て段階によって行うことができる 。
前述で分かるように、単一テスト・プログラムは、製造工程の各段階中に複数の 集積回路ダイ12a、141.および16!の組立体をテストするために用いる ことができる。更に、本発明の方法は、製造工程中に欠陥が生じることがある場 合に特殊な段階を別に実行でき、正確な稼働を行うことができる。前述から、本 発明の方法は、集積回路ダイを組立てるどのような位置数にも用いることができ ることが確認される。テスト・モジュール10にN個のサイトがあるならば、次 にN−1個の相補モジュール110が本発明の方法で用いるために作られて予備 テストされなければならない。
第5図を参照すると、本発明の方法に有用な相補モジュール210の実施例が示 されている。相補モジュール21Gによって、単一相補モジュール21Gのみが 、位置I2、+4.、、、およびモジュール10が集積回路ダイの組立て用に有 する位置に拘らずテスト・モジュールIOをテストするように要求される。
第5図に示されている相補モジュール210は、位置112.114、および1 16に取り付けられた3個の集積回路ダイ112aSl14a、および116a から成る。再度述べると、3つの位・置を伴うモジュール210に関して検討さ れたが、位置数は、いくつでもモジュール210に加えられるようになる。電気 経路118は位置112.114、および116を相互接続する。集積回路ダイ l12aはモジュール210の位置112に取り付けられる。集積回路ダイ11 2aを電気経路+18にワイヤ・ボンドで電気接続する。しかし、3状態スイツ チは、各1本の経路11gの間に設けられ、位置112における接続を導く。各 々の3状態スイツチ120は、電気経路118を位置112および集積回路ダイ ll2aに接続するか、または集積回路ダイ112aを電気経路118からは接 続しない経路13Gによって送られる信号によって達成することができる。
同様に、集積回路ダイ11しは、位置114に取り付けられ、集積回路ダイ11 4!を電気経路118に電気接続する。
3状態スイツチ122は、位置114に導く経路fillの各1本の間に設けら れる。すべての3状態スイツチは、集積回路ダイ114Mを電気経路118に接 続するか、またはそれから接続しない経路132の信号によって達成することが できる。
結局、集積回路ダイ116!は位置+16に取り付けられる。
複数の3状態スイツチは、電気経路118に対して集積回路ダイ116aの電気 接続を活性化できるが、それらと接続しなくとも活性化できる。つまり、相補モ ジュール210においては、相補モジュール210は単独で、前述の各々の各種 段階に用いることができる。
例えば、集積回路ダイ12gが位置12(第3図の通り)に取り付けられる場合 に本発明の方法の第1段階でテスト・モジュール10をテストするために、3状 態スイツチ122と124はセットされ、その結果電気経路118は各種集積回 路ダイ1142と116iにそれぞれ接続される。しかし、3状態スイツチがセ ットされると、その結果集積回路ダイll2a、電気経路118から電気接続さ れない。この構造により、相補モジュール210は、第3図で示すような本発明 の方法の第1段階で用いることができる。
同様に、3状態スイツチ120と122は、電気経路118から集積回路ダイ1 12aと114aまで電気接続しないようにセットすることができる。3状態ス イツチ124は、電気経路118から集積回路ダイ116aまで電気接続するよ うにセットすることができる。この構造において、相補モジュール21Gは、第 4図で示すような本発明の方法の第2段階で用いることができる。
前述の通り、テスト・モジュールIOと相補モジュール110は、結合装置を形 成するためにそれぞれの各位置に電気接続されている各位置と電気接続されなけ ればならない。第6図を参照すると、テスト・モジュールIOの位置12.14 、および16を相補モジュール110のそれぞれの位置、112.114、およ び116に接続する1つの方法が示されている。テスト・モジュール10は事実 上相補モジュール+10の頂部に置かれるが、テスト・モジュール10と相補モ ジュール110との間に複数の綱片(ツリウム)が挟まれる。その綱片は の製 作であり、一端から多端までの電気相互接続経路を形成する。そのような片は周 知されている。相補モジュールの位置112.114、およびI16の配列で置 かれた位1112、I4、および16によって、綱片150は、テスト・モジュ ールlOの位置12.14、および16から相補モジュール+10のそれぞれの 位置112、+14、および116まで導電経路を形成するために供給される。
テスト・モジュールlOの位置を相補モジュール+10の位置に相互接続するも う1つの方法は、第7図に示す爪付板を使用する。爪付板は、各々の位置!+2 .114、および116の回りに設けられた複数のバネ式ピン152を備える。
爪(1521付板は、それからテスト・モジュール10のそれぞれの位置12. 14、および16に接触してそれらに電気相互接続を形成する。
テスト・モジュールIOと相補モジュール110との間の相互接続の他の例では 、すべて技術的に周知のエツジ・カード・コネクタ、プラグ、およびソケット− ピンまたはメイティング・ヘッダを備えることがある。
前記説明から分かるように、本発明の方法および装置は、各電気構成部品が組立 てられる場合、製造段階における欠陥を隔離する便利で有効な方法を提供する。
SH,10F 2 FIG、 I FIG、 3 SH,20F 2 日G、 5 FIG、 7 手続補正書(鵠) 平成3年11月27日[司

Claims (9)

    【特許請求の範囲】
  1. 1.1箇所以上の第1位置、1箇所以上の第2位置、および1本以上の前記第1 位置と第2位置を電気接続する電気経路を備える部分的にかつ完全に組立てられ た電気装置のテスト法であり、その装置は各々の第1位置で組立てられかつ前記 電気経路に電気接続された第1電気構成部品および各々の第2位置で組立てられ かつ前記電気経路に電気接続されるべき第2電気構成部品を備える段階と、 a)テストされる前記装置と事実上同一な相補電気装置を提供し、前記相補電気 装置は1箇所以上の第1位置、1箇所以上の第2位置、および1本以上の前記第 1位置と第2位置を電気接続する電気経路を備え、その電気経路はテストされる 装置の電気経路と事実上同一であり、前記相補電気装置は更にテストされる前記 装置の組立てられるべき第2電気構成部品と電気的に同一な第2電気構成部品を 備え、前記相補電気装置の各々の前記第2電気構成部品は各々の前記第2位置で 前記電気経路に電気接続される段階と、 b)結合装置を形成するために、テストされる装置の第1および第2位置をそれ ぞれ相補装置の第1および第2位置に電気接続する段階と、 c)結合装置が完全に組立てられ、また電気装置が電気接続されているか、前記 結合装置を電気的にテストする段階と、 から成ることを特徴とする前記方法。
  2. 2.d)前記テスト装置でもう1つの第1電気構成部品を組立てかつ前記第1位 置で電気経路に電気接続する際、段階(c)のテストが成功した場合に段階(a )に戻る段階と、段階(c)のテストが成功しない場合にテスト装置を処分する か修復する段階と、から更に成ることを特徴とする請求項1記載の方法。
  3. 3.電気装置が組立てられるにつれてそれをテストする方法であり、前記装置は その上部に電気構成部品の組立体用の複数の位置を有し、また前記位置を相互接 続する1本以上の電気経路と、1個以上の前記電気構成部品が、部分的にかつ完 全に組立てられた装置を形成するためにその上部に組立てられるにつれて前記装 置をテストする前記方法を有する段階と、a)部分的にかつ完全に組立てられた テスト装置を形成するためにテストされる前記電気装置(以後「テスト装置」と 呼ぶ)上に1個の電気構成部品を組立てる段階と、テスト装置はその上に組立て られた電気構成部品と共に電気経路に電気接続された1箇所以上の第1位置と、 その上に組立てられるべき電気構成部品用の1箇所以上の第2位置とを有する段 階と、 b)前記テスト装置と事実上同一な相補電気装置を提供し、前記相補電気装置は 1箇所以上の第1位置、1箇所以上の第2位置、および1本以上の前記第1位置 と第2位置を電気接続する電気経路を備え、その電気経路はテストされる装置の 電気経路と事実上同一であり、前記相補電気装置は更にテストされる前記装置の 組立てられるべき電気構成部品と同一な電気構成部品を備え、前記第2位置で前 記電気経路に電気接続される段階と、 c)結合装置を形成するために、テスト装置の第1および第2位置をそれぞれ相 補装置の第1および第2位置に電気接続する段階と、 d)前記結合装置が完全に組立てられた電気装置になったかどうか、前記結合装 置を電気的にテストする段階と、 e)段階(d)のテストが成功した場合に前記テスト装置でもう1個の電気構成 部品を組立てるために段階(a)に戻る段階と、段階(c)のテストが成功しな い場合にテスト装置を処分するか修復する段階と、から成ることを特徴とする前 記方法。
  4. 4.1箇所以上の第1位置、1箇所以上の第2位置、および1本以上の前記第1 位置と第2位置を電気接続する電気経路を備える部分的にかつ完全に組立てられ た電気装置のテスト用装置であり、その装置は各々の第1位置で組立てられかつ 前記電気経路に電気接続された第1電気構成部品および各々の第2位置で組立て られかつ前記電気経路に電気接続されるべき第2電気構成部品を備える装置と、 テストされる前記装置と事実上同一な相補電気装置であり、前記相補電気装置は 1箇所以上の第1位置、1箇所以上の第2位置、および1本以上の前記第1位置 と第2位置を電気接続する電気経路を備え、その電気経路はテストされる装置の 電気経路と事実上同一であり、前記相補電気装置は更にテストされる前記装置の 組立てられるべき第2電気構成部品と電気的に同一な電気構成部品を備え、前記 相補電気装置の各々の前記第2電気構成部品は各々の前記第2位置で前記経路に 電気接続され、 結合装置を形成するために、テストされる装置の第1および第2位置をそれぞれ 相補装置の第1および第2位置に電気接続する装置と、 前記結合装置が完全に組立てられた電気装置になったかどうか、前記結合装置を 電気的にテストする装置と、 を備えることを特徴とする前記装置。
  5. 5.相補電気装置は、前記第2位置で前記電気構成部品を前記電気経路に電気接 続し、また接続しないスイッチ装置を更に備えることを特徴とする請求項4記載 の装置。
  6. 6.相補電気装置は、前記第1位置でテストされ、組立てられた装置を組立てる 電気構成部品と電気的に同一な電気構成部品と、前記第2位置で前記電気構成部 品を前記電気経路に電気接続し、また接続しないスイッチ装置とを更に備えるこ とを特徴とする請求項5記載の装置。
  7. 7.前記電気構成部品は集積回路であることを特徴とする請求項4記載の装置。
  8. 8.前記電気装置はチップオンボードであることを特徴とする請求項4記載の装 置。
  9. 9.前記電気装置はプリント回路板であることを特徴とする請求項4記載の装置 。
JP2507561A 1989-05-11 1990-04-30 基板上の複数の電気構成部品の組立体をテストする方法および装置 Pending JPH04506569A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/350,489 US5220280A (en) 1989-05-11 1989-05-11 Method and an apparatus for testing the assembly of a plurality of electrical components on a substrate
US350,489 1989-05-11

Publications (1)

Publication Number Publication Date
JPH04506569A true JPH04506569A (ja) 1992-11-12

Family

ID=23376944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2507561A Pending JPH04506569A (ja) 1989-05-11 1990-04-30 基板上の複数の電気構成部品の組立体をテストする方法および装置

Country Status (6)

Country Link
US (1) US5220280A (ja)
EP (1) EP0471760B1 (ja)
JP (1) JPH04506569A (ja)
KR (1) KR920701826A (ja)
DE (1) DE69028527T2 (ja)
WO (1) WO1990013821A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834323A (en) * 1997-01-21 1998-11-10 Accurel Systems International Corporation Method of modification and testing flip-chips
US7138814B2 (en) * 2003-11-21 2006-11-21 Agere Systems Inc. Integrated circuit with controllable test access to internal analog signal pads of an area array
DE202004021741U1 (de) * 2004-09-10 2010-09-23 Robert Bosch Gmbh Batteriepack
US20090207790A1 (en) 2005-10-27 2009-08-20 Qualcomm Incorporated Method and apparatus for settingtuneawaystatus in an open state in wireless communication system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1951861A1 (de) * 1968-10-17 1970-08-06 Gen Electric Information Syste Verfahren und Anordnung zur automatischen UEberpruefung von Karten mit gedruckten Schaltungen
GB1263644A (en) * 1969-08-07 1972-02-16 Olivetti & Co Spa Apparatus for automatically testing electronic circuits
GB1297377A (ja) * 1969-11-27 1972-11-22
IT949829B (it) * 1972-03-03 1973-06-11 Honeywell Inf Systems Dispositivo per la prova dei circuiti stampati
US4038648A (en) * 1974-06-03 1977-07-26 Chesley Gilman D Self-configurable circuit structure for achieving wafer scale integration
US4139818A (en) * 1977-09-30 1979-02-13 Burroughs Corporation Circuit means for collecting operational errors in IC chips and for identifying and storing the locations thereof
JPS5723869A (en) * 1980-07-18 1982-02-08 Fujitsu Ltd Function testing method
CA1163721A (en) * 1980-08-18 1984-03-13 Milan Slamka Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
US4711024A (en) * 1981-10-30 1987-12-08 Honeywell Information Systems Inc. Method for making testable electronic assemblies
US4538104A (en) * 1983-04-11 1985-08-27 Test Point 1, Inc. In-circuit test apparatus for printed circuit board
FR2557701B1 (fr) * 1983-12-28 1986-04-11 Crouzet Sa Dispositif de controle de continuite des circuits imprimes
GB2156532B (en) * 1984-03-24 1988-07-20 Plessey Co Plc Apparatus for testing a printed circuit board
GB2157507A (en) * 1984-04-11 1985-10-23 Standard Telephones Cables Ltd Testing apparatus for printed circuit boards
US4639664A (en) * 1984-05-31 1987-01-27 Texas Instruments Incorporated Apparatus for testing a plurality of integrated circuits in parallel
JPS63127560A (ja) * 1986-11-17 1988-05-31 Mitsubishi Electric Corp 半導体集積回路装置
US4758780A (en) * 1986-12-08 1988-07-19 Ncr Corporation Circuit board test apparatus and method
US4853626A (en) * 1987-03-10 1989-08-01 Xilinx, Inc. Emulator probe assembly for programmable logic devices
US4835469A (en) * 1987-07-24 1989-05-30 John Fluke Mfg. Co., Inc. Integrated circuit clip for circuit analyzer

Also Published As

Publication number Publication date
EP0471760B1 (en) 1996-09-11
EP0471760A4 (en) 1992-08-12
US5220280A (en) 1993-06-15
DE69028527T2 (de) 1997-02-06
KR920701826A (ko) 1992-08-12
EP0471760A1 (en) 1992-02-26
DE69028527D1 (de) 1996-10-17
WO1990013821A1 (en) 1990-11-15

Similar Documents

Publication Publication Date Title
US5198756A (en) Test fixture wiring integrity verification device
CN101470134B (zh) 转接板
CN101553741A (zh) 用于自动半导体晶片测试的半自动多路转接系统
JPH04506569A (ja) 基板上の複数の電気構成部品の組立体をテストする方法および装置
US6181146B1 (en) Burn-in board
JP3730340B2 (ja) 半導体試験装置
US5101154A (en) Open bond detector for an integrated circuit
CN101135706A (zh) 晶片测试模块
TWM579282U (zh) Aging test circuit board module
US20030030454A1 (en) Probe plate assembly for a circuit board test fixture
JP2000206166A (ja) Ecu機能検査装置の評価システム
JPS63148580A (ja) 入出力コネクタ分離型プリント基板
JPH0720193A (ja) Dutボード
JP3747649B2 (ja) プリント回路板試験装置
JPS592355B2 (ja) 集積回路試験装置における被試験集積回路のピン接続確認方式
JP3214526B2 (ja) プリント配線板の検査装置
JPS62283654A (ja) 半導体装置
JP4126127B2 (ja) 電気的機能検査方法
JPS6235644A (ja) 半導体装置
JPS6023895Y2 (ja) 接続装置
JPS63232281A (ja) プリント板の不完全実装個所検出方式
JPH03267771A (ja) 配線チェッカー
TW202033975A (zh) 老化測試電路板模組
JPH03293571A (ja) 半導体集積回路試験装置
JPH03171646A (ja) 半導体装置の試験装置