JPH0448303B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 パケツト交換機において、交換制御用の制御装
置を交換ユニツトに収容し、伝送路に設けられる
論理チヤネルをデータ用と制御用とに区分し、交
換ユニツトはパケツトに付与されている論理チヤ
ネル番号により制御パケツトとデータパケツトと
を識別して伝送路或いはは制御装置に転送するこ
とにより、構成および制御を単純化する。

〔産業上の利用分野〕

本発明はパケツト交換機の高速化・大容量化を
促進するパケツト交換方式に関する。

パケツト交換機に収容される端末装置収容回線
或いは隣接パケツト交換機に至る中継線（以後伝
送路て総称する）には、それぞれ異なる論理チヤ
ネル番号を付与する複数の論理チヤネルが設けら
れ、各論理チヤネルを経由してそれぞれ呼を設定
し、各呼が伝送するパケツトに対応する論理チヤ
ネルに付与されている論理チヤネル番号を付加す
ることにより、一つの伝送路を経由して複数の呼
を同時に設定可能としている。

かかるパケツト交換機の制御方式は、極力高速
化・大容量化が可能であることが望まれる。

〔従来の技術〕

第４図は従来あるパケツト交換方式の一例を示
す図であり、第５図は従来あるパケツト形式の一
例を示す図である。

第４図においては、収容各伝送路１に対応して
それぞれパケツト判定部２およびパケツト送出部
３が設けられており、各パケツト判定部２および
パケツト送出部３は、それぞれ交換ユニツト４お
よび制御装置５に接続されている。

各伝送路１を経由して送受信されるパケツト
は、呼設定、呼解放等の呼制御或いはパケツト交
換網の制御に使用される制御パケツトPcと、設
定された呼によりデータを転送するデータパケツ
トPdとに区分される。

各パケツトは、制御パケツトPcおよびデータ
パケツトPdの何れであるかを識別する識別子を
有し、制御パケツトPcは制御識別子IDcおよび制
御情報CTLを有し、データパケツトPdはデータ
識別子IDd、転送される論理チヤネル番号LCNお
よびデータDTを有する。

第４図において、パケツト判定部２は伝送路１
の受信路から到着するパケツトに付与されている
識別子を検査し、制御識別子IDcである場合には
制御装置５に伝達し、データ識別子IDdである場
合には交換ユニツト４に伝達する。

制御装置５は、パケツト判定部２から伝達され
る制御パケツトPcに含まれる制御情報CTLに基
づき、交換ユニツト４のデータパケツトPd転送
経路を制御する。またパケツト送出部３に対し所
要の制御パケツトPcを伝達する。

交換ユニツト４は、制御装置５の制御に基づ
き、各パケツト判定部２から伝達されるデータパ
ケツトPdを所要のパケツト送出部３に転送する。

パケツト送出部３は、交換ユニツト４から伝達
されるデーターパケツトPd、並びに制御装置５
から伝達される制御パケツトPcを、対応する伝
送路１に送出する。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如く、従来あるパケツ
ト交換方式においては、総てのパケツト判定部２
およびパケツト送出部３が、それぞれ交換ユニツ
ト４および制御装置５に接続されれている為、接
続経路が多岐に渡り、交換制御機能も複雑とな
り、当該パケツト交換機の高速・大容量化に支障
を来す恐れがあつた。

〔問題点を解決するための手段〕

第１図は本発明の原理を示す図である。

第１図においては、各伝送路１は交換ユニツト
４のみに接続され、制御装置５には交換ユニツト
４を介して接続されている。

各伝送路１に設定される論理チヤネルは、制御
パケツトを伝送する制御用論理チヤネルLCc1と、
データパケツトを伝送するデータ用論理チヤネル
LCdとに区分される。

制御装置５を交換ユニツト４に接続する接続経
路６には、各伝送路１に設定される各制御用論理
チヤネルLCc１に対応する制御用論理チヤネル
LCc２が設定される。

交換ユニツト４は、各伝送路１および制御装置
５から到着する制御パケツトおよびデータパケツ
トに付与されている論理チヤネル番号を識別する
ことにより、各伝送路１に設定される制御用論理
チヤネルLCc１と、制御装置５に設定される対応
する制御論理チヤンネルLCc２との間で制御パケ
ツトを転送し（ｘ）、各伝送路１に設定されるデ
ータ用論理チヤネルLCd相互間でデータパケツト
を転送する（ｙ）。

〔作用〕

即ち本発明によれば、各伝送路は交換ユニツト
のみにされ、制御装置に対しては交換ユニツトを
介して接続される為、接続構成および制御が単純
化され、当該パケツト交換機の高速化および大容
量化が促進される。

〔実施例〕

以下、本発明の一実施例を図面により説明す
る。第２図は本発明の一実施例によるパケツト交
換方式を示す図であり、第３図は本発明の一実施
例によるパケツト形式を示す図である。なお、全
図を通じて同一符号は同一対象物を示す。

第２図においては、交換ユニツト４は、複数の
先入先出パツフア４０１および４１５、パケツト
入力バス４０２、ポーリングアドレスバス４０
３、レジスタ４０４、アドレス発生カウンタ４０
５、切替スイツチ４０６，４０７，４１１および
４１２、メモリ４０８、シフトレジスタ４０９、
パケツト出力バス４１３、出力アドレスバス４１
４から構成される。（各伝送路１に接続される先
入先出パツフアを４０１−１および４１５−１、
制御装置５に接続される先入先出バツフアを４０
１−２および４１５−２と称する、以下同様） なお第２図においては、伝送路１毎の伝送制御手
順を定める為に、先入先出バツフア４０１および
４１５の外側に設置される伝送制御回路は省略さ
れている。

各伝送路１に設定される論理チヤンネルは、制
御パケツトPcを伝送する制御用論理チヤネル
LCc１と、データパケツトPdを伝送するデータ
用論理チヤネルLCdとに区分され、それぞれ制御
用論理チヤネル番号LCNc１およびデータ用論理
チヤネル番号LCNdが付与されている。

制御装置５との間に設けられている接続経路６
には、制御用論理チヤネルLCc２のみが設けら
れ、制御用論理チヤネル番号LCNc２が付与され
ている。

第３図において、制御パケツトPcは制御用論
理チヤネル番号LCNc１またはLCNc２および制
御情報CTLから構成され、またデータパケツト
Pdはデータ用論理チヤネル番号LCNdおよびデ
ータDTから構成され、制御識別子IDcおよびデ
ータ識別子IDd（第５図）は除去されている。

第２図および第３図において、各伝送路１の受
信路１１、および制御装置５との間の接続経路６
の受信経路６１から到着する各種パケツトは、そ
れぞれ対応する先入先出バツフア４０１に一旦蓄
積される。

アドレス発生カウンタ４０５は、所定周期毎に
歩進するポーリングアドレスaiを発生し、ポーリ
ングアドレスバス４０３を経由して先入先出バツ
フア４０１に伝達し、対応する先入先出パツフア
４０１に蓄積されている各種パケツトをパケツト
入力バス４０２上に抽出する。

パケツト入力バス４０２上に抽出された各種パ
ケツトの、論理チヤネル番号LCNc1、LCNc2ま
たはLCNdはレジスタ４０４に蓄積され、残部
（制御パケツトPcにおける制御情報CTL或いはデ
ータパケツトPdにおけるデータDT）はシフトレ
ジスタ４０９に蓄積される。

レジスタ４０４に蓄積された論理チヤネル番号
LCNc１、LCNc２またはLCNdは、切替スイツ
チ４０６を介してメモリ４０８に下位アドレス
ALとして入力され、またアドレス発生カウンタ
４０５から送出されるポーリングアドレスaiは、
切替スイツチ４０７を介して交換ユニツト４に上
位アドレスAHとして入力される。

先入先出バツフア４０１−１から制御パケツト
Pcが抽出された場合には、メモリ４０８にはポ
ーリングアドレスai−１が上位アドレスAH、論
理チヤネル番号LCNc１が下位アドレスALとし
て入力され、メモリ４０８からは先入先出バツフ
ア４１５−２を指定する出力チアドレスao−２
が切替スイツチ４１２を介して出力アドレスバス
４１４に出力され、また論理チヤネル番号LCNc
１に対応する論理チヤネル番号LCNc２が切替ス
イツチ４１１および４１０を介してパケツト出力
バス４１３に出力され、先入先出バツフア４１５
−２に蓄積される。論理チヤネル番号LCNc２が
蓄積された後、切替スイツチ４１０が動作し、シ
フトレジスタ４０９に蓄積されている制御情報
CTLが続いて蓄積される。

また先入先出バツフア４０１−２から制御パケ
ツトPcが抽出された場合には、メモリ４０８に
はポーリングアドレスai−２が上位アドレス
AH、論理チヤネル番号LCNc２が下位アドレス
ALとして入力され、メモリ４０８からは所定の
先入先出バツフア４１５−１を指定する出力アド
レスao−１が切替スイツチ４１２を介して出力
アドレスバス４１４に出力され、また論理チヤネ
ル番号LCNc２に対応する論理チヤネル番号
LCNc１が切替スイツチ４１１および４１０を介
してパケツト出力バス４１３に出力され、先入先
出バツフア４１５−１に蓄積される。論理チヤネ
ル番号LCNc１が蓄積された後、切替スイツチ４
１０が動作し、シフトレジスタ４０９に蓄積され
ている制御情報CTLが続いて蓄積される。

更に先入先出バツフア４０１−１からデータパ
ケツトPdが抽出された場合には、メモリ４０８
にはポーリングアドレスai−１が上位アドレス
AH、論理チヤネル番号LCNdが下位アドレスAL
として入力され、メモリ４０８からは制御装置５
により指定された出力アドレスao−１が切替ス
イツチ４１２を介して出力アドレスバス４１４に
出力され、また制御装置５により指定された論理
チヤネル番号LCNdが切替スイツチ４１１および
４１０を介してパケツト出力バス４１３に出力さ
れ、先入先出バツフア４１５−１に蓄積される。
論理チヤネル番号LCNc２が蓄積された後、切替
スイツチ４１０が動作し、シフトレジスタ４０９
に蓄積されているデータDTが続いて蓄積され
る。

なお、ポーリングアドレスai−１またはai−
２、および論理チヤネル番号LCNc１または
LCNc２が入力された場合に、メモリ４０８から
出力される出力アドレスao−２またはao−１、
および論理チヤネル番号LCNc２またはLCNc１
は、当該パケツト交換機の稼動に先立ち、制御装
置５からメモリ４０８に切替スイツチ４０６，４
０７，４１１および４１２を介して設定され、ま
たポーリングアドレスai−１および論理チヤネル
番号LCNdが入力された場合に、メモリ４０８か
ら出力される出力アドレスao−１および論理チ
ヤネル番号LCNdは、呼設定時に制御装置５から
メモリ４０８に切替スイツチ４０６，４０７，４
１１および４１２を介して設定される。

先入先出バツフア４１５−１に蓄積された制御
パケツトPcまたはデータパケツトPdは、順次送
信路１２に送出され、また先入先出バツフア４１
５−２に蓄積された制御パケツトPcは、順次制
御装置５に伝達される。

以上の説明から明らかな如く、本実施例によれ
ば、交換ユニツト４は入力される各種パケツトに
付与されている論理チヤネル番号LCNc１，
LCNc２またはLCNdを識別することにより、伝
送路１上の指定する論理チヤネルLCc１または
LCdに制御パケツトPcまたはデータパケツトPd
を転送すると同時に、接続経路６上の論理チヤネ
ルLCc２に制御パケツトPcを転送する。従つて
構成および制御が単純となる。

なお、第２図および第３図はあく迄本発明の一
実施例に過ぎず、例えば交換ユニツト４の構成は
図示されるものに限定されることは無く、他に幾
多の変形が考慮されるが、何れの場合にも本発明
の効果は変わらない。

〔発明の効果〕

以上、本発明によれば、前記パケツト交換機に
おいて、各伝送路は交換ユニツトのみに接続経路
を有し、制御装置に対しては交換ユニツトを介し
て接続される為、接続構成および制御が単純化さ
れ、当該パケツト交換機の高速化および大容量化
が促進される。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発
明の一実施例によるパケツト交換方式を示す図、
第３図は本発明の一実施例によるパケツト形式を
示す図、第４図は従来あるパケツト交換方式の一
例を示す図であり、第５図は従来あるパケツト形
式の一例を示す図である。 図において、１は伝送路、２はパケツト判定
部、３はパケツト送出部、４は交換ユニツト、５
は制御装置、６は接続経路、１１および６１は受
信路、１２および６２は送信路、４０１および４
１５は先入先出バツフア、４０２はパケツト入力
バス、４０３はポーリングアドレスバス、４０４
はレジスタ、４０５はアドレス発生カウンタ、４
０６，４０７，４１０，４１１および４１２は切
替スイツチ、４０８はメモリ、４０９はシフトレ
ジスタ、４１３はパケツト出力バス、４１４は出
力アドレスバス、AHは上位アドレス、ALは下
位アドレス、aiはポーリングアドレス、aoは出力
アドレス、CTLは制御情報、DTはデータ、IDc
およびIDdは識別子、LCc１およびLCc２は制御
用論理チヤネル、LCdはデータ用論理チヤネル、
LCN，LCNc１，LCNc２およびLCNdは論理チ
ヤネル番号、Pcは制御パケツト、Pdはデータパ
ケツト、を示す。

Claims (1)

1. 【特許請求の範囲】 １ 複数の伝送路１から到着する制御パケツトに
   基づき交換制御を行う制御装置５と、該制御装置
   ５の制御に基づき前記伝送路１間にデータパケツ
   トを転送する交換ユニツト４とを具備するパケツ
   ト交換機において、 前記各伝送路１および前記制御装置５を前記交
   換ユニツト４に収容し、 前記各伝送路１に設定される論理チヤネルを前
   記制御パケツトを伝送する制御用論理チヤネル
   LCc１と、前記データパケツトを伝送するデータ
   用論理チヤネルLCdとに区分し、 前記制御装置５を前記交換ユニツト４に接続す
   る接続経路６には前記各伝送路１に設定される各
   制御用論理チヤネルLCc１に対応する制御用論理
   チヤネルLCc２を設定し、 前記交換ユニツト４は前記各伝送路１および前
   記制御装置５から到着する前記制御パケツトおよ
   びデータパケツトに付与されている論理チヤネル
   番号を識別することにより、 前記各伝送路１に設定される制御用論理チヤネ
   ルLCc１と、前記制御装置５に設定される対応す
   る制御用論理チヤネルLCc２との間で前記制御パ
   ケツトを転送し（ｘ）、 前記各伝送路１に設定されるデータ用論理チヤ
   ネルLCd相互間で前記データパケツトを転送する
   （ｙ）ことを特徴とするパケツト交換方式。