JPS62104340A - パケツト交換方式 - Google Patents
パケツト交換方式Info
- Publication number
- JPS62104340A JPS62104340A JP60244423A JP24442385A JPS62104340A JP S62104340 A JPS62104340 A JP S62104340A JP 60244423 A JP60244423 A JP 60244423A JP 24442385 A JP24442385 A JP 24442385A JP S62104340 A JPS62104340 A JP S62104340A
- Authority
- JP
- Japan
- Prior art keywords
- control
- logical channel
- packet
- data
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
パケット交換機において、交換制御用の制御装置を交換
ユニットに収容し、伝送路に設けられる論理チャネルを
データ用と制御用とに区分し、交換ユニットはパケット
に付与されている論理チャネル番号により制御パケット
とデータパケットとを識別して伝送路或いは制御装置に
転送することにより、構成および制御を単純化する。
ユニットに収容し、伝送路に設けられる論理チャネルを
データ用と制御用とに区分し、交換ユニットはパケット
に付与されている論理チャネル番号により制御パケット
とデータパケットとを識別して伝送路或いは制御装置に
転送することにより、構成および制御を単純化する。
本発明はパケット交換機の高速化・大容量化を促進する
パケット交換方式に関する。
パケット交換方式に関する。
パケット交換機に収容される端末装置収容回線或いは隣
接パケット交換機に至る中継線（以後伝送路と総称する
）には、それぞれ異なる論理チャネル番号を付与する複
数の論理チャネルが設けられ、各論理チャネルを経由し
てそれぞれ呼を設定しζ各呼が伝送するパケットに対応
する論理チャネルに付与されている論理チャネル番号を
付加することにより、一つの伝送路を経由して複数の呼
を同時に設定可能としている。
接パケット交換機に至る中継線（以後伝送路と総称する
）には、それぞれ異なる論理チャネル番号を付与する複
数の論理チャネルが設けられ、各論理チャネルを経由し
てそれぞれ呼を設定しζ各呼が伝送するパケットに対応
する論理チャネルに付与されている論理チャネル番号を
付加することにより、一つの伝送路を経由して複数の呼
を同時に設定可能としている。
かかるパケット交換機の制御方式は、極力高速化・大容
量化が可能であることが望まれる。
量化が可能であることが望まれる。
第４図は従来あるパケット交換方式の一例を示す図であ
り、第５図は従来あるパケット形式の一例を示す図であ
る。
り、第５図は従来あるパケット形式の一例を示す図であ
る。
第４図においては、収容各伝送路１に対応してそれぞれ
パケット判定部２およびパケット送出部３が設けられて
おり、各パケット判定部２およびパケット送出部３は、
それぞれ交換ユニット４および制御装置５に接続されて
いる。
パケット判定部２およびパケット送出部３が設けられて
おり、各パケット判定部２およびパケット送出部３は、
それぞれ交換ユニット４および制御装置５に接続されて
いる。
各伝送路１を経由して送受信されるパケットは、呼設定
、呼解放等の呼制御或いはパケット交換網の制御に使用
される制御パケットＰＣと、設定された呼によりデータ
を転送するデータパケットＰｄとに区分される。
、呼解放等の呼制御或いはパケット交換網の制御に使用
される制御パケットＰＣと、設定された呼によりデータ
を転送するデータパケットＰｄとに区分される。
各パケットは、制御バケツ）Ｐｃおよびデータパケット
Ｐｄの何れであるかを識別する識別子を有し、制御バケ
ツ）Ｐｃは制御識別子ＩＤｃおよび制御情報ＣＴＬを有
し、データ識別子）Ｐｄはデータ識別子ＩＤｄ、転送さ
れる論理チャネル番号ＬＣＮおよびデータＤＴを有する
。
Ｐｄの何れであるかを識別する識別子を有し、制御バケ
ツ）Ｐｃは制御識別子ＩＤｃおよび制御情報ＣＴＬを有
し、データ識別子）Ｐｄはデータ識別子ＩＤｄ、転送さ
れる論理チャネル番号ＬＣＮおよびデータＤＴを有する
。
第４図において、パケット判定部２は伝送路ｌの受信路
から到着するパケットに付与されている識別子を検査し
、制御識別子ＩＤｃである場合には制御装置５に伝達し
、データ識別子ＩＤｄである場合には交換ユニット４に
伝達する。
から到着するパケットに付与されている識別子を検査し
、制御識別子ＩＤｃである場合には制御装置５に伝達し
、データ識別子ＩＤｄである場合には交換ユニット４に
伝達する。
制御装置５は、パケット判定部２から伝達される制御バ
ケツ）Ｐｃに含まれる制御情報ＣＴＬに基づき、交換ユ
ニット４のデータバケッ１−Ｐｄ転送経路を制御する。
ケツ）Ｐｃに含まれる制御情報ＣＴＬに基づき、交換ユ
ニット４のデータバケッ１−Ｐｄ転送経路を制御する。
またパケット送出部３に対し所要の制御パケットＰｃを
伝達する。
伝達する。
交換ユニット４は、制御装置５の制御に基づき、各パケ
ット判定部２から伝達されるデータパケットＰｄを所要
のパケット送出部３に転送する。
ット判定部２から伝達されるデータパケットＰｄを所要
のパケット送出部３に転送する。
パケット送出部３は、交換ユニット４から伝達されるデ
ータ識別子）Ｐｄ、並びに制御装置５から伝達される制
御パケットＰｃを、対応する伝送路１に送出する。
ータ識別子）Ｐｄ、並びに制御装置５から伝達される制
御パケットＰｃを、対応する伝送路１に送出する。
以上の説明から明らかな如く、従来あるパケット交換方
式においては、総てのパケット判定部２およびパケット
送出部３が、それぞれ交換ユニット４および制御装置５
に接続されている為、接続経路が多岐に渡り、交換制御
機能も複雑となり、当該パケット交換機の高速・大容量
化に支障を来す恐れがあった。
式においては、総てのパケット判定部２およびパケット
送出部３が、それぞれ交換ユニット４および制御装置５
に接続されている為、接続経路が多岐に渡り、交換制御
機能も複雑となり、当該パケット交換機の高速・大容量
化に支障を来す恐れがあった。
Ｃ問題点を解決するための手段〕
第１図は本発明の原理を示す図である。
第１図においては、各伝送路１は交換ユニット４のみに
接続され、制御装置５には交換ユニット４を介して接続
されている。
接続され、制御装置５には交換ユニット４を介して接続
されている。
各伝送路１に設定される論理チャネルは、制御パケット
を伝送する制御用論理チャネルＬＣｃｌと、データパケ
ットを伝送するデータ用論理チャネルＬＣｄとに区分さ
れる。
を伝送する制御用論理チャネルＬＣｃｌと、データパケ
ットを伝送するデータ用論理チャネルＬＣｄとに区分さ
れる。
制御装置５を交換ユニット４に接続する接続経路６には
、各伝送路ｌに設定される各制御用論理チャネルＬＣｃ
ｌに対応する制御用論理チャネルＬＣｃ２が設定される
。
、各伝送路ｌに設定される各制御用論理チャネルＬＣｃ
ｌに対応する制御用論理チャネルＬＣｃ２が設定される
。
交換ユニット４は、各伝送路ｌおよび制御装置５から到
着する制御パケットおよびデータパケットに付与されて
いる論理チャネル番号を識別することにより、各伝送路
１に設定される制御用論理チャネルＬＣｃｌと、制御装
置５に設定される対応する制御用論理チャネルＬＣｃ
２との間で制御パケットを転送し（ｘ）、各伝送路１に
設定されるデータ用論理チャネルＬＣｄ相互間でデータ
パケットを転送する（ｙ）。
着する制御パケットおよびデータパケットに付与されて
いる論理チャネル番号を識別することにより、各伝送路
１に設定される制御用論理チャネルＬＣｃｌと、制御装
置５に設定される対応する制御用論理チャネルＬＣｃ
２との間で制御パケットを転送し（ｘ）、各伝送路１に
設定されるデータ用論理チャネルＬＣｄ相互間でデータ
パケットを転送する（ｙ）。
即ち本発明によれば、各伝送路は交換ユニットのみにさ
れ、制御装置に対しては交換ユニットを介して接続され
る為、接続構成および制御が単純化され、当該パケット
交換機の高速化および大容量化が促進される。
れ、制御装置に対しては交換ユニットを介して接続され
る為、接続構成および制御が単純化され、当該パケット
交換機の高速化および大容量化が促進される。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例によるパケット交換方式を示
す図であり、第３図は本発明の一実施例によるパケット
形式を示す図である。なお、全図を通じて同一符号は同
一対象物を示す。
す図であり、第３図は本発明の一実施例によるパケット
形式を示す図である。なお、全図を通じて同一符号は同
一対象物を示す。
第２図においては、交換ユニット４は、複数の先人先出
バッファ４０１および４１５、パケット入力ハス４０２
、ポーリングアドレスバス４０３、レジスタ４０４、ア
ドレス発生カウンタ４０５、切替スイッチ４０６．４０
７．４１１および４１２、メモリ４０Ｂ、シフトレジス
タ４０９、パケット出力バス４１３、出力アドレスバス
４１４から構成される。（各伝送路１に接続される先入
先出バッファを４０１−１および４１５−Ｌ制御装置５
に接続される先入先出バッファを４０１−２および４１
５−２と称する、以下同様）なお第２図においては、伝
送路１毎の伝送制御手順を定める為に、先入先出バッフ
ァ４０１および４１５の外側に設置される伝送制御回路
は省略されている。
バッファ４０１および４１５、パケット入力ハス４０２
、ポーリングアドレスバス４０３、レジスタ４０４、ア
ドレス発生カウンタ４０５、切替スイッチ４０６．４０
７．４１１および４１２、メモリ４０Ｂ、シフトレジス
タ４０９、パケット出力バス４１３、出力アドレスバス
４１４から構成される。（各伝送路１に接続される先入
先出バッファを４０１−１および４１５−Ｌ制御装置５
に接続される先入先出バッファを４０１−２および４１
５−２と称する、以下同様）なお第２図においては、伝
送路１毎の伝送制御手順を定める為に、先入先出バッフ
ァ４０１および４１５の外側に設置される伝送制御回路
は省略されている。
各伝送路１に設定される論理チャネルは、制御バケツ）
Ｐｃを伝送する制御用論理チャネルＬＣｃ１と、データ
バケツ）Ｐｄを伝送するデータ用論理チャネルＬＣｄと
に区分され、それぞれ制御用論理チャネル番号ＬＣＮｃ
ｌおよびデータ用論理チャネル番号ＬＣＮｄが付与され
ている。
Ｐｃを伝送する制御用論理チャネルＬＣｃ１と、データ
バケツ）Ｐｄを伝送するデータ用論理チャネルＬＣｄと
に区分され、それぞれ制御用論理チャネル番号ＬＣＮｃ
ｌおよびデータ用論理チャネル番号ＬＣＮｄが付与され
ている。
制御装置５との間に設けられている接続経路６には、制
御用論理チャネルＬＣｃ２のみが設けられ、制御用論理
チャネル番号ＬＣＮｃ２が付与されている。
御用論理チャネルＬＣｃ２のみが設けられ、制御用論理
チャネル番号ＬＣＮｃ２が付与されている。
第３図において、制御バケツ）Ｐｃは制御用論理チャネ
ル番号ＬＣＮＣＩまたはＬＣＮＣ２および制御情報ＣＴ
Ｌから構成され、またデータパケッ１−Ｐｄはデータ用
論理チャネル番号ＬＣＮｄおよびデータＤＴから構成さ
れ、制御識別子ＩＤｃおよびデータ識別子ＩＤｄ（第５
図）は除去されている。
ル番号ＬＣＮＣＩまたはＬＣＮＣ２および制御情報ＣＴ
Ｌから構成され、またデータパケッ１−Ｐｄはデータ用
論理チャネル番号ＬＣＮｄおよびデータＤＴから構成さ
れ、制御識別子ＩＤｃおよびデータ識別子ＩＤｄ（第５
図）は除去されている。
第２図および第３図において、各伝送路１の受信路１１
、および制御装置５との間の接続経路６の受信経路６１
から到着する各種パケットは、それぞれ対応する先入先
出バッファ４０１に一旦蓄積される。
、および制御装置５との間の接続経路６の受信経路６１
から到着する各種パケットは、それぞれ対応する先入先
出バッファ４０１に一旦蓄積される。
アドレス発生カウンタ４０５は、所定周期毎に歩進する
ポーリングアドレスａｉを発生し、ポーリングアドレス
バス４０３を経由して先人先出バッファ４０１に伝達し
、対応する先入先出バッファ４０１に蓄積されている各
種パケットをパケット入力バス４０２上に抽出する。
ポーリングアドレスａｉを発生し、ポーリングアドレス
バス４０３を経由して先人先出バッファ４０１に伝達し
、対応する先入先出バッファ４０１に蓄積されている各
種パケットをパケット入力バス４０２上に抽出する。
パケット入力バス４０２上に抽出された各種パケットの
、論理チャネル番号ＬＣＮｃｌ、ＬＣＮｃ２またはＬＣ
Ｎｄはレジスタ４０４に蓄積され、残部（制御パケット
ＰＣにおける制御情報ｃＴＬ或いはデータパケットＰｄ
におけるデータＤＴ）はシフトレジスタ４０９に蓄積さ
れる。
、論理チャネル番号ＬＣＮｃｌ、ＬＣＮｃ２またはＬＣ
Ｎｄはレジスタ４０４に蓄積され、残部（制御パケット
ＰＣにおける制御情報ｃＴＬ或いはデータパケットＰｄ
におけるデータＤＴ）はシフトレジスタ４０９に蓄積さ
れる。
レジスタ４０４に蓄積された論理チャネル番号ＬＣＮｃ
ｌ、ＬＣＮｃ２またはＬＣＮｄは、切替スイッチ４０６
を介してメモリ４０８に下位アドレスＡＬとして入力さ
れ、またアドレス発生カウンタ４０５から送出されるポ
ーリングアドレスａｉは、切替スイッチ４０７を介して
交換ユニット４に上位アドレスＡＨとして入力される。
ｌ、ＬＣＮｃ２またはＬＣＮｄは、切替スイッチ４０６
を介してメモリ４０８に下位アドレスＡＬとして入力さ
れ、またアドレス発生カウンタ４０５から送出されるポ
ーリングアドレスａｉは、切替スイッチ４０７を介して
交換ユニット４に上位アドレスＡＨとして入力される。
先入先出バッファ４０１−１から制御バケットＰｃが抽
出された場合には、メモリ４０８にはポーリングアドレ
スａ ｉ−１が上位アドレスＡＨ。
出された場合には、メモリ４０８にはポーリングアドレ
スａ ｉ−１が上位アドレスＡＨ。
論理チャネル番号ＬＣＮｃｌが下位アドレスＡＬとして
入力され、メモリ４０８からは先入先出バッファ４１５
−２を指定する出力アドレスａｏ−２が切替スイッチ４
１２を介して出力アドレスバス４１４に出力され、また
論理チャネル番号ＬＣＮｃｌに対応する論理チャネル番
号ＬＣＮＣ２が切替スイッチ４１１および４１０を介し
てパケット出力バス４１３に出力され、先入先出バッフ
ァ４１５−２に蓄積される。論理チャネル番号ＬＣＮｃ
２が蓄積された後、切替スイッチ４１０が動作し、シフ
トレジスタ４０９に蓄積されている制御情報ＣＴＬが続
いて蓄積される。
入力され、メモリ４０８からは先入先出バッファ４１５
−２を指定する出力アドレスａｏ−２が切替スイッチ４
１２を介して出力アドレスバス４１４に出力され、また
論理チャネル番号ＬＣＮｃｌに対応する論理チャネル番
号ＬＣＮＣ２が切替スイッチ４１１および４１０を介し
てパケット出力バス４１３に出力され、先入先出バッフ
ァ４１５−２に蓄積される。論理チャネル番号ＬＣＮｃ
２が蓄積された後、切替スイッチ４１０が動作し、シフ
トレジスタ４０９に蓄積されている制御情報ＣＴＬが続
いて蓄積される。
また先入先出バッファ４０１−２から制御パケットＰｃ
が抽出された場合には、メモリ４０８にはポーリングア
ドレスａｉ−２が上位アドレスＡＨ１論理チャネル番号
ＬＣＮｃ２が下位アドレスＡＬとして入力され、メモリ
４０８からは所定の先入先出バッファ４１５−１を指定
する出力アドレスａＯ−１が切替スイッチ４１２を介し
て出力アドレスバス４１４に出力され、また論理チャネ
ル番号ＬＣＮＣ２に対応する論理チャネル番号ＬＣＮｃ
ｌが切替スイッチ４１１および４１０を介してパケット
出力バス４１３に出力され、先入先出バッファ４１５−
１に蓄積される。論理チャネル番号ＬＣＮｃｌが蓄積さ
れた後、切替スイッチ４１０が動作し、シフトレジスタ
４０９に蓄積されている制御情報ＣＴＬが続いて蓄積さ
れる。
が抽出された場合には、メモリ４０８にはポーリングア
ドレスａｉ−２が上位アドレスＡＨ１論理チャネル番号
ＬＣＮｃ２が下位アドレスＡＬとして入力され、メモリ
４０８からは所定の先入先出バッファ４１５−１を指定
する出力アドレスａＯ−１が切替スイッチ４１２を介し
て出力アドレスバス４１４に出力され、また論理チャネ
ル番号ＬＣＮＣ２に対応する論理チャネル番号ＬＣＮｃ
ｌが切替スイッチ４１１および４１０を介してパケット
出力バス４１３に出力され、先入先出バッファ４１５−
１に蓄積される。論理チャネル番号ＬＣＮｃｌが蓄積さ
れた後、切替スイッチ４１０が動作し、シフトレジスタ
４０９に蓄積されている制御情報ＣＴＬが続いて蓄積さ
れる。
更に先入先出バッファ４０１−１からデータパケットＰ
ｄが抽出された場合には、メモリ４０８にはポーリング
アドレスａｉ−１が上位アドレスＡＨ，論理チャネル番
号ＬＣＮｄが下位アドレスＡＬとして入力され、メモリ
４０８からは制御装置５により指定された出力アドレス
ａＯ−１が切替スイッチ４１２を介して出力アドレスバ
ス４１４に出力され、また制御装置５により指定された
論理チャネル番号ＬＣＮｄが切替スイッチ４１１および
４１０を介してパケット出力バス４１３に出力され、先
入先出バッファ４１５−１に蓄積される。論理チャネル
番号ＬＣＮＣ２が蓄積された後、切替スイッチ４１０が
動作し、シフトレジスタ４０９に蓄積されているデータ
ＤＴが続いて蓄積される。
ｄが抽出された場合には、メモリ４０８にはポーリング
アドレスａｉ−１が上位アドレスＡＨ，論理チャネル番
号ＬＣＮｄが下位アドレスＡＬとして入力され、メモリ
４０８からは制御装置５により指定された出力アドレス
ａＯ−１が切替スイッチ４１２を介して出力アドレスバ
ス４１４に出力され、また制御装置５により指定された
論理チャネル番号ＬＣＮｄが切替スイッチ４１１および
４１０を介してパケット出力バス４１３に出力され、先
入先出バッファ４１５−１に蓄積される。論理チャネル
番号ＬＣＮＣ２が蓄積された後、切替スイッチ４１０が
動作し、シフトレジスタ４０９に蓄積されているデータ
ＤＴが続いて蓄積される。
なおポーリングアドレスａｉ−１またはａｉ−２、およ
び論理チャネル番号ＬＣＮｃｌまたはＬＣＮｃ２が入力
された場合に、メモリ４０８から出力される出力アドレ
スａｏ−２またはａＯ−１、および論理チャネル番号Ｌ
ＣＮｃ２またはＬＣＮＣｌは、当該パケット交ｔＡ機の
稼動に先立ち、制御装置５からメモリ４０８に切替スイ
ッチ４０６．４０７．４１１および４１２を介して設定
され、またポーリングアドレスａｉ−１および論理チャ
ネル番号ＬＣＮｄが入力された場合に、メモリ４０８か
ら出力される出力アドレスａＯ−１および論理チャネル
番号ＬＣＮｄは、呼設定時に制御装置５からメモリ４０
８に切替スイッチ４０６．４０７．４１１および４１２
を介して設定される。
び論理チャネル番号ＬＣＮｃｌまたはＬＣＮｃ２が入力
された場合に、メモリ４０８から出力される出力アドレ
スａｏ−２またはａＯ−１、および論理チャネル番号Ｌ
ＣＮｃ２またはＬＣＮＣｌは、当該パケット交ｔＡ機の
稼動に先立ち、制御装置５からメモリ４０８に切替スイ
ッチ４０６．４０７．４１１および４１２を介して設定
され、またポーリングアドレスａｉ−１および論理チャ
ネル番号ＬＣＮｄが入力された場合に、メモリ４０８か
ら出力される出力アドレスａＯ−１および論理チャネル
番号ＬＣＮｄは、呼設定時に制御装置５からメモリ４０
８に切替スイッチ４０６．４０７．４１１および４１２
を介して設定される。
先入先出ハソファ４１５−１に蓄積された制御パケット
ＰｃまたはデータパケットＰｄは、順次送信路１２に送
出され、また先入先出バッファ４１５−２に蓄積された
制御バケツ）Ｐｃは、順次制御装置５に伝達される。
ＰｃまたはデータパケットＰｄは、順次送信路１２に送
出され、また先入先出バッファ４１５−２に蓄積された
制御バケツ）Ｐｃは、順次制御装置５に伝達される。
以上の説明から明らかな如く、本実施例によれば、交換
ユニット４は入力される各種パケットに付与されている
論理チャネル番号ＬＣＮｃｌ、ＬＣＮｃ２またはＬＣＮ
ｄを識別することにより、伝送路１上の指定する論理チ
ャネルＬＣｃ １またはＬＣｄに制御パケットＰｃまた
はデータパケソ）Ｐｄを転送すると同様に、接続経路６
上の論理チャネルＬＣｃ ２に制御バケッ１−Ｐｃを転
送する。
ユニット４は入力される各種パケットに付与されている
論理チャネル番号ＬＣＮｃｌ、ＬＣＮｃ２またはＬＣＮ
ｄを識別することにより、伝送路１上の指定する論理チ
ャネルＬＣｃ １またはＬＣｄに制御パケットＰｃまた
はデータパケソ）Ｐｄを転送すると同様に、接続経路６
上の論理チャネルＬＣｃ ２に制御バケッ１−Ｐｃを転
送する。
従って構成および制御が単純となる。
なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えば交換ユニット４の構成は図示されるもの
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。
過ぎず、例えば交換ユニット４の構成は図示されるもの
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。
以上、本発明によれば、前記パケット交換機において、
各伝送路は交換ユニットのみに接続経路を有し、制御装
置に対しては交換ユニットを介して接続される為、接続
構成および制御が単純化され、当該パケット交換機の高
速化および大容量化が促進される。
各伝送路は交換ユニットのみに接続経路を有し、制御装
置に対しては交換ユニットを介して接続される為、接続
構成および制御が単純化され、当該パケット交換機の高
速化および大容量化が促進される。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例によるパケット交換方式を示す図、第３図は本発明
の一実施例によるパケット形式を示す図、第４図は従来
あるパケット交換方式の一例を示す図であり、第５図は
従来あるパケット形式の一例を示す図である。 図において、１は伝送路、２はパケット判定部、３はパ
ケット送出部、４は交換ユニット、５は制御装置、６ば
接続経路、１１および６１は受信路、１２および６２は
送信路、４０１および４１５は先入先出バッファ、４０
２はパケット人力バス、４０３はポーリングアドレスバ
ス、４０４はレジスタ、４０５はアドレス発生カウンタ
、４０６．４０７．４１０．４１１および４１２は切替
スイッチ、４０８はメモリ、４０９ばシフトレジスタ、
４１３はパケット出力バス、４１４は出力アドレスバス
、ＡＨは上位アドレス、ＡＬは下位アドレス、ａｉはポ
ーリングアドレス、ａＯは出力アドレス、ＣＴＬは制御
情報、ＤＴはデータ、ＩＤｃおよびＩＤｄは識別子、Ｌ
ＣｃｌおよびＬＣｃ ２は制御用論理チャネル、ＬＣｄ
はデータ用論理チャネル、ＬＣＮ、ＬＣＮｃ １．、Ｌ
ＣＮｃ ２およびＬＣＮｄは論理チャネル番号、Ｐｃは
制御パケット、Ｐｄはデータパケット、を示す。 代理人 弁理士 井 桁 貞 − オート日１１すｈ遺里図 第 １ ）刀 粱来も３バケ・ｌト又４攻方へ 箔 弘 図
施例によるパケット交換方式を示す図、第３図は本発明
の一実施例によるパケット形式を示す図、第４図は従来
あるパケット交換方式の一例を示す図であり、第５図は
従来あるパケット形式の一例を示す図である。 図において、１は伝送路、２はパケット判定部、３はパ
ケット送出部、４は交換ユニット、５は制御装置、６ば
接続経路、１１および６１は受信路、１２および６２は
送信路、４０１および４１５は先入先出バッファ、４０
２はパケット人力バス、４０３はポーリングアドレスバ
ス、４０４はレジスタ、４０５はアドレス発生カウンタ
、４０６．４０７．４１０．４１１および４１２は切替
スイッチ、４０８はメモリ、４０９ばシフトレジスタ、
４１３はパケット出力バス、４１４は出力アドレスバス
、ＡＨは上位アドレス、ＡＬは下位アドレス、ａｉはポ
ーリングアドレス、ａＯは出力アドレス、ＣＴＬは制御
情報、ＤＴはデータ、ＩＤｃおよびＩＤｄは識別子、Ｌ
ＣｃｌおよびＬＣｃ ２は制御用論理チャネル、ＬＣｄ
はデータ用論理チャネル、ＬＣＮ、ＬＣＮｃ １．、Ｌ
ＣＮｃ ２およびＬＣＮｄは論理チャネル番号、Ｐｃは
制御パケット、Ｐｄはデータパケット、を示す。 代理人 弁理士 井 桁 貞 − オート日１１すｈ遺里図 第 １ ）刀 粱来も３バケ・ｌト又４攻方へ 箔 弘 図
Claims (1)
- 【特許請求の範囲】 複数の伝送路（１）から到着する制御パケットに基づき
交換制御を行う制御装置（５）と、該制御装置（５）の
制御に基づき前記伝送路（１）間にデータパケットを転
送する交換ユニット（４）とを具備するパケット交換機
において、 前記各伝送路（１）および前記制御装置（５）を前記交
換ユニット（４）に収容し、 前記各伝送路（１）に設定される論理チャネルを前記制
御パケットを伝送する制御用論理チャネル（ＬＣｃ１）
と、前記データパケットを伝送するデータ用論理チャネ
ル（ＬＣｄ）とに区分し、前記制御装置（５）を前記交
換ユニット（４）に接続する接続経路（６）には前記各
伝送路（１）に設定される各制御用論理チャネル（ＬＣ
ｃ１）に対応する制御用論理チャネル（ＬＣｃ２）を設
定し、 前記交換ユニット（４）は前記各伝送路（１）および前
記制御装置（５）から到着する前記制御パケットおよび
データパケットに付与されている論理チャネル番号を識
別することにより、 前記各伝送路（１）に設定される制御用論理チャネル（
ＬＣｃ１）と、前記制御装置（５）に設定される対応す
る制御用論理チャネル（ＬＣｃ２）との間で前記制御パ
ケットを転送し（ｘ）、前記各伝送路（１）に設定され
るデータ用論理チャネル（ＬＣｄ）相互間で前記データ
パケットを転送する（ｙ）ことを特徴とするパケット交
換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60244423A JPS62104340A (ja) | 1985-10-31 | 1985-10-31 | パケツト交換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60244423A JPS62104340A (ja) | 1985-10-31 | 1985-10-31 | パケツト交換方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62104340A true JPS62104340A (ja) | 1987-05-14 |
| JPH0448303B2 JPH0448303B2 (ja) | 1992-08-06 |
Family
ID=17118433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60244423A Granted JPS62104340A (ja) | 1985-10-31 | 1985-10-31 | パケツト交換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104340A (ja) |
-
1985
- 1985-10-31 JP JP60244423A patent/JPS62104340A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0448303B2 (ja) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020118636A1 (en) | Mesh network protection using dynamic ring | |
| US5642352A (en) | LAN connecting device and LAN connecting system | |
| JPH03132123A (ja) | 非同期時分割回路網の非接続モードの相補的通信装置 | |
| US5548710A (en) | Method and apparatus for an ISDN communication system using active and stand-by ISDN communication adaptors to maintain operation when trouble occurs | |
| JPS62104340A (ja) | パケツト交換方式 | |
| JPS63296537A (ja) | 自己ル−チング交換機 | |
| JPS61164361A (ja) | 導通試験方式 | |
| JP3570899B2 (ja) | データ転送装置 | |
| JP2715137B2 (ja) | 通信網制御方式 | |
| JPH03270348A (ja) | 制御パス通信方式 | |
| JP3505540B2 (ja) | データ転送装置 | |
| JPH05292142A (ja) | データ通信制御装置および方法 | |
| JPH08307525A (ja) | Ｉｓｄｎ交換機及び回線の試験システム及び試験方法 | |
| JPH0231541A (ja) | 複合電子交換機 | |
| JPH066484A (ja) | Ｉｓｄｎ端末の通信制御装置 | |
| JPS5975734A (ja) | 伝送路アクセス装置 | |
| JPH104425A (ja) | 遠隔多重方式 | |
| JPH0470151A (ja) | データ伝送装置 | |
| JPH01168150A (ja) | 呼転送方式 | |
| JPS58151746A (ja) | 複合中継交換方式 | |
| JPH08321847A (ja) | 時分割多重化装置ネットワークにおけるパス経路探索方法及びそれに適用される時分割多重化装置 | |
| JPH04304058A (ja) | 無線中継装置 | |
| JPH0327645A (ja) | ループ式通信システム | |
| JPH03274939A (ja) | ネットワークの一元監視方法 | |
| JPH05235959A (ja) | ハイブリッド通信装置 |