JPH0448018B2 - - Google Patents
Info
- Publication number
- JPH0448018B2 JPH0448018B2 JP59207127A JP20712784A JPH0448018B2 JP H0448018 B2 JPH0448018 B2 JP H0448018B2 JP 59207127 A JP59207127 A JP 59207127A JP 20712784 A JP20712784 A JP 20712784A JP H0448018 B2 JPH0448018 B2 JP H0448018B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- line
- control line
- character string
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 45
- 238000004891 communication Methods 0.000 claims description 10
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 5
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ通信端末同士、情報処理装置
同士、或いは端末と情報処理装置との間、などで
データ線を介して、任意のビツトパターンから成
るビツト列をデータとして送受信するための４線
式半二重通信方式に関するものである。
同士、或いは端末と情報処理装置との間、などで
データ線を介して、任意のビツトパターンから成
るビツト列をデータとして送受信するための４線
式半二重通信方式に関するものである。
従来、データ通信方式としては、互いに通信を
行う二つの装置の間に、送信用データ線と受信用
データ線をもち、７ビツト或いは８ビツトを単位
として構成された文字をデータとして伝送し、デ
ータの最後を表示する文字により、データ送信の
終了を表示するという方式が採られていた。
行う二つの装置の間に、送信用データ線と受信用
データ線をもち、７ビツト或いは８ビツトを単位
として構成された文字をデータとして伝送し、デ
ータの最後を表示する文字により、データ送信の
終了を表示するという方式が採られていた。
このため、通信を行わんとする二つの装置が、
例えば上述の如く情報処理装置などであつて、任
意のビツトパターンから成るビツト列をデータと
して送受信したいという場合、送受信中のビツト
パターンの中に、送信終了を表示する文字に対応
したビツトパターンが含まれていると、それをデ
ータとしてではなく、送信終了を表示する文字と
して解釈してしまい、途中でデータ通信が終了す
ることになり、結果として、任意のビツトパター
ンをもつビツト列の送信はできないという欠点が
あつた。
例えば上述の如く情報処理装置などであつて、任
意のビツトパターンから成るビツト列をデータと
して送受信したいという場合、送受信中のビツト
パターンの中に、送信終了を表示する文字に対応
したビツトパターンが含まれていると、それをデ
ータとしてではなく、送信終了を表示する文字と
して解釈してしまい、途中でデータ通信が終了す
ることになり、結果として、任意のビツトパター
ンをもつビツト列の送信はできないという欠点が
あつた。
また従来のデータ通信方式では、受信不可或い
は可能を示す文字列（特定のビツトパターンから
成る）が予め決められており、送信中に、相手装
置からその文字列が送られてくると、それに従つ
て送信を中止したり再開したりする方法が採られ
ており、その結果、相手装置が完全に所要データ
の受信が可能であることを確認せずにデータの送
信を開始してしまい、結果として、データ通信が
失敗に帰すこともあるという欠点があつた。
は可能を示す文字列（特定のビツトパターンから
成る）が予め決められており、送信中に、相手装
置からその文字列が送られてくると、それに従つ
て送信を中止したり再開したりする方法が採られ
ており、その結果、相手装置が完全に所要データ
の受信が可能であることを確認せずにデータの送
信を開始してしまい、結果として、データ通信が
失敗に帰すこともあるという欠点があつた。
そこで本発明では、従来のデータ通信方式にお
いて、任意のビツトパターンから成るビツト列を
データとして送信可能にすること、また相手装置
が確実に受信可能であることを確認してからデー
タ送信を開始し、無効なデータ送信をしないよう
にすること、を解決すべき問題点としている。
いて、任意のビツトパターンから成るビツト列を
データとして送信可能にすること、また相手装置
が確実に受信可能であることを確認してからデー
タ送信を開始し、無効なデータ送信をしないよう
にすること、を解決すべき問題点としている。
従つて本発明は、二つの装置の間で、任意のビ
ツトパターンから成るビツト列をデータとして送
受信することができ、また一旦開始したデータ送
信は必らず最後まで行われ、途中で失敗に帰する
ことのないようにした４線式半二重通信方式を提
供することにある。
ツトパターンから成るビツト列をデータとして送
受信することができ、また一旦開始したデータ送
信は必らず最後まで行われ、途中で失敗に帰する
ことのないようにした４線式半二重通信方式を提
供することにある。
本発明による４線式半二重通信方式は、送信要
求および送信終了を相手方に伝えるための各自専
用の制御線と、任意のビツトパターンから成るビ
ツト列をデータとして送信するためのデータ線
と、受信するためのデータ線と、を介して相互に
接続され、互いに通信を行う二つの装置におい
て、送信すべきデータを持つ装置が、各自の制御
線を介して送信要求を示す制御信号を送ることに
よりデータの送信要求を相手装置に伝え、相手装
置からデータ線を介して、要求の受け入れ可否を
示す情報として、特定のビツトパターンにより構
成される文字列を受けた後に、可の場合には、デ
ータ線を介して、任意のビツトパターンから成る
ビツト列としてのデータの送信を開始し、データ
の送信終了時には、制御線に送信終了を示す制御
信号を送ることによりデータの送信終了を相手装
置に伝え、相手装置は、受信するデータの中に、
特定の文字列を表わすビツトパターンが含まれて
いても、それを送信終了を示す文字列として誤認
識することなく、データとして受信するようにし
たことを特徴としている。
求および送信終了を相手方に伝えるための各自専
用の制御線と、任意のビツトパターンから成るビ
ツト列をデータとして送信するためのデータ線
と、受信するためのデータ線と、を介して相互に
接続され、互いに通信を行う二つの装置におい
て、送信すべきデータを持つ装置が、各自の制御
線を介して送信要求を示す制御信号を送ることに
よりデータの送信要求を相手装置に伝え、相手装
置からデータ線を介して、要求の受け入れ可否を
示す情報として、特定のビツトパターンにより構
成される文字列を受けた後に、可の場合には、デ
ータ線を介して、任意のビツトパターンから成る
ビツト列としてのデータの送信を開始し、データ
の送信終了時には、制御線に送信終了を示す制御
信号を送ることによりデータの送信終了を相手装
置に伝え、相手装置は、受信するデータの中に、
特定の文字列を表わすビツトパターンが含まれて
いても、それを送信終了を示す文字列として誤認
識することなく、データとして受信するようにし
たことを特徴としている。
次に図を参照して本発明の実施例を説明する。
図は本発明の一実施例を示すブロツク図であ
る。同図において、Ａ及びＢは互いに通信を行う
装置、SMは装置Ａが装置Ｂに送信すべきデータ
を記憶するためのメモリ、RMは装置Ｂから送信
されるデータを記憶するメモリ、PGは装置Ａが
装置Ｂに対してデータ受信が可能であるか否かの
応答を示す文字列を発生するパターンジエネレー
タ、ORはメモリSMから送られるデータとパル
スジエネレータPGから送られる文字列のビツト
毎の論理和を取つて装置Ｂへ送信するオア回路、
CTLは全体を制御するコントローラ、AND１は
装置Ｂから送信される情報をコントローラCTL
の信号との論理積を取つてレジスタREGに受信
するためのアンド回路、AND２は装置Ｂから送
信されるデータをコントローラCTLの信号との
論理積を取つてメモリRMに受信するためのアン
ド回路である。
る。同図において、Ａ及びＢは互いに通信を行う
装置、SMは装置Ａが装置Ｂに送信すべきデータ
を記憶するためのメモリ、RMは装置Ｂから送信
されるデータを記憶するメモリ、PGは装置Ａが
装置Ｂに対してデータ受信が可能であるか否かの
応答を示す文字列を発生するパターンジエネレー
タ、ORはメモリSMから送られるデータとパル
スジエネレータPGから送られる文字列のビツト
毎の論理和を取つて装置Ｂへ送信するオア回路、
CTLは全体を制御するコントローラ、AND１は
装置Ｂから送信される情報をコントローラCTL
の信号との論理積を取つてレジスタREGに受信
するためのアンド回路、AND２は装置Ｂから送
信されるデータをコントローラCTLの信号との
論理積を取つてメモリRMに受信するためのアン
ド回路である。
また、Ｓ１は装置Ａが装置Ｂにデータを送信す
るためのデータ線、Ｓ２は装置Ａが装置Ｂに対し
て送信要求の信号を送るための制御線、Ｓ３は装
置Ｂが装置Ａに対して送信要求の信号を送るため
の制御線、Ｓ４は装置Ｂが装置Ａにデータを送信
するためのデータ線、Ｆ１は装置Ａの外部装置が
メモリSMへデータを書き込むためのデータ線、
Ｆ２は外部装置が装置ＡにメモリSMの内容を送
信するように要求するための制御線、Ｆ３は装置
ＡがメモリRMに情報があることやメモリSMの
内容が送信し終わつたことを外部装置に通知する
ための制御線、Ｆ４は装置Ａが外部装置にメモリ
RMの内容を伝えるためのデータ線、Ｃ１はメモ
リSMの内容を順次データ線Ｔ２へ送り込む契機
を与える制御線、Ｔ１はメモリSM内の情報の送
信が終了したときそれをコントローラCTLへ通
知するための制御線、Ｐ１はパルスジエネレータ
PGに対して受信可能を示す文字列パターンを発
生することを指示する制御線、Ｐ２はパルスジエ
ネレータPGに対して受信不可を示す文字列パタ
ーンを発生することを指示する制御線、Ｃ２はパ
ターンジエネレータPGが発生するパターンを順
次にデータ線Ｐ３へ送り込む契機を与える制御
線、Ｃ３はデータ線Ｓ４に送信されてきたデータ
或いは文字列をデータ線Ｒ１へ送り込むためにア
ンド回路AND１へ入力される制御線、Ｃ４はデ
ータ線Ｓ４に送信されてきた情報をデータ線Ｒ２
へ送り込むためにアンド回路AND２へ入力され
る制御線、Ｃ５はデータ或いは文字列をデータ線
Ｓ４から受信するようメモリRMに指示する制御
線である。
るためのデータ線、Ｓ２は装置Ａが装置Ｂに対し
て送信要求の信号を送るための制御線、Ｓ３は装
置Ｂが装置Ａに対して送信要求の信号を送るため
の制御線、Ｓ４は装置Ｂが装置Ａにデータを送信
するためのデータ線、Ｆ１は装置Ａの外部装置が
メモリSMへデータを書き込むためのデータ線、
Ｆ２は外部装置が装置ＡにメモリSMの内容を送
信するように要求するための制御線、Ｆ３は装置
ＡがメモリRMに情報があることやメモリSMの
内容が送信し終わつたことを外部装置に通知する
ための制御線、Ｆ４は装置Ａが外部装置にメモリ
RMの内容を伝えるためのデータ線、Ｃ１はメモ
リSMの内容を順次データ線Ｔ２へ送り込む契機
を与える制御線、Ｔ１はメモリSM内の情報の送
信が終了したときそれをコントローラCTLへ通
知するための制御線、Ｐ１はパルスジエネレータ
PGに対して受信可能を示す文字列パターンを発
生することを指示する制御線、Ｐ２はパルスジエ
ネレータPGに対して受信不可を示す文字列パタ
ーンを発生することを指示する制御線、Ｃ２はパ
ターンジエネレータPGが発生するパターンを順
次にデータ線Ｐ３へ送り込む契機を与える制御
線、Ｃ３はデータ線Ｓ４に送信されてきたデータ
或いは文字列をデータ線Ｒ１へ送り込むためにア
ンド回路AND１へ入力される制御線、Ｃ４はデ
ータ線Ｓ４に送信されてきた情報をデータ線Ｒ２
へ送り込むためにアンド回路AND２へ入力され
る制御線、Ｃ５はデータ或いは文字列をデータ線
Ｓ４から受信するようメモリRMに指示する制御
線である。
次に動作を説明する。外部装置はデータ線Ｆ１
により装置ＡのメモリSMに対してデータを書込
み、その後、制御線Ｆ２により送信を要求する。
装置ＡのコントローラCTLは制御線Ｓ２に送信
要求を示す信号を装置Ｂに向けて送る。それとと
もに装置Ａは制御線Ｃ６に信号を送り、データ線
Ｓ４に送られて来る情報をレジスタREGに受信
するよう準備する。コントローラCTLは信号線
Ｒ３を介して送られてきたレジスタREG内の情
報を参照し、装置Ｂが送信要求に対してどのよう
に応答したかを判断する。
により装置ＡのメモリSMに対してデータを書込
み、その後、制御線Ｆ２により送信を要求する。
装置ＡのコントローラCTLは制御線Ｓ２に送信
要求を示す信号を装置Ｂに向けて送る。それとと
もに装置Ａは制御線Ｃ６に信号を送り、データ線
Ｓ４に送られて来る情報をレジスタREGに受信
するよう準備する。コントローラCTLは信号線
Ｒ３を介して送られてきたレジスタREG内の情
報を参照し、装置Ｂが送信要求に対してどのよう
に応答したかを判断する。
もしそれが受信可能を示していたならば、制御
線Ｃ１に信号を送り、メモリSMの内容を装置Ｂ
へ送信する。送信の終了が制御線Ｔ１によりコン
トローラCTLへ通知された時に装置Ａは制御線
Ｃ１への信号をとめメモリSMからの送信を停止
するとともに制御線Ｓ２への信号を止めてデータ
の終了を装置Ｂへ通知する。更に、制御線Ｆ３を
介してメモリSMのデータの送信が終了したこと
を外部装置へ通知する。
線Ｃ１に信号を送り、メモリSMの内容を装置Ｂ
へ送信する。送信の終了が制御線Ｔ１によりコン
トローラCTLへ通知された時に装置Ａは制御線
Ｃ１への信号をとめメモリSMからの送信を停止
するとともに制御線Ｓ２への信号を止めてデータ
の終了を装置Ｂへ通知する。更に、制御線Ｆ３を
介してメモリSMのデータの送信が終了したこと
を外部装置へ通知する。
応答としてレジスタREGに送られてきた情報
が受信不可を示しているならば、制御線Ｓ２およ
びＣ５の信号を停止し、一定時間後に再試行す
る。
が受信不可を示しているならば、制御線Ｓ２およ
びＣ５の信号を停止し、一定時間後に再試行す
る。
装置Ｂからデータを受信するためには次のよう
に動作させる。
に動作させる。
コントローラCTLが制御線Ｓ３監視し、装置
Ｂから送信要求を示す信号が送られてきた時、コ
ントローラCTLは制御線Ｐ１およびＣ２に信号
を送り、装置Ｂに対して受信可能であることを示
す文字列をデータ線Ｓ１上へ送り、同時に装置Ｂ
からデータを受信するように制御線Ｃ５によりメ
モリRMに指示する。その後、装置Ｂより制御線
Ｓ３を介して送信の終了が通知されたならば、装
置Ａは外部装置に対して制御線Ｆ３を介してデー
タの受信を知らせるとともに制御線Ｃ５の信号を
止める。
Ｂから送信要求を示す信号が送られてきた時、コ
ントローラCTLは制御線Ｐ１およびＣ２に信号
を送り、装置Ｂに対して受信可能であることを示
す文字列をデータ線Ｓ１上へ送り、同時に装置Ｂ
からデータを受信するように制御線Ｃ５によりメ
モリRMに指示する。その後、装置Ｂより制御線
Ｓ３を介して送信の終了が通知されたならば、装
置Ａは外部装置に対して制御線Ｆ３を介してデー
タの受信を知らせるとともに制御線Ｃ５の信号を
止める。
このように、本発明によれば、送信要求に対す
る相手装置の応答により送信動作を制御するの
で、相手装置が受信不可状態のときに送信を開始
することがない。また、送信情報の終了を特殊な
文字によつて示す必要がないので、任意のパター
ンを持つ情報を送信することが出来る。
る相手装置の応答により送信動作を制御するの
で、相手装置が受信不可状態のときに送信を開始
することがない。また、送信情報の終了を特殊な
文字によつて示す必要がないので、任意のパター
ンを持つ情報を送信することが出来る。
図は本発明の一実施例を示すブロツク図であ
る。 符号説明、Ａ及びＢ：互いに通信を行う装置、
SM：装置Ａが装置Ｂに送信すべき情報を記憶す
るためのメモリ、RM：装置Ｂから送信される情
報を記憶するメモリ、PG：装置Ａが装置Ｂに対
して情報受信が可能であるか否かをしめす応答情
報を示す文字パターンを発生するパターンジエネ
レータ、OR：SMから送られるデータとPGから
送られる文字列パターンのビツト毎の論理和を取
つて装置Ｂへ情報を送信するオア回路、REG：
装置Ｂの受信可能或いは不可を示す応答の文字列
受信するためのレジスタ、CTL：全体の情報の
流れを制御するコントローラ、AND１：装置Ｂ
から送信される情報をCTLの信号との論理積を
取つてREGに受信するためのアンド回路、AND
２：装置Ｂから送信される情報をCTLの信号と
の論理積を取つてRMに受信するためのアンド回
路、Ｓ１：装置Ａが装置Ｂにデータを送信するた
めのデータ線、Ｓ２：装置Ｂが装置Ａに対して送
信要求の信号を送るための制御線、Ｓ３：装置Ｂ
が装置Ａに対して送信要求の信号を送るための制
御線、Ｓ４：装置Ｂが装置Ａにデータを送信する
ためのデータ線、Ｆ１：装置Ａの外部装置がSM
へデータを書き込むためのデータ線、Ｆ２：外部
装置が装置ＡにSMの内容を送信するように要求
するための制御線、Ｆ３：装置ＡがRMにデータ
があることやSMの内容が送信し終わつたことを
外部装置に通知するための制御線、Ｆ４：装置Ａ
が外部装置にRMの内容を伝えるための制御線、
Ｃ１：SMの内容を順次Ｔ２へ送り込む契機を与
える制御線、Ｃ２：PGが発生するパターンを順
次にＰ３へ送り込む契機を与える制御線、Ｃ３：
Ｓ２に送信されてきた情報を信号線Ｒ１へ送り込
むためにAND１へ入力される制御線、Ｃ４：Ｓ
２に送信されてきた情報を信号線Ｒ２へ送り込む
ためにAND２へ入力される制御線、Ｃ５：デー
タ或いは文字列をＳ４から受信するようRMに指
示する制御線、Ｃ６：情報を信号線Ｒ２から受信
するようRMに指示する制御線、Ｔ１：SMのデ
ータの送信終了をCTLへ通知するための制御線、
Ｔ２：SMの内容をORへ送るデータ線、Ｐ１：
PGに対して受信可能を示す文字列を発生するこ
とを指示する制御線、Ｐ２：PGに対して受信不
可を示す文字列を発生することを指示する制御
線、Ｐ３：PGの内容をORへ送るためのデータ
線、Ｒ１：AND１の出力をREGへ送るためのデ
ータ線、Ｒ２：AND２の出力をRMへ送るため
のデータ線、Ｒ３：REGの内容をCTLが参照す
るための制御線。
る。 符号説明、Ａ及びＢ：互いに通信を行う装置、
SM：装置Ａが装置Ｂに送信すべき情報を記憶す
るためのメモリ、RM：装置Ｂから送信される情
報を記憶するメモリ、PG：装置Ａが装置Ｂに対
して情報受信が可能であるか否かをしめす応答情
報を示す文字パターンを発生するパターンジエネ
レータ、OR：SMから送られるデータとPGから
送られる文字列パターンのビツト毎の論理和を取
つて装置Ｂへ情報を送信するオア回路、REG：
装置Ｂの受信可能或いは不可を示す応答の文字列
受信するためのレジスタ、CTL：全体の情報の
流れを制御するコントローラ、AND１：装置Ｂ
から送信される情報をCTLの信号との論理積を
取つてREGに受信するためのアンド回路、AND
２：装置Ｂから送信される情報をCTLの信号と
の論理積を取つてRMに受信するためのアンド回
路、Ｓ１：装置Ａが装置Ｂにデータを送信するた
めのデータ線、Ｓ２：装置Ｂが装置Ａに対して送
信要求の信号を送るための制御線、Ｓ３：装置Ｂ
が装置Ａに対して送信要求の信号を送るための制
御線、Ｓ４：装置Ｂが装置Ａにデータを送信する
ためのデータ線、Ｆ１：装置Ａの外部装置がSM
へデータを書き込むためのデータ線、Ｆ２：外部
装置が装置ＡにSMの内容を送信するように要求
するための制御線、Ｆ３：装置ＡがRMにデータ
があることやSMの内容が送信し終わつたことを
外部装置に通知するための制御線、Ｆ４：装置Ａ
が外部装置にRMの内容を伝えるための制御線、
Ｃ１：SMの内容を順次Ｔ２へ送り込む契機を与
える制御線、Ｃ２：PGが発生するパターンを順
次にＰ３へ送り込む契機を与える制御線、Ｃ３：
Ｓ２に送信されてきた情報を信号線Ｒ１へ送り込
むためにAND１へ入力される制御線、Ｃ４：Ｓ
２に送信されてきた情報を信号線Ｒ２へ送り込む
ためにAND２へ入力される制御線、Ｃ５：デー
タ或いは文字列をＳ４から受信するようRMに指
示する制御線、Ｃ６：情報を信号線Ｒ２から受信
するようRMに指示する制御線、Ｔ１：SMのデ
ータの送信終了をCTLへ通知するための制御線、
Ｔ２：SMの内容をORへ送るデータ線、Ｐ１：
PGに対して受信可能を示す文字列を発生するこ
とを指示する制御線、Ｐ２：PGに対して受信不
可を示す文字列を発生することを指示する制御
線、Ｐ３：PGの内容をORへ送るためのデータ
線、Ｒ１：AND１の出力をREGへ送るためのデ
ータ線、Ｒ２：AND２の出力をRMへ送るため
のデータ線、Ｒ３：REGの内容をCTLが参照す
るための制御線。
Claims (1)
- 【特許請求の範囲】 １ 送信要求および送信終了を相手方に伝えるた
めの各自専用の制御線Ｓ２，Ｓ３と、任意のビツ
トパターンから成るビツト列をデータとして送信
するためのデータ線Ｓ１と、受信するためのデー
タ線Ｓ４と、を介して相互に接続され、互いに通
信を行う二つの装置Ａ，Ｂにおいて、 送信すべきデータを持つ送信装置Ａが、各自の
制御線Ｓ２を介して送信要求を示す制御信号を送
ることによりデータの送信要求を相手装置Ｂに伝
え、 相手装置Ｂからデータ線Ｓ４を介して、要求の
受け入れ可否を示す情報として、特定のビツトパ
ターンにより構成される文字列を受けた後に、可
の場合には、データ線Ｓ１を介して、任意のビツ
トパターンから成るビツト列としてのデータの送
信を開始し、 データの送信終了時には、制御線Ｓ２に送信終
了を示す制御信号を送ることによりデータの送信
終了を相手装置Ｂに伝え、 相手装置Ｂは、受信するデータの中に、特定の
文字列を表わすビツトパターンが含まれていて
も、それを送信終了を示す文字列として誤認識す
ることなく、データとして受信するようにしたこ
とを特徴とする４線式半二重通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207127A JPS6187445A (ja) | 1984-10-04 | 1984-10-04 | ４線式半二重通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207127A JPS6187445A (ja) | 1984-10-04 | 1984-10-04 | ４線式半二重通信方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6187445A JPS6187445A (ja) | 1986-05-02 |
| JPH0448018B2 true JPH0448018B2 (ja) | 1992-08-05 |
Family
ID=16534641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59207127A Granted JPS6187445A (ja) | 1984-10-04 | 1984-10-04 | ４線式半二重通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6187445A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108029A (en) * | 1979-02-14 | 1980-08-19 | Tokyo Electric Co Ltd | Data transmission system for electronic cash register and external unit |
| JPS57130142A (en) * | 1981-02-05 | 1982-08-12 | Mitsubishi Electric Corp | Data transfer system |
| JPS5843646A (ja) * | 1981-09-10 | 1983-03-14 | Fujitsu Ltd | 情報転送方式 |
| JPS59103446A (ja) * | 1982-12-03 | 1984-06-14 | Fuji Electric Co Ltd | デ−タ伝送方式 |
-
1984
- 1984-10-04 JP JP59207127A patent/JPS6187445A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108029A (en) * | 1979-02-14 | 1980-08-19 | Tokyo Electric Co Ltd | Data transmission system for electronic cash register and external unit |
| JPS57130142A (en) * | 1981-02-05 | 1982-08-12 | Mitsubishi Electric Corp | Data transfer system |
| JPS5843646A (ja) * | 1981-09-10 | 1983-03-14 | Fujitsu Ltd | 情報転送方式 |
| JPS59103446A (ja) * | 1982-12-03 | 1984-06-14 | Fuji Electric Co Ltd | デ−タ伝送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6187445A (ja) | 1986-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0448018B2 (ja) | ||
| JPS62206946A (ja) | リモ−トテスト回路 | |
| JPS6126706B2 (ja) | ||
| JP3345102B2 (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| JPH0234518B2 (ja) | ||
| JPS63146539A (ja) | データ伝送装置 | |
| JPH0477940B2 (ja) | ||
| JPH0648473B2 (ja) | 電文送受信処理方法 | |
| JPH0566613B2 (ja) | ||
| JPS638506B2 (ja) | ||
| JPS6187444A (ja) | ２線式半二重通信方式 | |
| JPH01261706A (ja) | プログラマブルコントローラのデータ転送方法 | |
| JPS63234749A (ja) | メツセ−ジ伝送装置 | |
| JPS6378257A (ja) | 入出力制御装置 | |
| JPS593673A (ja) | オンライン・システム | |
| JPS63193738A (ja) | 通信制御方式 | |
| JPS60256251A (ja) | デ−タ伝送方式 | |
| JPS61228755A (ja) | 通信制御装置 | |
| JPH05143498A (ja) | 分散システムの通信障害対応方法 | |
| JPS62117440A (ja) | 通信制御方式 | |
| JPH02233051A (ja) | 回線制御装置 | |
| JPS6118240A (ja) | 時分割方向制御デ−タ通信方式 | |
| JPS6220055A (ja) | プロセツサ間通信方式 | |
| JPS635452A (ja) | 伝送制御装置 | |
| JPH0120774B2 (ja) |