JPS6220055A - プロセツサ間通信方式 - Google Patents

プロセツサ間通信方式

Info

Publication number
JPS6220055A
JPS6220055A JP60159638A JP15963885A JPS6220055A JP S6220055 A JPS6220055 A JP S6220055A JP 60159638 A JP60159638 A JP 60159638A JP 15963885 A JP15963885 A JP 15963885A JP S6220055 A JPS6220055 A JP S6220055A
Authority
JP
Japan
Prior art keywords
subchannel
address
processor
frame
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60159638A
Other languages
English (en)
Other versions
JPH061454B2 (ja
Inventor
Eiichi Uozumi
魚住 栄市
Takayuki Hoshiko
星子 隆幸
Yukio Kimura
行男 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60159638A priority Critical patent/JPH061454B2/ja
Publication of JPS6220055A publication Critical patent/JPS6220055A/ja
Publication of JPH061454B2 publication Critical patent/JPH061454B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、複数プロセッサ間の通信方式に係わリ、特に
複数のプロセッサ間のタスク間で直接データ転送を可能
にする通信方式に関するものである。
〔従来の技術〕
第4図に従来のプロセッサ間通信方式の一構成例を示す
。第4図において、プロセッサ10,11.12内の各
タスク17は、それぞれチャネル20.21.22のサ
ブチャネル16と1対1に対応付けられている。一方、
プロセッサ間接続装置14はチャネルインタフェース1
5によりプロセッサ10,11.12のチャネル20,
21゜22に接続されている。プロセッサ間接続装置1
4内には、各サブチャネル対応に送信先プロセッサアド
レス、送信先サブチャネルアドレスおよびパス設定状態
を記憶する機能が具備されている。
このプロセッサ間接続装置14を介して、複数のプロセ
ッサが任意のトポロジーの伝送路13により相互に接続
されている。なお、各サブチャネルは1対1で接続され
ている。
サブチャネル間のデータ転送は1次の手順で行ねれる。
送信側のプロセッサ間接続装匝14では。
送信先アドレスを指定する指令を受け付け、該I10ア
ドレス(該サブチャネルアドレス)に対応した記憶域に
送信先プロセッサアドレス、送信先サブチャネルアドレ
スを設定し、該サブチャネルをアドレス設定状態にする
。受信側のプロセッサ間接続装置14でも同様のアドレ
ス設定を行う。
データ転送要求発生時、送信側のプロセッサ間接続装置
14は、チャネルからデータ転送依頼を受けると、指定
サブチャネルアドレスに対応した記憶域から送信先プロ
セッサアドレス、送信先サブチャネルアドレスを読み出
し、送信フレームを組み立て、伝送路へ該データを送出
する。もし、記憶域にアドレスが設定されていない場合
、チャネルにエラーを報告する。受信側のプロセッサ間
接続装置14では、伝送路からフレームを受信すると、
フレーム内で指定される送信先サブチャネルアドレスに
対応した記憶領域の状態情報をチェックし、受信可能な
らば、チャネルの該当サブチャネルに対してデータの受
信を要求する。もし、受信が不可能ならその旨を送信元
へ報告する。
このように、従来方式では、データ転送を行う前のシス
テム立ち上げ時に、予め送信側と受信側両方のパス設定
状態を記憶する記憶域の1つに相手プロセッサアドレス
、相手サブチャネルアドレスを設定して置く必要がある
。すなわち、予め1対1のサブチャネル対を設定してお
くものである。
そのため、同報通信やデータ回覧用のデータグラム通信
など頻度の低い通信まで予めサブチャネル対を設定して
おくことになるため、サブチャネル対の使用が非効率で
あり、サブチャネル対の不足が問題となる欠点がある。
〔発明の目的〕
本発明の目的は、複数プロセッサ間の通信方式において
、限られた数のサブチャネルを有効に利用するどぎもに
、データグラム通信での受信側H○STでのデータ受信
準備を前もって行えるようにすることにある。
〔発明の特徴と従来技術との差異〕
本発明は、従来のあらかじめ1対1の固定的サブチャネ
ル対を設定したデータ転送モード(相手固定モード)の
他に、データ転送の都度、サブチャネル対を設定、解放
してデータ転送を行うモード(相手浮動モード)を設け
る。各サブチャネルは、これら2種類のモードのどちら
かにあらかじめ設定されているものとし、通信はモード
を選択して行う。
相手固定モードのサブチャネルは、送信側および受信側
のプロセッサ間接続装置で予めサブチャネル対を設定し
ておくが、相手浮動モードのサブチャネルは、システム
立ち上げ時、送信側および受信側で予めサブチャネル対
(パス)を設定せず、データ転送の都度、送信側のプロ
セッサ間接続装置でパス設定状態記憶域にコマンドによ
り、設定し、その後、直ちにデータを送信する。データ
受信側のプロセッサ間接続装置では、受信したフレーム
から使用サブチャネルを見て、相手浮動モードの場合は
、データ受信時、パス設定状態記憶域の内容に基づいた
パスチェック(指定された送信元サブチャネルアドレス
以外は拒絶する。)をせず、受信フレームのアドレス情
報に基づいてパスを設定し、プロセッサからのリードパ
ス情報コマンド(RPコマンド)によりパス情報(送信
元アドレス、送信元サブチャネルアドレス)をプロセッ
サに送る。その後、プロセッサからのリードコマンドに
よりプロセッサへ受信データを送る。
従来の技術とは、パス設定をシステム立ち上げ時に予め
行わず、データ転送時にパス設定を行うモードがある点
が異なる。
〔実施例〕
第1図は本発明の一実施例の構成図である。基本的な構
成は第4図と同様であるが、例えば、サブチャネル16
−5を他のサブチャネル16−1に1対1で固定的に結
合することはせず、一つにデータ転送が終了した時点で
別のサブチャネル16−10と結合できるようにする。
このため、プロセッサ間結合装置14には次の機能を持
たせる。
■ システム立ち上げ時、各サブチャネルを相手固定モ
ードと相手浮動モードに割り当てておく。
■ 相手固定モードのサブチャネルの記憶領域に対して
は、相手サブチャネルを書き込んでおいて予めサブチャ
ネル対を設定しておく。相手浮動モードのサブチャネル
に対しては、この設定は行わない。
■ 相手固定モードでのデータ転送動作機能は。
従来の通りである。
■ 相手浮動モードでのデータ転送動作機能は。
以下の通りである。
イ、データ転送要求発生時、まず送信先アドレスを設定
する指令を受け付け、そのI10アドレス(サブチャネ
ルアドレス)に対応した記憶領域に送信先プロセッサア
ドレス、送信先サブチャネルを設定し、該当サブチャネ
ルをアドレス設定状態にする。
口、チャネルからデータ転送依頼を受けると。
指定サブチャネルアドレスに対応した記憶域から送信先
アドレス、及び送信先サブチャネルアドレスを読み出し
、WRrRE要求送信フレームを組み立て、伝送路へ該
データを送出する。
ハ、伝送路からWRITE要求フレームを受信すると、
フレーム内で指定される送信先サブチャネルアドレスに
対応した記憶領域の状態情報をチェックし、状態がRE
AD表示であり、該サブチャネルが使用中でなく受信可
能ならば、該記憶領域に送信元プロセッサアドレスと送
信元サブチャネルアドレスを書き込み、送信元に対し同
期通知を行うフレームを伝送路に送出する。該サブチャ
ネルが使用中であれば、その旨送信元へ報告する。
二、伝送路から同期フレームを受信すると、チャネルに
対しデータの送信を要求し、該データをフレーム化して
伝送路へ送出する。
ホ、伝送路からデータフレームを受信すると。
チャネルの該当サブチャネルに対してパス情報(送信元
プロセッサアドレス、送信元サブチャネルアドレス)の
受信を要求する。パス情報の受信終了後、チャネルの該
当サブチャネルに対してデータの受信を要求する。
第2図は本発明を適用したプロセッサ間接続装置の一実
施例であり、I10インタフェース制御部201、入出
力データ(IOD)L/レジスタ。
2、コマンド(CMD)レジスタ203、デバイス状態
(DSB)レジスタ204、装置制御部205、サブチ
ャネルテーブル206、データリンク制御部208、指
示(IR) レジスタ209゜データバッファ210、
報告(S R) レジスタ211などで構成される。サ
ブチャネルテーブル206は、当該プロセッサ間接続装
置に接続されるチャネルの各サブチャネル対応に1通信
パスを設定するための相手プロセッサアドレス(DPC
I)、相手サブチャネルアドレス(DSBC)および該
パス設定状態(STA)を記憶する領域を有している。
以下、第3図の通信例に基づき、第2図を中心に転送動
作を説明する。相手固定モードのデータ転送動作例は、
従来の方法と同じなので、こ\では相手浮動モードの場
合のみ説明する。なお、第3図において、左端のHO3
Tは、第1図のプロセッサ10に、RCI#Aは該プロ
セッサ10と接続されているプロセッサ間接続装置14
に、又、右端のHO8Tは第1図のプロセッサ11に、
RCT#Bは該プロセッサ11と接続されているプロセ
ッサ間接続袋[14に対応するものとする。
HO3Tからの工/○アドレス#1 (サブチャネルア
ドレス#i)に対するパス設定指令(例えばSETコマ
ンド)を受け付けたプロセッサ間接続装置PCI #A
は、工/○インタフェース制御部201によりチャネル
から工/○アドレスおよび動作指令が送られて来たこと
を知ると、I10アドレス#iはIODレジスタ202
に、動作指令SETはCMDレジスタ223に設定し、
起動結果をDSBレジスタ204に設定してチャネルに
報告する。装置制御部205は、引き続きチャネルから
送信先プロセッサアドレス(DPCI)#B、サブチャ
ネルアドレス(D S B C) tt jが送られて
くると、工○Dレジスタ202で指定されるサブチャネ
ルテーブル206のサブチャネル#iに該送信先アドレ
ス#B、#jおよびパス設定表示を設定し、該設定が正
常に終ると、DSBレジスタ204にチャネル終了(C
E)、デバイス終了(DE)を設定して、チャネルへパ
ス設定動作が正常に終了したことを報告する。
続いて転送動作の指令に移る。データはPCI#Aから
PCI3Bに転送されるものとする。PCI3B側のH
O8Tプロセッサ上のタスクは、全てのサブチャネルに
RPコマンド(パス情報の読み込みコマンド)の先行読
み込み指令を行い。
PCI gA側のHOS Tプロセッサのタスクは、転
送要求が発生した時点で対応サブチャネルにWRITE
コマンドの書き込み要求を行う。先行読み込みは多重処
理により全てのサブチャネルに対して次のように行われ
る。あるRPコマンドが発行されると、PCI3BのC
MDレジスタ203にRPコマンドが入り、指定された
サブチャネルアドレスがIODレジスタ202に設定さ
れる。
第3図では、サブチャネルアドレス#jが指定される場
合を示している。装置制御部205はI○Dレジスタ2
02に指定されるサブチャネルテーブル206の該当サ
ブチャネル#jの状態領域(STA、)207にREA
D要求があったことを設定し、DSBレジスタ204に
コマンド再試行要求(RET)表示(SM、CE、UC
)を行い。
I10インタフェース制御部201に報告動作を行うよ
うに指示する。
一方、PCI #AにWRITEコマンドが発行される
と、上記と同様にして、CMDレジスタ203にWRI
TEが、l0DL/ジスタ202に#iが設定される。
装置制御部205はWRITE要求があったことをIO
Dレジスタ202で指定されるサブチャネルテーブル2
06の該当サブチャネル#iに登録すると\もに、デー
タリンク制御部208への指示レジスタ209にWRI
TE要求を設定する。データリンク制御部208は該指
示レジスタ209、■○Dレジスタ202、サブチャネ
ルテーブル206の情報に基づき、第3図の送信要求フ
レーム301を組立て、ループ状伝送路13へ送出する
と\もに、DSBレジスタ204にコマンド用再試行要
求(RET)表示(SM、CE、UC:)を行い、I1
0インタフェース制御部201に報告動作を行うよう指
示する。
送信要求フレーム301を受信したPCI#Bのデータ
リンク制御部208は、該フレームをデータバッファ2
10にバッファリングして、フレーム内の送信先サブチ
ャネルアドレス#j &IODレジスタ202に、WR
ITE要求を報告レジスタ211に入れる。装置制御部
205は、該IODレジスタ202で指定されるサブチ
ャネルアドレスが浮動モードであることを確認し、パス
チェック(サブチャネルテーブル206の該サブチャネ
ルに書き込まれたものかどうかをチェック)せずに、サ
ブチャネルテーブル206の該当サブチャネル#jの状
態領域(STA)に登録されている湯層情報がREAD
表示でデータ受信が可能なことを確認すると、送信元プ
ロセッサアドレス#A、サブチャネルアドレス#iをサ
ブチャネルテーブル206のサブチャネル#jに書き込
み、相手プロセッサにデータ送信要求通知を行うために
、指示レジスタ209に同期表示(M)を行い。
第3図の同期報告フレーム302をPCI#Aに送出す
るようデータリンク制御部208に指示する。データリ
ンク制御部208は転送制御部212にフレーム構成に
必要なデータ要求を行い、フレームを組み立てながらル
ープ状伝送路13へ送出する。
同期フレームを受信したPCI #Aのデータリンク制
御部208は、該フレームをデータバッファ210にバ
ッファリングし、フレーム内の送信先サブチャネルアド
レス#iをIODレジスタ202に、同期表示(M)を
報告レジスタ211に設定する。装置制御部205は、
同期報告を受けたことを自プロセッサへ報告するため、
DSBレジスタ204にデバイス終了(DE)を設定し
てI10インタフェース制御部201へ報告動作を指示
する。デバイス終゛了(DE)により、PCI#Aに対
してチャネルからコマンドリトライ指示が行われ、WR
ITEコマンドが送られてくる。
PCI #Aの工/○インタフェース制御部201は、
コマンドリトライにより送られてきたWRITEコマン
ド及び■○Dアドレス#iをCMDレジスタ203及び
■○Dレジスタ202に設定する。装置制御部205は
、IODレジスタ202で指定されるサブチャネルテー
ブル206の該当サブチャネル#iの5TA207をチ
ェックして、バスが設定されており、WRITE系で同
期が完了していると、起動が正常に行われたことを示す
ため1.D S Bレジスタ204にオールII OI
+を設定してI10インタフェース制御部201に報告
動作を指示し、WRITEデータの転送に移行する。
転送制御部212は、チャネルから送られてきたデータ
をデータバッファ210ヘバツフアリングする。また、
データリング制御部208は指示レジスタ209、IO
Dレジスタ202、サブチャネルテーブル206、デー
タバッファ210の情報により、第3図で示すデータフ
レーム303を組み立て、ループ状伝送路13へ送出す
る。
ループ伝送路16からデータフレーム303を受信した
PCI#Bのデータリンク制御部208は、該フレーム
の送信先サブチャネルアドレス#jt’IODレジスタ
202に、データ転送であることを報告レジスタ211
に設定し、受信フレームをデータバッファ210にバッ
ファリングする。
装置制御部205は工○Dレジスタ202で指定される
サブチャネルテーブル206の該当サブチャネル#Jを
チェックし、その状態領域(STA)207にパス設定
表示、READ系、同期完了表示がなされており、送信
元プロセッサアドレス#A、サブチャネルアドレス3i
が受信フレームで指定されたものと一致していれば、R
Pコマンド再起動(リトライ)を促すため、DSBレジ
スタ204にデバイス終了(DE)表示を行い、■/○
インタフェース制御部201に報告動作を指示する。デ
バイス終了(DE)によりPCI #Bに対してチャネ
ルからコマンドリトライ指示が行われ、RPコマンドが
送られてくる。PCI #BのI10インタフェース制
御部201は、コマンドリトライで送られてきたコマン
ド及び■○Dアドレス#jをCMDレジスタ203及び
■○Dレジスタ202に設定する。装置制御部205は
工○Dレジスタ202で指定されるサブチャネルテーブ
ル206の該当サブチャネル#jの5TA207をチェ
ックして、パスが設定されており、READ系で同期が
完了していると、起動が正常に行われたことを示すため
、DSBレジスタ204にオールrr Ouを設定して
■/○インタフェース制御部201に起動報告動作を指
示し、パス情報読み込み動作に移行する。読み込み動作
終了後、正常終了報告をするため、DSBレジスタ20
4にチャネル終了(DE)、デバイス終了(DE)表示
を行い、I10インタフェース制御部201に報告動作
を指示する。
次にGE、DEを受け取ったPCI3Bのチャネルから
READコマンドが送られて来る。REAコマンドがP
CI#Bに入ると、PD I #BのCMDれジスタ2
03にこのコマンドが入り、I○Dレジスタ202に指
定レジスタアドレス#jが設定される。装置制御部20
5は、起動が正常に行われたことを示すため、DSBレ
ジスタ204にオールII OI+を設定してI10イ
ンタフェース制御部201に起動報告動作を指示し、受
信デー夕のREAD動作に移行する。転送動作終了後、
正常終了報告するため、DSBレジスタ204にGE、
DE表示を行い、I10インタフェース制御部201に
報告動作を指示する。これと同時に、装置制御部205
は、正常にデータを受信したことを相手プロセッサに報
告するため、指示レジスタ209にACK表示を行い、
データリンク制御部208は第3図で示すACKフレー
ム304を相手プロセッサへ送るよう指示する。そして
、サブチャネルテーブル206の対応アドレス部#jの
内容を初期の状態にもどす。
PCI#Aもデータ送信後、PCI#BからACKフレ
ーム304を受信すると、装置制御部205はIODレ
ジスタ202の内容と受信ACKフレーム303の送信
先アドレスが一致しているかチェックする。該アドレス
が一致していて、ACKフレームから設定された報告レ
ジスタ211の内容が正常終了ならば、正常終了したこ
とを自プロセッサに報告するため、DSBレジスタ20
4にCE、DEを設定して、I10インタフェース制御
部201に報告動作を指示する。また、サブチャネルテ
ーブル206の対応アドレス#iの状態を初期の状態に
もどす。
こ\では1本方式についてループ状伝送路を一例として
説明を行ったが、パス形、スター形等どのようなトポロ
ジーの伝送路でも適用可能である。
〔発明の効果〕
以上説明したように1本発明によれば、予めシステム立
ち上げ時パス設定を行ってデータ転送を行うモードの他
、予めシステム立ち上げ時パス設定を行わずにデータ転
送時にパス設定を行うモードも設けた\め、限られた数
のサブチャネルの有効利用や同報通信、データグラム通
信等の一時的な通信に対するサブチャネルの有効利用が
可能であるという利点、および、受信側でデータを受信
開始する前にパス情報をHO3Tが知ることができるの
で、HO5T側で受信データ格納領域を予め割り付は出
来る等、受信準備が可能であるという利点がある。
【図面の簡単な説明】
第1図は本発明によるプロセッサ間通信方式の一実施例
を示す図、第2図は第1図におけるプロセッサ間接続装
置の詳細図、第3図は本発明方式による通信例を示す図
である。 10.11.12・・・プロセッサ、 20.21.22・・・チャネル、 I3・・・伝送路、  14・・・プロセッサ間接続装
置、16・・・サブチャネル、  17・・・タスク。 揶1区 フ’117セー/V 第4図 7′T:J−t!ツ寸 手続補正書(方式) %式% 2、発明の名称 プロセッサ間通信方式 3、補正をする者 事件との関係  出願人 住所  東京都千代田区内幸町1丁目1番6号名称  
(422)  日本電信電話株式会社代表者     
   真 藤   恒4、代理人 5、補正命令の日付 昭和60年10月9日(発送日昭和60年10月29 
B)6、補正の対象   明細書の「図面の簡単な説明
」の欄7、補正の内容 明細書筒21頁4行目の「による通信例を示す図である
。」の記載を下記の通りに補正する。 「による通信例を示す図、第4図は従来のプロセッサ間
通信方式の構成例を示す図である。」以上

Claims (1)

    【特許請求の範囲】
  1. (1)複数のプロセッサ間を伝送路により相互接続した
    情報処理システムにおいて、前記プロセッサと前記伝送
    路の間にプロセッサ間接続装置を設置し、該プロセッサ
    間接続装置に、前記プロセッサの入出力動作を司るチャ
    ネルのサブチャネル対応に通信パスを設定するための送
    信先プロセッサアドレス、送信先サブチャネルアドレス
    および該バス設定状態を記憶する記憶手段と、1対1の
    固定的サブチャネル対で通信を行うモード(以下、相手
    固定モードという)と随時任意の相手サブチャネルと通
    信を行うモード(以下、相手浮動モードという)を指定
    する手段と、相手浮動モードで前記チャネルからあるサ
    ブチャネルへの転送要求を受け付け、前記記憶手段の該
    当サブチャネルに送信先プロセッサアドレス、送信先サ
    ブチャネルアドレスを設定する手段と、前記記憶手段の
    情報に基づいて送信フレームを組み立て、伝送路へ送出
    する手段と、伝送路から該フレームを受信し、該フレー
    ム中で指定された送信元プロセッサアドレスおよび送信
    元サブチャネルアドレスを記憶手段に設定し、送信元に
    対し同期通知を行うフレームを伝送路に送出する手段と
    、伝送路から同期フレームを受信し、これを期にチャネ
    ルに対しデータ送信を要求し送信データフレームを伝送
    路に送出する手段と、伝送路からのデータ受信で、最初
    のデータフレーム受信直後、パス設定状態記憶中の当該
    サブチャネル内の送信元プロセッサアドレス及び送信元
    サブチャネルアドレスを該フレーム中で指定されたチャ
    ネル内のサブチャネルへ送信する手段と、該フレーム中
    で指定されたチャネル内のサブチャネルへ受信データフ
    レームを送信する手段とを設けたことを特徴とするプロ
    セッサ間通信方式。
JP60159638A 1985-07-19 1985-07-19 プロセツサ間通信方式 Expired - Lifetime JPH061454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60159638A JPH061454B2 (ja) 1985-07-19 1985-07-19 プロセツサ間通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60159638A JPH061454B2 (ja) 1985-07-19 1985-07-19 プロセツサ間通信方式

Publications (2)

Publication Number Publication Date
JPS6220055A true JPS6220055A (ja) 1987-01-28
JPH061454B2 JPH061454B2 (ja) 1994-01-05

Family

ID=15698086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60159638A Expired - Lifetime JPH061454B2 (ja) 1985-07-19 1985-07-19 プロセツサ間通信方式

Country Status (1)

Country Link
JP (1) JPH061454B2 (ja)

Also Published As

Publication number Publication date
JPH061454B2 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
KR890003035B1 (ko) 데이타 처리 회로망에서의 제어통신 교환방법
US5944797A (en) Data mover hardware controlled processing in a commanding system and in a commanded system for controlling frame communications on a link
US4977499A (en) Method and apparatus for commanding operations on a computer network
JPS6220055A (ja) プロセツサ間通信方式
JPS58158732A (ja) プロセツサ間通信方式
JPS5833970B2 (ja) プロセッサ間通信方式
JPS6126706B2 (ja)
JPS6266359A (ja) プロセツサ間通信方式
JPS6068763A (ja) 画情報制御装置
JP3799741B2 (ja) バスコントローラ
JPS6222169A (ja) プロセツサ間通信方式
JP2735078B2 (ja) 通信制御方式
JPH0158900B2 (ja)
JPS6222168A (ja) プロセツサ間通信方式
JP3227273B2 (ja) プログラマブルコントローラのリンク処理方式
JP2821053B2 (ja) ネットワークシステム
JPH01229542A (ja) Lanを用いたデータ伝送装置
JPS60219851A (ja) 通信制御方式
JPH10207829A (ja) バスコントローラ
JPS63246049A (ja) 伝送通信方式
JPS58219856A (ja) デ−タ通信方式
JPH07105797B2 (ja) Hdlc手順のポ−リング制御送信処理方式
JPS6249742A (ja) デ−タ送受信方式
JPH0648473B2 (ja) 電文送受信処理方法
JPH0448018B2 (ja)