JPH0447866A - フェーダ装置 - Google Patents
フェーダ装置Info
- Publication number
- JPH0447866A JPH0447866A JP2156787A JP15678790A JPH0447866A JP H0447866 A JPH0447866 A JP H0447866A JP 2156787 A JP2156787 A JP 2156787A JP 15678790 A JP15678790 A JP 15678790A JP H0447866 A JPH0447866 A JP H0447866A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- frequency
- gradually
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 claims abstract description 16
- 230000007423 decrease Effects 0.000 claims description 14
- 230000000694 effects Effects 0.000 abstract description 7
- 238000006243 chemical reaction Methods 0.000 description 18
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明壁ビデオ編集機等に用いられ、複数の映像信号
等のレベルをそれぞれ徐々に増加し、あるいは減少し、
映像や音量をフェードイン/フェードアウト(fade
in、fade out)するフェーダ(Fadsr
)装置に係り、更に詳しくはその漸次増加および漸次減
少をディジタル処理で行なうようにした簡易型のフェー
ダ装置に関するものである。
等のレベルをそれぞれ徐々に増加し、あるいは減少し、
映像や音量をフェードイン/フェードアウト(fade
in、fade out)するフェーダ(Fadsr
)装置に係り、更に詳しくはその漸次増加および漸次減
少をディジタル処理で行なうようにした簡易型のフェー
ダ装置に関するものである。
[従来の技術]
従来、この種のフェーダ装置は、例えば2系統の信号を
漸次増加し、他方の映像信号を漸次減少する場合、例え
ばスライド式の可変抵抗(アッテネータ)に映像信号等
を入力し、その可変抵抗値を変えることにより、つまり
0%から100%までの利得を制御することにより、そ
れら信号のレベルを変え、この信号を混合するようにな
っている。
漸次増加し、他方の映像信号を漸次減少する場合、例え
ばスライド式の可変抵抗(アッテネータ)に映像信号等
を入力し、その可変抵抗値を変えることにより、つまり
0%から100%までの利得を制御することにより、そ
れら信号のレベルを変え、この信号を混合するようにな
っている。
このフェードイン、フェードアウト動作を行なうフェー
ド装置は、スライド式の可変抵抗を用いているため、安
価であるが、可変抵抗値をスライド操作で変える、つま
り手動に頼らざるを得なかった。 [発明が解決
しようとする課題]ところで、ビデオ編集機等はディジ
タル化が盛んに行われるようになり、ディジタルのフェ
ーダ装置が可能になっている。このフェード装置は、複
数の映像信号等をディジタルに変換し、これらディジタ
ルの画像データをディジタル演算処理によりそれぞれ漸
次増加あるいは漸次減少することになる。この場合、例
えばディジタル演算処理を行なうコンピュータに上記指
示を出すことにより、任意に映像や音声をフェードイン
、フェードアウトすることができる。
ド装置は、スライド式の可変抵抗を用いているため、安
価であるが、可変抵抗値をスライド操作で変える、つま
り手動に頼らざるを得なかった。 [発明が解決
しようとする課題]ところで、ビデオ編集機等はディジ
タル化が盛んに行われるようになり、ディジタルのフェ
ーダ装置が可能になっている。このフェード装置は、複
数の映像信号等をディジタルに変換し、これらディジタ
ルの画像データをディジタル演算処理によりそれぞれ漸
次増加あるいは漸次減少することになる。この場合、例
えばディジタル演算処理を行なうコンピュータに上記指
示を出すことにより、任意に映像や音声をフェードイン
、フェードアウトすることができる。
しかしながら、上記ディジタル演算処理によるフェーダ
装置は複雑な回路構成となり、かつ、コスト高になると
いう問題点があった。
装置は複雑な回路構成となり、かつ、コスト高になると
いう問題点があった。
この発明は上記問題点に鑑みなされたものであり、その
目的は簡単な回路構成で安価に、ディジタル処理による
フェードイン、フェードアラ1−ができるようにした簡
易型のフェーダ装置を提供することにある。
目的は簡単な回路構成で安価に、ディジタル処理による
フェードイン、フェードアラ1−ができるようにした簡
易型のフェーダ装置を提供することにある。
[問題点を解決するための手段]
上記目的を達成するために、この発明は、少なくとも2
系統の映像信号を入力し、その一方の映像信号のレベル
を漸次増加し、他方の映像信号のレベルを漸次減少し、
それらを混合するフェーダ装置において、上記映像信号
を所定周波数のクロックで、それぞれディジタル画像デ
ータに変換し、該画像データの値(ディジタル信号のレ
ベル)の−方を漸次増加したデータを得るとともに、他
方を漸次減少したデータを得、この漸次増加したデータ
と漸次減少したデータを上記周波数の2倍の周波数のク
ロックで時分割多重し、この時分割多重したデータをそ
の2倍の周波数のクロックでアナログに変換して映像信
号を得るようにしたことを要旨とする。
系統の映像信号を入力し、その一方の映像信号のレベル
を漸次増加し、他方の映像信号のレベルを漸次減少し、
それらを混合するフェーダ装置において、上記映像信号
を所定周波数のクロックで、それぞれディジタル画像デ
ータに変換し、該画像データの値(ディジタル信号のレ
ベル)の−方を漸次増加したデータを得るとともに、他
方を漸次減少したデータを得、この漸次増加したデータ
と漸次減少したデータを上記周波数の2倍の周波数のク
ロックで時分割多重し、この時分割多重したデータをそ
の2倍の周波数のクロックでアナログに変換して映像信
号を得るようにしたことを要旨とする。
またこの発明のフェーダ装置は、上記映像信号をn−f
sc(fsc;副搬送波の周波数)のクロックでそれぞ
れディジタルの画像データに変換する第1および第2の
A/D変換部と、このA/D変換した画像データの値(
ディジタル信号のレベル)の一方を漸次増加したデータ
を得るとともに、他方を漸次減少したデータを得る第1
および第2のアッテネータ部と、この漸次増加および漸
次減少したデータを上記n−fscのクロックでそれぞ
れ順次ラッチする第1および第2のラッチ部と、この第
1および第2のラッチ部にラッチしたデータを2n・f
seのクロックで時分割多重するマルチプレクサ部と、
この時分割多重したデータを2n−fscのクロックで
アナログ信号に変換するD/A変換部と、このアナログ
信号を映像信号とする(n/2)・fscより小さい遮
断周波数の補間フィルタとを備えているものである。
sc(fsc;副搬送波の周波数)のクロックでそれぞ
れディジタルの画像データに変換する第1および第2の
A/D変換部と、このA/D変換した画像データの値(
ディジタル信号のレベル)の一方を漸次増加したデータ
を得るとともに、他方を漸次減少したデータを得る第1
および第2のアッテネータ部と、この漸次増加および漸
次減少したデータを上記n−fscのクロックでそれぞ
れ順次ラッチする第1および第2のラッチ部と、この第
1および第2のラッチ部にラッチしたデータを2n・f
seのクロックで時分割多重するマルチプレクサ部と、
この時分割多重したデータを2n−fscのクロックで
アナログ信号に変換するD/A変換部と、このアナログ
信号を映像信号とする(n/2)・fscより小さい遮
断周波数の補間フィルタとを備えているものである。
[作 用]
上記構成としたので、2系統の映像信号が第1および第
2のA/D変換部にてディジタル画像データに変換され
、この2系統のディジタル画像データにより第1および
第2のアッテネータ部にて漸次増加および漸次減少した
データが得られる。
2のA/D変換部にてディジタル画像データに変換され
、この2系統のディジタル画像データにより第1および
第2のアッテネータ部にて漸次増加および漸次減少した
データが得られる。
この漸次増加したデータおよび漸次減少されたデータは
第1および第2のラッチ部に順次ラッチされる。このと
き、上記第1、第2のA/D変換部および一方のラッチ
部(例えば第1のラッチ部)のクロックはn−fSCの
周波数であり、第2のラッチ部のクロックはその反転さ
れたものである。すなわち、クロックの立ち上がりで、
漸次増加したデータをラッチした場合、そのクロック分
遅れて漸次減少したデータがラッチされる。
第1および第2のラッチ部に順次ラッチされる。このと
き、上記第1、第2のA/D変換部および一方のラッチ
部(例えば第1のラッチ部)のクロックはn−fSCの
周波数であり、第2のラッチ部のクロックはその反転さ
れたものである。すなわち、クロックの立ち上がりで、
漸次増加したデータをラッチした場合、そのクロック分
遅れて漸次減少したデータがラッチされる。
続いて、第1および第2のラッチ部にラッチされたデー
タが2n−fseのクロックで時分割多重され、この時
分割多重されたデータがD/A変換部にてアナログに変
換され、遮断周波数f c(<(n /2)・f sc
)の補間フィルタに通される。このように、(n/2)
・fse以下の遮断周波数の補間フィルタを通すことに
より、時分割多重における2n・fscのクロックの補
間効果があり、所望のアナログの映像信号を得ることが
できる。
タが2n−fseのクロックで時分割多重され、この時
分割多重されたデータがD/A変換部にてアナログに変
換され、遮断周波数f c(<(n /2)・f sc
)の補間フィルタに通される。このように、(n/2)
・fse以下の遮断周波数の補間フィルタを通すことに
より、時分割多重における2n・fscのクロックの補
間効果があり、所望のアナログの映像信号を得ることが
できる。
[実 施 例]
以下、この発明の実施例を第1図および第2図に基づい
て説明する。
て説明する。
第1図において、フェーダ(Fader)装置には、2
人力の映像信号A、Bをそれぞれディジタルの画像デー
タに変換する第1および第2のA/D変換部1,2と、
第1のA/D変換部1にて得た画像データの値(信号の
レベル)を漸次増加あるいは漸次減少したデータに加工
する第1のアッテネータ部(ディジタルの)3と、この
漸次増加あるいは漸次減少したデータをラッチする第1
のラッチ部4と、上記2のA/D変換部2にて得た画像
データの値(信号のレベル)を漸次減少あるいは漸次増
加したデータに加工する第2のアッテネータ部(ディジ
タルの)5と、この漸次減少あるいは漸次増加したデー
タをラッチする第2のラッチ部6と、第1および第2の
ラッチ部4,6にラッチしたデータを時分割多重するマ
ルチプレクサ部7と、この時分割多重したデータをアナ
ログに変換するD/A変換部8と、この変換アナログ信
号を映像信号として出力する補間フィルタ9と、上記第
1および第2のアッテネータ部3,5を制御し1画像デ
ータの値を所定に漸次増加、あるいは漸次減少したデー
タに加工制御するためのCPU(制御回路)10とが備
えられている。
人力の映像信号A、Bをそれぞれディジタルの画像デー
タに変換する第1および第2のA/D変換部1,2と、
第1のA/D変換部1にて得た画像データの値(信号の
レベル)を漸次増加あるいは漸次減少したデータに加工
する第1のアッテネータ部(ディジタルの)3と、この
漸次増加あるいは漸次減少したデータをラッチする第1
のラッチ部4と、上記2のA/D変換部2にて得た画像
データの値(信号のレベル)を漸次減少あるいは漸次増
加したデータに加工する第2のアッテネータ部(ディジ
タルの)5と、この漸次減少あるいは漸次増加したデー
タをラッチする第2のラッチ部6と、第1および第2の
ラッチ部4,6にラッチしたデータを時分割多重するマ
ルチプレクサ部7と、この時分割多重したデータをアナ
ログに変換するD/A変換部8と、この変換アナログ信
号を映像信号として出力する補間フィルタ9と、上記第
1および第2のアッテネータ部3,5を制御し1画像デ
ータの値を所定に漸次増加、あるいは漸次減少したデー
タに加工制御するためのCPU(制御回路)10とが備
えられている。
なお、上記第1、第2のA/D変換部1,2および第1
のラッチ部4のクロックは、映像信号A。
のラッチ部4のクロックは、映像信号A。
Bの伝送に伴う副搬送波の周波数fscのn倍(例えば
4倍)の周波数を有し、第2のラッチ部6のクロックは
上記クロックを反転したものである。
4倍)の周波数を有し、第2のラッチ部6のクロックは
上記クロックを反転したものである。
また、マルチプレクサ部7およびD/A変換部8のクロ
ックは、その周波数fscの2n倍(例えば8倍)にな
っており、補間フィルタ9の遮断周波数fcは(n/2
)fsc以下になっている。
ックは、その周波数fscの2n倍(例えば8倍)にな
っており、補間フィルタ9の遮断周波数fcは(n/2
)fsc以下になっている。
次に、上記構成のフェーダ装置の動作を第2図のタイム
チャートを参照して説明する。
チャートを参照して説明する。
まず、2系統の映像信号A、Bのうち、映像信号Aのレ
ベルを漸次増加しくフェードイン)、映像信号Bのレベ
ルを漸次減少するものとする(フェードアウト)、する
と、第1のA/D変換部1にて映像信号Aが上記4fs
cの周波数のクロックで所定ビットのディジタル画像デ
ータAに変換され、この画像データAの値(映像信号の
レベル)が第1のアッテネータ部3にて漸次増加したデ
ータ(A1゜A 、 、 A 3. A 、 、 A
、 、 ・)に加工される(同図(c)に示す)、また
、第2のA/D変換部2にて映像信号Bが同じクロック
で所定ビットのディジタル画像データBに変換され、こ
の画像データBが第2のアッテネータ部5にて漸次減少
したデータ(B 1.B z −B、、B、、B、、・
・・)に加工される(同図(d)に示す)。
ベルを漸次増加しくフェードイン)、映像信号Bのレベ
ルを漸次減少するものとする(フェードアウト)、する
と、第1のA/D変換部1にて映像信号Aが上記4fs
cの周波数のクロックで所定ビットのディジタル画像デ
ータAに変換され、この画像データAの値(映像信号の
レベル)が第1のアッテネータ部3にて漸次増加したデ
ータ(A1゜A 、 、 A 3. A 、 、 A
、 、 ・)に加工される(同図(c)に示す)、また
、第2のA/D変換部2にて映像信号Bが同じクロック
で所定ビットのディジタル画像データBに変換され、こ
の画像データBが第2のアッテネータ部5にて漸次減少
したデータ(B 1.B z −B、、B、、B、、・
・・)に加工される(同図(d)に示す)。
続いて、上記データ(A、、A2.A、、A4.A、、
・・・)が同図(a)に示す4fscの周波数のクロッ
クの立ち上がりで第1のラッチ部4に順次ラッチされ、
上記データ(Bi、B、、B、、B、、B、、・・・)
が同図(b)に示す4fscの周波数の反転クロックの
立ち上がりで第2のラッチ部6に順次ラッチされる。そ
れらラッチされたデータがマルチプレクサ部7にて上記
8fscの周波数のクロックで時分割多重される(同図
(e)に示す)。このようにして、多重されたデータ(
A工? B l l A ! ? B i t A I
I B 31 A 41 B I t A S tB
g t・・・)はD/A変換部8にてアナログ信号に
変換され(同図(f)に示す)、このアナログ信号が同
図(a)に示すクロックの1/2以下の遮断周波数fC
(< 2 f sc)の補間フィルタ9に入力されるた
め、この補間フィルタ9を介した信号から8fscの周
波数のクロックが落とされ、4fscのデータが補正さ
れ、入力映像信号Aのレベルを所望に漸次増加し、入力
映像信号Bのレベルを所望に漸次減少した映像信号を得
ることができる。
・・・)が同図(a)に示す4fscの周波数のクロッ
クの立ち上がりで第1のラッチ部4に順次ラッチされ、
上記データ(Bi、B、、B、、B、、B、、・・・)
が同図(b)に示す4fscの周波数の反転クロックの
立ち上がりで第2のラッチ部6に順次ラッチされる。そ
れらラッチされたデータがマルチプレクサ部7にて上記
8fscの周波数のクロックで時分割多重される(同図
(e)に示す)。このようにして、多重されたデータ(
A工? B l l A ! ? B i t A I
I B 31 A 41 B I t A S tB
g t・・・)はD/A変換部8にてアナログ信号に
変換され(同図(f)に示す)、このアナログ信号が同
図(a)に示すクロックの1/2以下の遮断周波数fC
(< 2 f sc)の補間フィルタ9に入力されるた
め、この補間フィルタ9を介した信号から8fscの周
波数のクロックが落とされ、4fscのデータが補正さ
れ、入力映像信号Aのレベルを所望に漸次増加し、入力
映像信号Bのレベルを所望に漸次減少した映像信号を得
ることができる。
このように、2系統のディジタル画像データにより、一
方を漸次増加し、あるいは漸次減少したデータを得る回
路と、その画像データを得たAID変換のクロックの2
倍の周波数のクロックで漸次増加したデータと漸次減少
したデータを時分割多重し、この時分割多重したデータ
をアナログ信号に変換して映像信号を得る混合回路とに
よりフェーダ装置を構成したので、フェードイン、フェ
ードアウトをディジタル処理で行なうことができ、しか
もそのディジタル処理の回路が簡単な構成で、安価にで
きる。また、そのD/A変換したアナログ信号を上記A
/D変換のクロックの1/2クロツク以下の遮断周波数
fcの補間フィルタ9に通したので、得られた映像信号
から1 /(8f sc)のデータを補正することがで
き、同図(f)に示されているように、信号aと信号す
による映像としてデイスプレィ装置に写し出した場合1
人の目には映像信号Aによる映像がフェードインし、映
像信号Bによる映像がフェードアウトしているように写
るようにできる。さらに、上記フェードイン、フェード
アウト効果だけなく、漸次増加、漸次減少のタイミング
をオーバラップさせてデイゾルブの効果やスパーインポ
ーズ等の効果的信号の切り替えが可能になる。
方を漸次増加し、あるいは漸次減少したデータを得る回
路と、その画像データを得たAID変換のクロックの2
倍の周波数のクロックで漸次増加したデータと漸次減少
したデータを時分割多重し、この時分割多重したデータ
をアナログ信号に変換して映像信号を得る混合回路とに
よりフェーダ装置を構成したので、フェードイン、フェ
ードアウトをディジタル処理で行なうことができ、しか
もそのディジタル処理の回路が簡単な構成で、安価にで
きる。また、そのD/A変換したアナログ信号を上記A
/D変換のクロックの1/2クロツク以下の遮断周波数
fcの補間フィルタ9に通したので、得られた映像信号
から1 /(8f sc)のデータを補正することがで
き、同図(f)に示されているように、信号aと信号す
による映像としてデイスプレィ装置に写し出した場合1
人の目には映像信号Aによる映像がフェードインし、映
像信号Bによる映像がフェードアウトしているように写
るようにできる。さらに、上記フェードイン、フェード
アウト効果だけなく、漸次増加、漸次減少のタイミング
をオーバラップさせてデイゾルブの効果やスパーインポ
ーズ等の効果的信号の切り替えが可能になる。
なお、上記実施例では、映像信号Aをフェードインし、
映像信号Bをフェードアウトした場合を例にして説明し
たが、その逆であっても同様に行なうことができる。
映像信号Bをフェードアウトした場合を例にして説明し
たが、その逆であっても同様に行なうことができる。
また、2系統の映像信号A、Bについて説明したが、そ
れ以上の映像信号であっても同じであり、例えば入力信
号数がm個である場合、入力回路をm側設ければよい、
この場合、各ラッチ部のクロック信号はA/D変換クロ
ックの1/m分だけづらせばよく、またマルチプレクサ
部およびD/A変換部のクロック信号はA/D変換クロ
ックのm倍の周波数にすればよい。なお、マルチプレク
サ部にて時分割多重された信号のうちで、1つの信号の
データ周期がA/D変換クロックの周期と変わらないこ
とから、D/A変換後の補間フィルタにおける遮断周波
数はA/D変換クロックの周波数の172以下のままで
よい。
れ以上の映像信号であっても同じであり、例えば入力信
号数がm個である場合、入力回路をm側設ければよい、
この場合、各ラッチ部のクロック信号はA/D変換クロ
ックの1/m分だけづらせばよく、またマルチプレクサ
部およびD/A変換部のクロック信号はA/D変換クロ
ックのm倍の周波数にすればよい。なお、マルチプレク
サ部にて時分割多重された信号のうちで、1つの信号の
データ周期がA/D変換クロックの周期と変わらないこ
とから、D/A変換後の補間フィルタにおける遮断周波
数はA/D変換クロックの周波数の172以下のままで
よい。
さらに、マルチプレクレサ部7およびD/A変換部8の
クロックは、第1および第2のA/D変換部1,2のク
ロックの172であればよい、すなわち、例えば第1お
よび第2のA/D変換部1,2のクロックを3fscの
周波数とした場合、そのマルチプレクレサ部7およびD
/A変換部8のクロックは6fscの周波数であればよ
く、補間フィルタ9の遮断周波数fcは(3/2)fs
c以下であればよい。
クロックは、第1および第2のA/D変換部1,2のク
ロックの172であればよい、すなわち、例えば第1お
よび第2のA/D変換部1,2のクロックを3fscの
周波数とした場合、そのマルチプレクレサ部7およびD
/A変換部8のクロックは6fscの周波数であればよ
く、補間フィルタ9の遮断周波数fcは(3/2)fs
c以下であればよい。
[発明の効果]
以上説明したように、この発明のフェーダ装置によれば
、少なくとも2系統の映像信号をそれぞれディジタル画
像データに変換し、この画像データの値(ディジタル信
号のレベル)の一方を漸次増加したデータを得るととも
に、他方を漸次減少したデータを得、この漸次増加した
データと漸次減少したデータを上記周波数の2倍の周波
数のクロックで時分割多重し、この時分割多重したデー
タをその2倍の周波数のクロックでアナログに変換し、
このアナログ信号を上記A/D変換に用いるクロックの
172の遮断周波数の補間フィルタに通して映像信号を
得るようにしたので、フェードイン、フェードアウトを
ディジタル処理で行なうことができ、しかもそのディジ
タル処理のための回路が簡単な構成で、安価に済ませら
れるという効果がある。
、少なくとも2系統の映像信号をそれぞれディジタル画
像データに変換し、この画像データの値(ディジタル信
号のレベル)の一方を漸次増加したデータを得るととも
に、他方を漸次減少したデータを得、この漸次増加した
データと漸次減少したデータを上記周波数の2倍の周波
数のクロックで時分割多重し、この時分割多重したデー
タをその2倍の周波数のクロックでアナログに変換し、
このアナログ信号を上記A/D変換に用いるクロックの
172の遮断周波数の補間フィルタに通して映像信号を
得るようにしたので、フェードイン、フェードアウトを
ディジタル処理で行なうことができ、しかもそのディジ
タル処理のための回路が簡単な構成で、安価に済ませら
れるという効果がある。
また、そのA/D変換にて得たアナログ信号をA/D変
換のクロックの1/2のクロックの遮断周波数の補間フ
ィルタに通しているため、上記時分割多重したデータを
得る際1例えば1 /(8f sc)のデータを補正す
ることができ、つまり映像出力による映像をデイプレイ
装置に写し出した場合、人の目にはその多重による信号
の切り替えが分からないようにすることができる。
換のクロックの1/2のクロックの遮断周波数の補間フ
ィルタに通しているため、上記時分割多重したデータを
得る際1例えば1 /(8f sc)のデータを補正す
ることができ、つまり映像出力による映像をデイプレイ
装置に写し出した場合、人の目にはその多重による信号
の切り替えが分からないようにすることができる。
第1図はこの発明の一実施例を示すフェーダ装置の概略
的ブロック図、第2図は上記フェーダ装置の動作を説明
するためのタイムチャート図である。 図中、1は第1のA/Dg換部、2は第2の変換部、3
は第1のアッテネータ部(ディジタル)、4は第1のラ
ッチ部、5は第2のアッテネータ部(ディジタル)、6
は第2のラッチ部、7はマルチプレクサ部、8はD/A
変換部、9は補間フィルタ、10はCPU(制御回路)
である。 特許出願人 株式会社 富士通ゼネラル代理人 弁理
士 大 原 拓 也 第2図
的ブロック図、第2図は上記フェーダ装置の動作を説明
するためのタイムチャート図である。 図中、1は第1のA/Dg換部、2は第2の変換部、3
は第1のアッテネータ部(ディジタル)、4は第1のラ
ッチ部、5は第2のアッテネータ部(ディジタル)、6
は第2のラッチ部、7はマルチプレクサ部、8はD/A
変換部、9は補間フィルタ、10はCPU(制御回路)
である。 特許出願人 株式会社 富士通ゼネラル代理人 弁理
士 大 原 拓 也 第2図
Claims (2)
- (1)少なくとも2系統の映像信号を入力し、その一方
の映像信号のレベルを漸次増加し、他方の映像信号のレ
ベルを漸次減少し、それらを混合するフェーダ装置にお
いて、 前記映像信号を所定周波数のクロックで、それぞれディ
ジタル画像データに変換し、該画像データの値(ディジ
タル信号のレベル)の一方を漸次増加したデータを得る
とともに、他方を漸次減少したデータを得、該漸次増加
したデータと漸次減少したデータを前記周波数の2倍の
周波数のクロックで時分割多重し、該時分割多重したデ
ータをその2倍の周波数のクロックでアナログに変換し
て映像信号を得るようにしたことを特徴とするフェーダ
装置。 - (2)2系統の映像信号を入力し、その一方の映像信号
を漸次増加し、他方の映像信号を漸次減少し、それらを
混合するフェーダ装置において、前記映像信号をn・f
sc(fsc;副搬送波の周波数)のクロックでそれぞ
れディジタルの画像データに変換する第1および第2の
A/D変換部と、該A/D変換した画像データの値(デ
ィジタル信号のレベル)の一方を漸次増加したデータを
得るとともに、他方を漸次減少したデータを得る第1お
よび第2のアッテネータ部と、 該漸次増加および漸次減少したデータを前記n・fsc
のクロックでそれぞれ順次ラッチする第1および第2の
ラッチ部と、 該第1および第2のラッチ部にラッチしたデータを2n
・fscのクロックで時分割多重するマルチプレクサ部
と、 該時分割多重したデータを2n・fscのクロックでア
ナログ信号に変換するD/A変換部と。 該アナログ信号を映像信号とする(n/2)・fscよ
り小さい遮断周波数の補間フィルタとを備えていること
を特徴とするフェーダ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2156787A JPH0447866A (ja) | 1990-06-15 | 1990-06-15 | フェーダ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2156787A JPH0447866A (ja) | 1990-06-15 | 1990-06-15 | フェーダ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0447866A true JPH0447866A (ja) | 1992-02-18 |
Family
ID=15635303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2156787A Pending JPH0447866A (ja) | 1990-06-15 | 1990-06-15 | フェーダ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0447866A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006192505A (ja) * | 2005-01-14 | 2006-07-27 | Hakko Kk | 電池式加熱器具の制御装置 |
-
1990
- 1990-06-15 JP JP2156787A patent/JPH0447866A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006192505A (ja) * | 2005-01-14 | 2006-07-27 | Hakko Kk | 電池式加熱器具の制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6141062A (en) | Method and apparatus for combining video streams | |
CA1295416C (en) | Video switcher with independent processing of selected video signals | |
JPS61236210A (ja) | 可変通過帯域フイルタ装置 | |
JPH0693780B2 (ja) | 信号処理回路 | |
JPH07236151A (ja) | デジタルビデオスイッチャ | |
JPH0447866A (ja) | フェーダ装置 | |
US5285283A (en) | Depth signal processing in a video switcher | |
US5929905A (en) | Imaging apparatus | |
JPH1175273A (ja) | サンプリング値からの信号を集約するための方法および装置 | |
JPS61161875A (ja) | ミラ−効果発生装置 | |
JP2513772B2 (ja) | デジタル信号の時間合せ装置 | |
KR100196603B1 (ko) | 디지탈 신호 처리기 | |
JP3625195B2 (ja) | 画素数変換装置 | |
JPS63257319A (ja) | 時分割多重型デジタルフイルタ | |
JP3719677B2 (ja) | レート変換装置、及びレート変換方法 | |
JP3145016B2 (ja) | セレクタ回路及びセレクタ装置 | |
JPH0636579B2 (ja) | スーパープロセッサ装置 | |
KR0155718B1 (ko) | 동기 데이타 발생장치 | |
JP2529216B2 (ja) | 遅延装置 | |
JPH11355654A (ja) | 特殊効果映像信号処理方法及び特殊効果映像信号処理装置 | |
JPS61107808A (ja) | デイジタルフイルタ | |
CN100496109C (zh) | 图像处理方法及装置 | |
JPH07284117A (ja) | テレビジョン受信装置 | |
JPS63105600A (ja) | 擬似ステレオ装置 | |
JP2965624B2 (ja) | ビデオ信号をデイジタル形式で濾波するための方法および回路装置 |