CN100496109C - 图像处理方法及装置 - Google Patents

图像处理方法及装置 Download PDF

Info

Publication number
CN100496109C
CN100496109C CNB2005101375655A CN200510137565A CN100496109C CN 100496109 C CN100496109 C CN 100496109C CN B2005101375655 A CNB2005101375655 A CN B2005101375655A CN 200510137565 A CN200510137565 A CN 200510137565A CN 100496109 C CN100496109 C CN 100496109C
Authority
CN
China
Prior art keywords
digital
analog
signal
digital converter
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101375655A
Other languages
English (en)
Other versions
CN1992859A (zh
Inventor
陈嘉兴
林久渊
张栢毓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHUOJIE TECH Co Ltd
Beyond Innovation Technology Co Ltd
Original Assignee
SHUOJIE TECH Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHUOJIE TECH Co Ltd filed Critical SHUOJIE TECH Co Ltd
Priority to CNB2005101375655A priority Critical patent/CN100496109C/zh
Publication of CN1992859A publication Critical patent/CN1992859A/zh
Application granted granted Critical
Publication of CN100496109C publication Critical patent/CN100496109C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

本发明提出一种图像处理方法及装置,是可应用于模拟使用者接口与数字图像解码器的组合,其包括提供工作模式,以及根据工作模式,切换模拟使用者接口所输出的至少一控制信号至数字图像解码器,以使控制信号通过数字图像解码器的模拟/数字转换器进行模拟/数字转换。

Description

图像处理方法及装置
技术领域
本发明涉及一种图像处理方法及装置,特别涉及一种可沿用模拟使用者接口控制数字图像解码器的图像处理方法及装置。
背景技术
请参考图1,图1为现有模拟图像解码器(Analog Video Decoder)的电路示意图。在图1中,图像信号101由模拟图像解码器100(Analog VideoDecoder)外部输入,多路复用器(video Multiplex)102接收图像信号101且选择输入后,模拟的图像信号101进入模拟信号处理器(Analog SignalProcessor)103,模拟信号处理器103(Analog Signal Processor)依据外部的可变电组104所设定的值,对图像信号101作解码后输出信号105。因此,在图像系统应用上,如图1所述,可利用可变电阻104作为模拟的调整接口。举例来说,可变电阻104可作为显示器的画质的调整接口,且显示器在屏幕模具上亦有作为对应的旋钮设计。
由于互补式金氧半导体(CMOS)工艺的进步,使得原本使用双载子(Bipolar)晶体管为主所设计出的模拟图像处理器处理信号,多了数字化的选择。请参考图2,图2是为现有数字图像解码器的电路示意图。在图2中,图像信号201由数字图像解码器(Digital Video Decoder)200外部输入,图像解码器200内部的多路复用器(Video Multiplex)202接收此图像信号201且将图像信号201选择输出至模拟/数字转换器(ADC)203,图像信号201通过模拟/数字转换器203(ADC)将其原始的模拟数据转换为数字数据207,且数字数据207被输出至数字信号处理器(DSP)204,数字信号处理器(DSP)204依据寄存器组(Register Sets)205内设定的数值对数字数据207作信号处理后输出数字信号209。而整个数字图像解码器200的控制可通过数字接口206,与寄存器组205间的通信协议(I2C、SPI)去存取寄存器组205的内容。
由于数字图像解码器的发展较模拟图像解码器要来的晚,图像解码器的客户端往往会希望在沿用对应模拟图像解码器模具(包括保留可变电阻)的情况下,使用数字图像解码器。因此,为符合上述要求,有些数字图像解码器会采用外挂一模拟/数字转换器(ADC)以及一微处理器(MCU)的方式来符合此要求。
请参考图3,图3是为现有数字图像解码器外挂一模拟/数字转换器以及一微处理器的电路示意图。在图3中,数字图像解码器300外挂一模拟/数字转换器301以及一微处理器303。通过模拟/数字转换器301将可变电阻302所设定的值由模拟转成数字的数值后送至微处理器303。微处理器运算此数字数据后产生控制数字图像解码器300所需的参数。微处理器303即可通过微处理器303与数字图像解码器300间所定义的通信协议并使用前述的参数作为存取数字图像解码器300内的寄存器,以达到由可变电阻302调整图像画质的目的。
由上述可知,在为了沿用对应模拟图像解码器模具且使用数字图像解码器的情况下,也就是为了以模拟的使用者接口去控制数字图像解码器的情况下,现有作法为利用数字图像解码器外挂模拟/数字转换器以及微处理器来克服。此现有作法缺点为:
a.数字图像解码器外挂模拟/数字转换器以及微处理器需要额外的成本。
b.模拟/数字转换器所占的电路面积大,相对应地,在对数字图像解码器做线路布局时,必须考虑外挂模拟/数字转换器额外所占电路面积。
有鉴于此,本发明提出一种图像处理方法及装置,无须外挂额外的模拟/数字转换器,即可以模拟的使用者接口控制数字图像解码器,以调整图像画质。
发明内容
本发明主要目的为在无须外挂组件的情况下,使模拟使用者接口得以通过数字图像解码器调整图像画质。为达到此目的,本发明提出一种图像处理方法,是应用于模拟使用者接口与数字图像解码器的组合,此方法包括下列步骤:提供工作模式,以及根据工作模式,切换模拟使用者接口所输出的至少一控制信号至数字图像解码器,以使控制信号通过数字图像解码器的模拟/数字转换器进行模拟/数字转换。
在本发明较佳实施例中,根据控制信号可否完全占用数字图像解码器的模拟/数字转换器,而采用不同工作模式。若控制信号可完全占用数字图像解码器的模拟/数字转换器,则工作模式为一全闲模式;若控制信号不可完全占用数字图像解码器的模拟/数字转换器,则工作模式为一倍频模式以及一空白模式间,两者择一。此外,工作模式更包括全闲模式、倍频模式以及空白模式间,任意择二之一混合模式。
其中,倍频模式包括:倍频数字图像解码器的模拟/数字转换器的工作频率;以及利用数字图像解码器的模拟/数字转换器的工作频率倍频后所衍生的一频宽,以使控制信号在此频宽下使用数字图像解码器的模拟/数字转换器。空白模式则包括:在一图像空白区间,切换数字图像解码器的模拟/数字转换器供控制信号使用。
同样地,为达到上述目的,本发明提出一种图像处理装置,此装置包括多路复用器、模拟/数字转换器、数字信号处理器,以及切换装置。其中,多路复用器可选择接收图像信号以及由模拟使用者接口所输出的控制信号;模拟/数字转换器可接收由多路复用器所输出的信号且由模拟信号转换为数字信号后输出。数字信号处理器接收由模拟/数字转换器所输出的数字信号,以便对数字信号做信号处理后输出。切换装置则提供至少一种工作模式,用以控制多路复用器输入的选择。
在本发明较佳实施例中,图像处理装置更包括寄存器组以及存储控制器。寄存器组耦接图像处理的数字接口,用以暂存和设定图像处理装置内部组件的参数。存储控制器接收由寄存器所输出的参数信号,以决定工作模式。
在全闲模式下,模拟使用者接口所输出的控制信号直接使用模拟/数字转换器。在空白模式下,切换装置更包括至少一缓冲器以及存储控制器。缓冲器接收模拟/数字转换器的输出信号,用以将模拟/数字转换器的信号缓冲输入至寄存器组中。存储控制器接收由寄存器所输出的参数信号,以决定工作模式并控制多路复用器和缓冲器的工作时序。
在倍频模式下,切换装置更包括两缓冲器、一控制器以及一时钟产生器。两缓冲器接收模拟/数字转换器的输出信号,用以将模拟/数字转换器的信号缓冲输入至寄存器组中。存储控制器接收由寄存器所输出的参数信号,以决定工作模式并控制缓冲器的工作时序。时钟产生器提供时钟信号至模拟/数字转换器、缓冲器以及控制器。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举一较佳实施例,并配合附图,作详细说明如下。
附图说明
图1是为现有模拟图像解码器(Analog Video Decoder)的电路示意图。
图2是为现有数字图像解码器的电路示意图。
图3是为现有数字图像解码器外挂一模拟/数字转换器以及一微处理器的电路示意图。
图4是为本发明较佳实施例的图像处理装的电路示意图。
图5是为本发明较佳实施例的图像处理装置的应用示意图。
图6是为本发明另一较佳实施例的可提供多工作模式的图像处理装置的电路示意图。
图7是为本发明较佳实施例的倍频模式下的图像处理装置的组件时序的示意图。
图8是为本发明较佳实施例的空白模式下的图像处理装置的原件时序的示意图。
附图符号说明
100:模拟图像解码器
101、201、502:图像信号
102、202、401、403:多路复用器
103、203:模拟信号处理器
104、302、501:可变电阻
105:信号
200、300:数字图像解码器
204、415:数字信号处理器
205、417:寄存器组
206、419:数字接口
207、301、405、407:模拟/数字转换器
209:数字信号
303、503:微处理器
400:图像处理装置
409、411、4111、41113:缓冲器
413:存储控制器
510:控制信号
604:控制器
605:时钟产生器
具体实施方式
由于一般数字图像解码器因为使用的环境及市场定位会内建不定数量的模拟/数字转换器,或提供多组的信号输入。本发明的说明以内建四组输入端子(两组两输入的多路复用器(Video Multiplex))和两组模拟/数字转换器(ADC)来做说明。
本发明的系统结构请参考图4,图4是为本发明较佳实施例的图像处理装置的电路示意图。在图4中,此图像处理装置400包含两多路复用器401、403两数字模拟转换器405、407、两缓冲器(Store Buffer)409、411、存储控制器(Store control)413、数字信号处理器415,以及寄存器组417所组成。
图像处理装置400在具有模拟使用者接口的系统应用请参考图5,图5是为本发明较佳实施例的图像处理装置的应用示意图。在图5中,模拟的图像信号502及模拟使用者接口的可变电阻501所产生的模拟的控制信号510,其可经由图像处理装置400内部的多路复用器401、403输入,且根据控制信号510是否可完全占用多路复用器403的情况,由存储控制器413设定一些组件的工作模式,以决定图像信号502以及控制信号510在图像处理装置400内部的信号路径。
举例来说,在决定让控制信号510使用多路复用器403的情况下,当可变电阻501改变时,可变电阻501的阻值会经由分压电路产生以模拟的控制信号510经由多路复用器403通道选择输出至模拟/数字转换器407,且经模拟/数字转换后以数字码状态存储在缓冲器411内。此代表可变电阻501阻值的数字码亦由缓冲器411输出至寄存器组417内。再利用一种控制器型态的微处理器503,其通过数字接口419读出存储在寄存器组417内的此数字码,而微处理器503通过程序,将此数字码转为图像设定所需的参数格式(如亮度、对比...),且微处理器503再通过数字接口419将参数存回寄存器组417内。数字信号处理器(DSP)415即可依据此参数来调整图像信号。因此,使用者将可利用如可变电阻501的模拟使用者接口来调整所要设定的图像品质。其中,微处理器503亦可内建在图像处理装置400中,即微处理器503不需通过数字接口419即可对寄存器组417进行存取动作。
请参考图6,图6是为本发明另一较佳实施例的可提供多工作模式的图像处理装置的电路示意图。在图6中,为了提供多工作模式,图4存储控制器413更包括控制器604以及时钟产生器605,而缓冲器411为由缓冲器4111、4113所组成。其中,多路复用器403仍用以提供多信号输入信道并选择输出,而多路复用器403的输入信号可包括如图5的模拟图像信号502以及经由可变电阻501所产生的模拟控制信号510。模拟/数字转换器407将多路复用器403选择输出的模拟信号转换为数字码。缓冲器4111根据控制器(control)604所设定的模式,将存储模拟/数字转换器407所输出的数字码,关于图像的部份亦存储在此,以提供数字信号处理器415做图像解码使用。控制器604提供全闲置模式、倍频模式及空白模式(blank mode)等三种工作模式,以控制多路复用器403及缓冲器4111、4113存取数据的工作时序。至于缓冲器(Data Path Buffer)4113,同样依照存储控制器413所设定的模式,将存储模拟/数字转换器407所转换的数字码,关于模拟使用者接口数据(如可变电阻所代表的值)的部分亦存储在此,以提供微处理器503使用,且可使缓冲器411后级,即图5的数字信号处理器415,得到连续不间断的图像数据以及模拟使用者接口数据。时钟产生器(Clock Generator)605为产生模拟/数字转换器407所需的时钟。
值得再注意的是,由于输入的图像信号其种类有所不同,因此图像信号502可能仅有单一信号,或由多个信号所组成,也因此,图像处理装置内可能出现模拟使用者接口所输出的模拟控制信号510无法完全占用模拟/数字转换器407的情况,而是必须通过多路复用器403与图像信号502共享模拟/数字转换器407。
故,对应上述情况,图6数字图像处理装置400的控制器604提供了全闲置模式、倍频模式及空白模式等三种工作模式,且叙述如下:
a.全闲置模式:若输入的图像信号502为单一的复合视频信号(CVBS)信号时,仅需要如图4模拟数字/转换器405对此复合视频信号做模拟/数字转换,而模拟/数字转换器407即处于全闲状况。因此,在此情况下,控制器604即设定多路复用器403处于全闲模式,即模拟/数字转换器407可全时间对控制信号510做模拟/数字转换使用。而此控制信号510转换后的数字码将存储至缓冲器4113,此数字码进而再通过如图5微处理器503转换为参数,以作为图像调整之用。
b.倍频模式:若输入的图像信号502为两信号的S图像信号
(S-VIDEO(Y/C))或两信号以上(R、G、B)时,可能会出现图像信号502与控制信号510需共享模拟/数字转换器407的情况。因此,控制器604可设定多路复用器403、缓冲器4111、4113处于倍频模式。请同时参考图7,图7是为本发明较佳实施例的倍频模式下的图像处理装置的组件时序的示意图。在倍频工作模式下,控制器604控制时钟产生器605产生比原本模拟/数字转换器407工作频率高出一倍的时钟(ADCLK)提供至模拟/数字转换器407使用,且控制器604同时产生切换信号(Video Mux Switch),以对多路复用器403进行高速切换。
由于多路复用器403可高速切换,且模拟/数字转换器407工作频率倍频后将衍生额外频宽以供使用,因此控制信号510可在此额外的频宽下使用模拟/数字转换器407。也因此,模拟/数字转换器407将会产生连续的一控制用数字码、一图像用数字码的数字数据流(ADC Output)。再根据切换信号(Video Mux Switch),如在其为高准位(High)时将控制用的数字数据流(Signal Data)存储至缓冲器4111,如在其为低准位(Low)时将图像用的数字数据流储(VR Value)存至缓冲器4113,故可得到连续不间断的图像数据(Signal Data)与可变电阻501所代表的数值(VR Value)。
c.空白模式:如同倍频模式,若输入的图像信号502为两信号以上的图像信号时,可能会出现图像信号502与控制信号510需共享模拟/数字转换器407的情况。请参考图8,图8是为本发明较佳实施例的空白模式下的图像处理装置的原件时序的示意图。请同时参考图6,图像信号502内含有四个区间的数据(Sync Pulse、Color Burst、Image Data and Blank),在此空白模式下,存储控制器604将会利用在如水平空白区间(Horizontal BlankingInterval(HBI))或垂直空白区间(Vertical Blanking Interval(VBI))产生切换信号(Video Mux Switch),图8的Video Blank区间为指在水平空白区间产生切换信号(Video Mux Switch),并控制时钟产生器605产生所需的时钟信号(正常频率,非倍频)。
由于切换多路复用器403会导致模拟/数字转换器407所输出的数据流(ADC Output)上有小区段数据为非图像数据所需(即可变电阻501所代表的数值),但,又由于切换的时间点落在Blank的区间内,也就是可变电阻501所代表数值的输出为落在Blank区间的时间点,因此使用者将不会察觉到图像数据在此段区间的变化。在此工作模式下,利用切换信号(Video Mux Switch)为高准位(High)时将数据流(ADC Output)内的数据存储至缓冲器4113内,因此可在不影响图像的解码下仍可得到可变电阻501所代表的数值(VRValue)。
本发明虽以较佳实施例揭露如上,然其并非用以限定本发明的范围,任何熟习此项技艺者,在不脱离本发明的精神和范围内,当可做些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (12)

1.一种图像处理方法,是应用于一模拟使用者接口与一数字图像解码器的组合,该方法包括:
提供一工作模式,所述工作模式为依据输入的一图像信号的种类;以及
根据该工作模式,切换该模拟使用者接口所输出的至少一控制信号至该数字图像解码器,以使该控制信号通过该数字图像解码器的模拟/数字转换器进行一模拟/数字转换。
2.如权利要求1所述的图像处理方法,其中,该方法更包括:
根据该控制信号可否完全占用该数字图像解码器的模拟/数字转换器,而采用不同工作模式。
3.如权利要求2所述的图像处理方法,其中,该方法更包括:
若该控制信号可完全占用该数字图像解码器的模拟/数字转换器,则该工作模式为一全闲模式;以及
若该控制信号不可完全占用该数字图像解码器的模拟/数字转换器,则该工作模式为一倍频模式以及一空白模式间,两者择一。
4.如权利要求3所述的图像处理方法,其中,该倍频模式包括:
倍频该数字图像解码器的模拟/数字转换器的工作频率;以及
利用该数字图像解码器的模拟/数字转换器的工作频率倍频后所衍生的一频宽,以使该控制信号在此频宽下使用该数字图像解码器的模拟/数字转换器。
5.如权利要求3所述的图像处理方法,其中,该空白模式包括:
在一图像空白区间,切换该数字图像解码器的模拟/数字转换器供该控制信号使用。
6.一种图像处理装置,包括:
至少一多路复用器,是接收至少一图像信号以及由一模拟使用者接口所输出的一控制信号后选择输出;
至少一第一模拟/数字转换器,是可接收由该多路复用器所输出的信号且由模拟信号转换为一数字信号后输出;
一数字信号处理器,接收由该第一模拟/数字转换器所输出的该数字信号,以对该数字信号做信号处理后输出;以及
一切换装置,是提供至少一工作模式,用以控制该多路复用器输出的选择。
7.如权利要求6所述的图像处理装置,其中,更包括:
一寄存器组,是用以耦接一数字接口,以暂存该数字接口所提供且用以设定该图像处理装置内部组件的参数。
8.如权利要求7所述的图像处理装置,其中,该切换装置更包括:
一存储控制器,接收由该寄存器所输出的参数信号,以决定该工作模式。
9.如权利要求7所述的图像处理装置,其中,该切换装置更包括:
至少一缓冲器,是接收该第一模拟/数字转换器的输出信号,用以将该第一模拟/数字转换器的信号缓冲输入至该寄存器组;以及
一存储控制器,接收由该寄存器所输出的参数信号,以决定该工作模式并控制该缓冲器的工作时序。
10.如权利要求6所述的图像处理装置,其中,该切换装置更包括:
两缓冲器,其均接收该第一模拟/数字转换器的输出信号,用以将该第一模拟/数字转换器的信号缓冲输入至一寄存器组;
一控制器,接收由该寄存器组所输出的参数信号,以决定该工作模式并控制该些缓冲器的工作时序;以及
一时钟产生器,是提供一时钟信号至该第一模拟/数字转换器、该些缓冲器以及该控制器。
11.如权利要求6所述的图像处理装置,更包括:
一第二模拟/数字转换器,是根据该工作模式,直接将该控制信号做模拟/数字转换后,输出至该数字信号处理器。
12.如权利要求6所述的图像处理装置,其中,更包括:
一寄存器组,是用以暂存数据;
一控制器,是用以读取该寄存器组的数据,以提供设定该图像处理装置内部组件的参数至该寄存器组。
CNB2005101375655A 2005-12-30 2005-12-30 图像处理方法及装置 Expired - Fee Related CN100496109C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101375655A CN100496109C (zh) 2005-12-30 2005-12-30 图像处理方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101375655A CN100496109C (zh) 2005-12-30 2005-12-30 图像处理方法及装置

Publications (2)

Publication Number Publication Date
CN1992859A CN1992859A (zh) 2007-07-04
CN100496109C true CN100496109C (zh) 2009-06-03

Family

ID=38214749

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101375655A Expired - Fee Related CN100496109C (zh) 2005-12-30 2005-12-30 图像处理方法及装置

Country Status (1)

Country Link
CN (1) CN100496109C (zh)

Also Published As

Publication number Publication date
CN1992859A (zh) 2007-07-04

Similar Documents

Publication Publication Date Title
RU96116144A (ru) Пользовательский интерфейс для системы цифрового телевидения
AU2005330638B2 (en) Apparatus and system for managing multiple computers
JP2000041223A5 (ja) 情報信号処理装置、画像情報変換装置、画像表示装置、および画像処理装置
JPH0654288A (ja) デジタルビデオ編集用処理装置
US20060028493A1 (en) Image display device
CN100496109C (zh) 图像处理方法及装置
CN101052107A (zh) 一种用于电视菜单肤色切换电路
JPH0743755Y2 (ja) テレテキスト受信システムのマルチページディスプレイ装置
EP1044562A1 (en) Flicker filter and interlacer implemented in a television system displaying network application data
JPH10503351A (ja) ライン数変換手段付き画像表示装置
US5283648A (en) Teletext receiver for automatically controlling displaying time interval
CN2932863Y (zh) 数字机顶盒
CN100576888C (zh) 一种应用于微显示背投影电视的通用信号处理平台
KR100415009B1 (ko) 영상절환장치
JP2003244714A (ja) 画像処理装置及びデジタルスチルカメラ
JPH10322723A (ja) 映像信号マトリクス変換装置
JP2000358251A5 (zh)
EP1364688A2 (en) TV/Video signal receiver for palm-sized computer game machine
CN100448274C (zh) 具有多重显示功能的图像处理装置
KR100246573B1 (ko) 디지탈 비디오 믹서
JP2001145068A (ja) デジタル映像合成装置
CN1155214A (zh) 图像组合装置及接收装置
KR19990038411A (ko) 다중 화상 시분할 처리 디지탈 카메라
TW200511858A (en) Image signal processing circuit
JPH0854868A (ja) 複合ビデオ信号のディスプレイセグメントを多重ビデオ信号のディスプレイフィールドに変換する装置および方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090603

Termination date: 20181230

CF01 Termination of patent right due to non-payment of annual fee