JPH0654288A - デジタルビデオ編集用処理装置 - Google Patents
デジタルビデオ編集用処理装置Info
- Publication number
- JPH0654288A JPH0654288A JP5059411A JP5941193A JPH0654288A JP H0654288 A JPH0654288 A JP H0654288A JP 5059411 A JP5059411 A JP 5059411A JP 5941193 A JP5941193 A JP 5941193A JP H0654288 A JPH0654288 A JP H0654288A
- Authority
- JP
- Japan
- Prior art keywords
- video
- video processing
- digitized
- processing device
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
- G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Studio Circuits (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
Abstract
(57)【要約】
【目的】 いくつかの異なるデジタルビデオ入力信号を
合成して一つのデジタルビデオ出力信号にする能力を有
する単チップ専用デジタルビデオ処理装置（ＶＰＵ）を
利用するデジタルビデオ編集装置を得る。 【構成】 ＶＰＵ１０３は、入デジタルビデオ信号の各
部分を受け、記憶し、操作するための一組の指令のもと
に作動するマイクロプロセッサと、ある特定の指令が加
えられるべき特定の部分がまだ記憶されていない場合に
その指令の実行を遅延させるための、マイクロプロセッ
サに結合された遅延回路とを含む。
合成して一つのデジタルビデオ出力信号にする能力を有
する単チップ専用デジタルビデオ処理装置（ＶＰＵ）を
利用するデジタルビデオ編集装置を得る。 【構成】 ＶＰＵ１０３は、入デジタルビデオ信号の各
部分を受け、記憶し、操作するための一組の指令のもと
に作動するマイクロプロセッサと、ある特定の指令が加
えられるべき特定の部分がまだ記憶されていない場合に
その指令の実行を遅延させるための、マイクロプロセッ
サに結合された遅延回路とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、ビデオ信号のデジタル
処理に関し、具体的には、いくつかの異なるデジタルビ
デオ入力信号を合成して一つのデジタルビデオ出力信号
にする能力を有する単チップ専用デジタルビデオマイク
ロプロセッサを利用するデジタルビデオ編集装置に関す
る。
処理に関し、具体的には、いくつかの異なるデジタルビ
デオ入力信号を合成して一つのデジタルビデオ出力信号
にする能力を有する単チップ専用デジタルビデオマイク
ロプロセッサを利用するデジタルビデオ編集装置に関す
る。
【０００２】
【従来の技術】ビデオ処理機器は一般的な意味において
は新規なものではない。例えばテレビスタジオは、多様
なビデオソース信号を取り込み、それらの信号ソースを
合成して、普通はソース信号の合成体もしくは複合体で
ある一つの出力信号にする能力を有するビデオ編集装置
を以前から備えている。ソースの合成は、複雑さにおい
て、シーンを切換える場合のようなあるソースから別の
ソースへの単なる切換えから、段階的な置換処理によっ
てあるソースを別のソースに切り換える複雑なフェー
ド、ワイプおよびディゾルブにまで及ぶ、多様な方法で
行うことができる。このような装置はまた、あるソース
を別のソースの上に重畳する能力をも有している。これ
が、字幕をシーンの上に重ねることを容易にし、あるシ
ーンからの物体を別のシーンに見られる背景の上に重ね
る、当該技術においてクロマキーイングとして知られる
処理を可能にする。
は新規なものではない。例えばテレビスタジオは、多様
なビデオソース信号を取り込み、それらの信号ソースを
合成して、普通はソース信号の合成体もしくは複合体で
ある一つの出力信号にする能力を有するビデオ編集装置
を以前から備えている。ソースの合成は、複雑さにおい
て、シーンを切換える場合のようなあるソースから別の
ソースへの単なる切換えから、段階的な置換処理によっ
てあるソースを別のソースに切り換える複雑なフェー
ド、ワイプおよびディゾルブにまで及ぶ、多様な方法で
行うことができる。このような装置はまた、あるソース
を別のソースの上に重畳する能力をも有している。これ
が、字幕をシーンの上に重ねることを容易にし、あるシ
ーンからの物体を別のシーンに見られる背景の上に重ね
る、当該技術においてクロマキーイングとして知られる
処理を可能にする。
【０００３】このような先行技術のあるシステムは、ア
ミーガ(Amiga) コンピュータとともに作動し、４個のビ
デオ入力を取り込み、それらの入力の間での切換えを可
能にする。このシステムは、間にディゾルブを入れるこ
となく、ある入力から別の入力へと単に切換えを行うこ
とによってそれを行う（当該技術においてはＡ／Ｂロー
ラと呼ぶ）。そのようなものであるため、入力を混合し
たり合成したりすることには備えない。切換えはすべて
アナログ回路によってアナログ信号方向に行われる（ア
ナログ領域中）。切換えによってソースを選択したの
ち、選択したソースをデジタル化して、スクリーン流か
ら１スクリーン分のデータを捕捉することを可能にす
る。このシステムは、主に、ソースから１フレーム分の
ビデオを抽出して、特に、ビデオテープに録画するため
の、動きをもった図形を生成することを可能にするため
に設計されている。このシステムは主に１スクリーン分
のデータを捕捉するために設計されているため、多数の
ビデオデータ流（stream of videodata）を扱うには不
適当であり、そのようなビデオデータ流を合成して動的
に一つの出力信号にすることができず、したがって、市
場におけるそのような能力に対する要求を満たすことが
できない。
ミーガ(Amiga) コンピュータとともに作動し、４個のビ
デオ入力を取り込み、それらの入力の間での切換えを可
能にする。このシステムは、間にディゾルブを入れるこ
となく、ある入力から別の入力へと単に切換えを行うこ
とによってそれを行う（当該技術においてはＡ／Ｂロー
ラと呼ぶ）。そのようなものであるため、入力を混合し
たり合成したりすることには備えない。切換えはすべて
アナログ回路によってアナログ信号方向に行われる（ア
ナログ領域中）。切換えによってソースを選択したの
ち、選択したソースをデジタル化して、スクリーン流か
ら１スクリーン分のデータを捕捉することを可能にす
る。このシステムは、主に、ソースから１フレーム分の
ビデオを抽出して、特に、ビデオテープに録画するため
の、動きをもった図形を生成することを可能にするため
に設計されている。このシステムは主に１スクリーン分
のデータを捕捉するために設計されているため、多数の
ビデオデータ流（stream of videodata）を扱うには不
適当であり、そのようなビデオデータ流を合成して動的
に一つの出力信号にすることができず、したがって、市
場におけるそのような能力に対する要求を満たすことが
できない。
【０００４】上述した先行技術はビデオをアナログ領域
において処理する。ビデオのアナログ処理は、他のタイ
プのデータをアナログ的に処理する際に見られるものと
同じ欠点を有している。
において処理する。ビデオのアナログ処理は、他のタイ
プのデータをアナログ的に処理する際に見られるものと
同じ欠点を有している。
【０００５】そのような欠点の第一のものは、ビデオデ
ータの連続的な複写が、複写および処理の繰返しによる
劣化を被ることである、生成損失である。換言すると、
データは、連続的に複写の回数を重ねるにつれ、解像度
および忠実度の点でますます悪化してゆく。実際的に
は、生成を３回ほど行うと、解像度および忠実度が受け
入れられないものになってしまう。データをデジタル的
に操作することにより、データがアナログ形態からデジ
タル形態に変換され、再び元に戻されるとき、データは
１回の生成損失にしか付されないため、デジタル形態に
ある間には無限回数の操作が可能になる。
ータの連続的な複写が、複写および処理の繰返しによる
劣化を被ることである、生成損失である。換言すると、
データは、連続的に複写の回数を重ねるにつれ、解像度
および忠実度の点でますます悪化してゆく。実際的に
は、生成を３回ほど行うと、解像度および忠実度が受け
入れられないものになってしまう。データをデジタル的
に操作することにより、データがアナログ形態からデジ
タル形態に変換され、再び元に戻されるとき、データは
１回の生成損失にしか付されないため、デジタル形態に
ある間には無限回数の操作が可能になる。
【０００６】第二には、後の使用に備えてビデオデータ
をアナログ形態で記憶、回収することは困難であり、費
用がかかる。データを、おそらくは標準的なデジタルデ
ータ圧縮アルゴリズムに付したのち、デジタル形態に変
換し、記憶するほうがはるかに容易である。
をアナログ形態で記憶、回収することは困難であり、費
用がかかる。データを、おそらくは標準的なデジタルデ
ータ圧縮アルゴリズムに付したのち、デジタル形態に変
換し、記憶するほうがはるかに容易である。
【０００７】第三に、アナログビデオ信号を圧縮するこ
とは不可能である。したがって、デジタルデータは、圧
縮形態にあるならば、後の回収に備えてはるかに効率的
に記憶することができる。
とは不可能である。したがって、デジタルデータは、圧
縮形態にあるならば、後の回収に備えてはるかに効率的
に記憶することができる。
【０００８】最後に、特別なアナログハードウェアはア
ナログビデオ処理装置用に設計されていなければならな
いため、そのような処理装置は高価である。一方、デジ
タル処理装置は、汎用コンピュータとともに使用するこ
とができ、したがって、コンピュータの付随機器を使用
して、既存のハードウェアを利用することができる。
ナログビデオ処理装置用に設計されていなければならな
いため、そのような処理装置は高価である。一方、デジ
タル処理装置は、汎用コンピュータとともに使用するこ
とができ、したがって、コンピュータの付随機器を使用
して、既存のハードウェアを利用することができる。
【０００９】
【発明が解決しようとする課題】したがって、前述の先
行技術は、データのアナログ処理に限定され、そのよう
な処理に付随する欠点をすべて伴う。上述のシステムの
いずれも、いくつかの異なるデジタルビデオ入力信号を
合成して一つのデジタルビデオ出力信号にすることはで
きず、そのため、デジタルビデオ編集装置として働くこ
とはできない。
行技術は、データのアナログ処理に限定され、そのよう
な処理に付随する欠点をすべて伴う。上述のシステムの
いずれも、いくつかの異なるデジタルビデオ入力信号を
合成して一つのデジタルビデオ出力信号にすることはで
きず、そのため、デジタルビデオ編集装置として働くこ
とはできない。
【００１０】
【課題を解決するための手段】本発明の主な目的は、入
デジタルビデオ信号の各部分を受け、記憶し、操作する
ための一組の指令のもとに作動するマイクロプロセッサ
と、ある特定の指令が加えられるべき特定の部分がまだ
記憶されていない場合にその指令の実行を遅延させるた
めの、マイクロプロセッサに結合された遅延回路とを含
むデジタルビデオ処理装置（ＶＰＵ）を提供することで
ある。
デジタルビデオ信号の各部分を受け、記憶し、操作する
ための一組の指令のもとに作動するマイクロプロセッサ
と、ある特定の指令が加えられるべき特定の部分がまだ
記憶されていない場合にその指令の実行を遅延させるた
めの、マイクロプロセッサに結合された遅延回路とを含
むデジタルビデオ処理装置（ＶＰＵ）を提供することで
ある。
【００１１】本発明の別の目的は、計数化すなわちデジ
タル化（digitized）ビデオ信号を実時間に処理するデ
ジタルＶＰＵを提供することである。
タル化（digitized）ビデオ信号を実時間に処理するデ
ジタルＶＰＵを提供することである。
【００１２】本発明のさらなる目的は、処理速度がビデ
オデータを受信する速度を大幅に上回るため、多数のデ
ジタルデータ流を時分割的に処理することができるデジ
タルＶＰＵを提供することである。
オデータを受信する速度を大幅に上回るため、多数のデ
ジタルデータ流を時分割的に処理することができるデジ
タルＶＰＵを提供することである。
【００１３】本発明のさらに別の目的は、一つのデジタ
ル流の多数の画素を同時に処理するデジタルＶＰＵを提
供することである。
ル流の多数の画素を同時に処理するデジタルＶＰＵを提
供することである。
【００１４】本発明の別の目的は、二つの別々のデジタ
ル化ビデオ信号を受けるための手段と、デジタル化ビデ
オ信号の各部分を別々に記憶するための手段と、各部分
に論理演算を実施して、それにより、別々のデジタル化
ビデオ信号を合成して一つのデジタル化ビデオ信号にす
るための手段とを含むデジタルＶＰＵを提供することで
ある。
ル化ビデオ信号を受けるための手段と、デジタル化ビデ
オ信号の各部分を別々に記憶するための手段と、各部分
に論理演算を実施して、それにより、別々のデジタル化
ビデオ信号を合成して一つのデジタル化ビデオ信号にす
るための手段とを含むデジタルＶＰＵを提供することで
ある。
【００１５】本発明のさらなる目的は、入ビデオデータ
を縮尺してデータのより効率的な処理を可能にするデジ
タルＶＰＵを提供することである。
を縮尺してデータのより効率的な処理を可能にするデジ
タルＶＰＵを提供することである。
【００１６】本発明のさらに別の目的は、汎用コンピュ
ータの中にある既存のハードウェアを利用するために、
そのようなコンピュータとともに作動するデジタルＶＰ
Ｕを提供することである。
ータの中にある既存のハードウェアを利用するために、
そのようなコンピュータとともに作動するデジタルＶＰ
Ｕを提供することである。
【００１７】本発明のさらなる目的は、いたる所に見ら
れる廉価な汎用コンピュータであるパーソナルコンピュ
ータとともに作動するデジタルＶＰＵを提供することで
ある。
れる廉価な汎用コンピュータであるパーソナルコンピュ
ータとともに作動するデジタルＶＰＵを提供することで
ある。
【００１８】本発明の別の目的は、一つのチップに配設
された専用のビデオ処理装置を含むデジタルＶＰＵを提
供することである。
された専用のビデオ処理装置を含むデジタルＶＰＵを提
供することである。
【００１９】本発明のさらなる目的は、見る人が多数の
ビデオ流をコンピュータモニタ画面上で同時に見て、ビ
デオデータを下見し、それをいかに処理すべきかを最善
に決定することができるようにするデジタルＶＰＵを提
供することである。
ビデオ流をコンピュータモニタ画面上で同時に見て、ビ
デオデータを下見し、それをいかに処理すべきかを最善
に決定することができるようにするデジタルＶＰＵを提
供することである。
【００２０】本発明の他の目的および利点は、以下の説
明を図面とともに参照することによって明らかになるで
あろう。
明を図面とともに参照することによって明らかになるで
あろう。
【００２１】前述したものは、以下に続く本発明の詳細
な説明をよりよく理解することができるよう、本発明の
特徴および技術的利点を概説したものである。本発明の
請求の範囲の主題を形成する、本発明のさらなる特徴お
よび利点は以下に説明する。開示される概念および具体
的な実施例を、本発明に変形を加えたり、本発明と同じ
効果を生む他の構造を設計したりするための基礎として
利用することが容易であるということが当業者によって
理解されるであろう。また、そのような同等な構成は、
請求の範囲に述べた本発明の真髄および範囲から逸脱す
るものではないということが当業者によって理解されよ
う。
な説明をよりよく理解することができるよう、本発明の
特徴および技術的利点を概説したものである。本発明の
請求の範囲の主題を形成する、本発明のさらなる特徴お
よび利点は以下に説明する。開示される概念および具体
的な実施例を、本発明に変形を加えたり、本発明と同じ
効果を生む他の構造を設計したりするための基礎として
利用することが容易であるということが当業者によって
理解されるであろう。また、そのような同等な構成は、
請求の範囲に述べた本発明の真髄および範囲から逸脱す
るものではないということが当業者によって理解されよ
う。
【００２２】
【実施例】まず、デジタルビデオ編集システムのブロッ
ク図である図１を参照すると、ビデオ編集用処理装置
（ＶＥＰ）１００が示されている。ＶＥＰ１００は、好
ましい実施例においては、一つのチップに載り、ビデオ
母線制御装置（ＶＢＣ）１０１と、入力縮尺装置（ＩＳ
Ｕ）１０２と、ＶＰＵ１０３（ライン１１４を介してＩ
ＳＵ１０２に、ライン１１５を介してＶＢＣ１０１に結
合）と、ピクセル母線１０４、編集ウィンドー装置（Ｅ
ＷＵ）１０５（入力ライン１０６および出力ライン１０
７を介してＶＰＵに結合）と、表示書込み装置１０８
と、ホスト制御装置１０９と、デシメータ縮尺器１２６
とを含む。これらの機能および相互関係は後で説明す
る。
ク図である図１を参照すると、ビデオ編集用処理装置
（ＶＥＰ）１００が示されている。ＶＥＰ１００は、好
ましい実施例においては、一つのチップに載り、ビデオ
母線制御装置（ＶＢＣ）１０１と、入力縮尺装置（ＩＳ
Ｕ）１０２と、ＶＰＵ１０３（ライン１１４を介してＩ
ＳＵ１０２に、ライン１１５を介してＶＢＣ１０１に結
合）と、ピクセル母線１０４、編集ウィンドー装置（Ｅ
ＷＵ）１０５（入力ライン１０６および出力ライン１０
７を介してＶＰＵに結合）と、表示書込み装置１０８
と、ホスト制御装置１０９と、デシメータ縮尺器１２６
とを含む。これらの機能および相互関係は後で説明す
る。
【００２３】ＶＢＣ１０１は、三つのビデオ信号（ビデ
オデータの流れもしくは連続を表す信号）、すなわち入
出力ライン１１０、１１１、１１２に得られるビデオ信
号を一度に扱うために設けられている。入出力ライン１
１０は、ピクセルごとに多重化（全二重）されたライン
であり、一つのクロックサイクルにおいて、ＶＢＣ１０
１が、１ピクセル分の情報を特定のラインに結合された
出力装置に送ることができ、同時に、同じラインに結合
された入力装置から１ピクセル分の情報を受けることを
意味する。入出力ライン１１１は、フィールド多重化さ
れ、入出力ライン１１２は、ソフトウェア制御のもとで
多重化（構成的に多重化）されている。入出力ライン１
１０上を通信されるビデオ信号は１５メガヘルツの帯域
幅を有しているため、入出力ライン１１０は、３０メガ
ヘルツの帯域幅を扱う能力を有し、それにより、全二重
処理を可能にする。
オデータの流れもしくは連続を表す信号）、すなわち入
出力ライン１１０、１１１、１１２に得られるビデオ信
号を一度に扱うために設けられている。入出力ライン１
１０は、ピクセルごとに多重化（全二重）されたライン
であり、一つのクロックサイクルにおいて、ＶＢＣ１０
１が、１ピクセル分の情報を特定のラインに結合された
出力装置に送ることができ、同時に、同じラインに結合
された入力装置から１ピクセル分の情報を受けることを
意味する。入出力ライン１１１は、フィールド多重化さ
れ、入出力ライン１１２は、ソフトウェア制御のもとで
多重化（構成的に多重化）されている。入出力ライン１
１０上を通信されるビデオ信号は１５メガヘルツの帯域
幅を有しているため、入出力ライン１１０は、３０メガ
ヘルツの帯域幅を扱う能力を有し、それにより、全二重
処理を可能にする。
【００２４】入力ライン１１０は、図示によると、符号
器１４１および復号器１４２からなる符号／復号器（Ｃ
ＯＤＥＣ）１４０に結合されている。符号器１４１は、
図示によると、第一のビデオカセットレコーダ１５０に
結合され、復号器１４２は、図示によると、第二のビデ
オカセットレコーダ１５１に結合されている。
器１４１および復号器１４２からなる符号／復号器（Ｃ
ＯＤＥＣ）１４０に結合されている。符号器１４１は、
図示によると、第一のビデオカセットレコーダ１５０に
結合され、復号器１４２は、図示によると、第二のビデ
オカセットレコーダ１５１に結合されている。
【００２５】第一および第二のビデオカセットレコーダ
１５０、１５１は、多くの家庭に見られるような容易に
手に入る録画装置である。広く理解されているように、
これらのビデオカセットレコーダ１５０、１５１は、ビ
デオテープを録画することも再生することもできるた
め、入力装置としても出力装置としても機能することが
できる。しかし、一度に両方を行うことはできないた
め、本発明が処理を行うべきところの周辺状況において
は、第一のビデオカセットレコーダ１５０を出力装置と
してのみ扱い、第二のビデオカセットレコーダ１５１を
入力装置としてのみ扱う。
１５０、１５１は、多くの家庭に見られるような容易に
手に入る録画装置である。広く理解されているように、
これらのビデオカセットレコーダ１５０、１５１は、ビ
デオテープを録画することも再生することもできるた
め、入力装置としても出力装置としても機能することが
できる。しかし、一度に両方を行うことはできないた
め、本発明が処理を行うべきところの周辺状況において
は、第一のビデオカセットレコーダ１５０を出力装置と
してのみ扱い、第二のビデオカセットレコーダ１５１を
入力装置としてのみ扱う。
【００２６】符号器１４１は、アナログビデオ入力信
号、この場合は標準的なＮＴＳＣアナログ信号を取り込
み、その信号をデジタル形態、この場合は標準的なＣＣ
ＩＲ６０１（もしくはＤ１）デジタルデータ流に変換す
るために設計されている。Ｄ１は、ビデオおよび放送の
分野において認められた標準フォーマットであり、デジ
タル化ビデオ信号を処理するために設計された機器に広
く使用されている。したがって、本発明は、Ｄ１規格に
適合するあらゆる機器と互換性であり、それらとともに
使用することができるように設計されている。
号、この場合は標準的なＮＴＳＣアナログ信号を取り込
み、その信号をデジタル形態、この場合は標準的なＣＣ
ＩＲ６０１（もしくはＤ１）デジタルデータ流に変換す
るために設計されている。Ｄ１は、ビデオおよび放送の
分野において認められた標準フォーマットであり、デジ
タル化ビデオ信号を処理するために設計された機器に広
く使用されている。したがって、本発明は、Ｄ１規格に
適合するあらゆる機器と互換性であり、それらとともに
使用することができるように設計されている。
【００２７】入力ライン１１１は、図で示されるよう
に、復号器１４４からなるＣＯＤＥＣ１４３に結合され
ている。復号器１４４は、図で示されるように、入力装
置であると一般に理解されるビデオカメラ１５２に結合
されている。
に、復号器１４４からなるＣＯＤＥＣ１４３に結合され
ている。復号器１４４は、図で示されるように、入力装
置であると一般に理解されるビデオカメラ１５２に結合
されている。
【００２８】ＣＯＤＥＣ１４０およびＣＯＤＥＣ１４３
は、図で示されるように、ビデオカセットレコーダおよ
びビデオカメラにそれぞれ取り付けられているが、必ず
しもこうである必要はないことを明確に理解すべきであ
る。実際には、アナログビデオ信号を復号器と互換性の
フォーマットにおいて送信したり受信したりすることが
できるいかなる機器をビデオ編集装置に取り付けてもよ
く、それを本発明の範囲に含める。さらに、ＣＯＤＥＣ
１４０およびＣＯＤＥＣ１４３をＶＥＰ１００から切り
離すことができる（別々のチップに設けるという意味）
ため、これらを同様に他のものによって置き換えてもよ
い。例えば、ＣＯＤＥＣ１４０をデジタル圧縮チップセ
ットによって置き換えて、ビデオ信号を、それがまだデ
ジタルＤ１フォーマットにあるうちに、多様な周知の方
法の一つによって圧縮してコンピュータの周辺ハードウ
ェアにより効率的に記憶することができるフォーマット
にして、後の回収に備えることもできる。データ圧縮を
必要としない用途の場合、デジタル入出力記憶装置をＶ
ＥＰ１００に直結してもよい。これらの可能性はすべて
本発明の範囲内である。
は、図で示されるように、ビデオカセットレコーダおよ
びビデオカメラにそれぞれ取り付けられているが、必ず
しもこうである必要はないことを明確に理解すべきであ
る。実際には、アナログビデオ信号を復号器と互換性の
フォーマットにおいて送信したり受信したりすることが
できるいかなる機器をビデオ編集装置に取り付けてもよ
く、それを本発明の範囲に含める。さらに、ＣＯＤＥＣ
１４０およびＣＯＤＥＣ１４３をＶＥＰ１００から切り
離すことができる（別々のチップに設けるという意味）
ため、これらを同様に他のものによって置き換えてもよ
い。例えば、ＣＯＤＥＣ１４０をデジタル圧縮チップセ
ットによって置き換えて、ビデオ信号を、それがまだデ
ジタルＤ１フォーマットにあるうちに、多様な周知の方
法の一つによって圧縮してコンピュータの周辺ハードウ
ェアにより効率的に記憶することができるフォーマット
にして、後の回収に備えることもできる。データ圧縮を
必要としない用途の場合、デジタル入出力記憶装置をＶ
ＥＰ１００に直結してもよい。これらの可能性はすべて
本発明の範囲内である。
【００２９】入力ライン１１２は、ホストインタフェー
ス１０９に結合されている。このホストインタフェース
１０９は、本発明の好ましい処理環境においてはＩＢＭ
互換機であるパーソナルコンピュータ１６０へのインタ
フェースとして設計されている。しかし、いかなる汎用
コンピュータも、マイクロコンピュータであるかどうか
にかかわらず、本発明とともに働くように適合させるこ
とができる。このように、本発明は、特定の用途におい
て連係することになるコンピュータによって範囲を限定
されることはない。ホスト制御装置１０９は、アドレス
およびデータをそれぞれ扱うバッファ１６１および１６
２を介してコンピュータ１６０に結合されている。バッ
ファ１６１および１６２はそれぞれ母線１６３および１
６４を介してコンピュータ１６０に結合されている。Ｉ
ＢＭ互換機のコンピュータ１６０は、アドレスおよびデ
ータを異なる母線の上に運ぶように設計されており、よ
って、２本の母線１６３、１６４および２個のバッファ
１６１、１６２が必要になる。しかし、ホスト制御装置
１０９は、１本の母線１６６上を通信されるアドレスお
よびデータを多重化するマルチプレクサ（詳述せず）を
含む。
ス１０９に結合されている。このホストインタフェース
１０９は、本発明の好ましい処理環境においてはＩＢＭ
互換機であるパーソナルコンピュータ１６０へのインタ
フェースとして設計されている。しかし、いかなる汎用
コンピュータも、マイクロコンピュータであるかどうか
にかかわらず、本発明とともに働くように適合させるこ
とができる。このように、本発明は、特定の用途におい
て連係することになるコンピュータによって範囲を限定
されることはない。ホスト制御装置１０９は、アドレス
およびデータをそれぞれ扱うバッファ１６１および１６
２を介してコンピュータ１６０に結合されている。バッ
ファ１６１および１６２はそれぞれ母線１６３および１
６４を介してコンピュータ１６０に結合されている。Ｉ
ＢＭ互換機のコンピュータ１６０は、アドレスおよびデ
ータを異なる母線の上に運ぶように設計されており、よ
って、２本の母線１６３、１６４および２個のバッファ
１６１、１６２が必要になる。しかし、ホスト制御装置
１０９は、１本の母線１６６上を通信されるアドレスお
よびデータを多重化するマルチプレクサ（詳述せず）を
含む。
【００３０】コンピュータ１６０はまた、ビデオグラフ
ィックアダプタ（ＶＧＡ）制御装置１７１およびビデオ
フレームバッファ１７２、１７３を含むビデオドライバ
カード１７０に結合されている。ビデオドライバカード
１７０は、その制御装置１７１およびバッファ１７２、
１７３ともども、容易に手に入る製品であり、したがっ
て当業者にはなじみのものである。
ィックアダプタ（ＶＧＡ）制御装置１７１およびビデオ
フレームバッファ１７２、１７３を含むビデオドライバ
カード１７０に結合されている。ビデオドライバカード
１７０は、その制御装置１７１およびバッファ１７２、
１７３ともども、容易に手に入る製品であり、したがっ
て当業者にはなじみのものである。
【００３１】図１の残りの部分に進むと、ＶＢＣ１０１
はＩＳＵ１０２に結合されており、一方、このＩＳＵ
は、ライン１１４を介してＶＰＵ１０３に結合されてい
る。ＶＢＣ１０１はまた、図示するように、ライン１１
５を介してＶＰＵ１０３に直結している。このように、
ＶＢＣ１０１からＶＰＵ１０３に至る二つの経路があ
る。ＶＢＣ１０１の中での多重化制御（詳述せず）が、
デジタル化ビデオ信号のうち、どれを、ＩＳＵ１０２に
よって処理したのちにＶＰＵ１０３に送るべきか、ま
た、どれを、ビデオ母線装置１０１からライン１１５を
介してＶＰＵ１０３に直行させるかを指示する。
はＩＳＵ１０２に結合されており、一方、このＩＳＵ
は、ライン１１４を介してＶＰＵ１０３に結合されてい
る。ＶＢＣ１０１はまた、図示するように、ライン１１
５を介してＶＰＵ１０３に直結している。このように、
ＶＢＣ１０１からＶＰＵ１０３に至る二つの経路があ
る。ＶＢＣ１０１の中での多重化制御（詳述せず）が、
デジタル化ビデオ信号のうち、どれを、ＩＳＵ１０２に
よって処理したのちにＶＰＵ１０３に送るべきか、ま
た、どれを、ビデオ母線装置１０１からライン１１５を
介してＶＰＵ１０３に直行させるかを指示する。
【００３２】ＶＰＵ１０３は、ピクセル母線１０４およ
びデシメータ縮尺器１２６を介してフレームバッファ１
２０にデータを送る。このフレームバッファは以下に説
明する。
びデシメータ縮尺器１２６を介してフレームバッファ１
２０にデータを送る。このフレームバッファは以下に説
明する。
【００３３】ＩＳＵ１０２は、全１フレーム分のビデオ
データを表す入デジタル信号を取り込み、そのフレーム
を１フレームの分数比に縮尺するように設計されてい
る。換言すると、ＩＳＵ１０２は、便宜性および効率を
考慮して、ビデオフレームを収縮させて、それをＶＰＵ
１０３において操作し易くする。しかし、ＶＰＵ１０３
はＩＳＵ１０２の存在を必要とせず、したがって、本発
明は、好ましい実施例が処理を行うところの環境におい
て起こりうるいかなる前処理の縮尺からも独立している
ことを理解すべきである。
データを表す入デジタル信号を取り込み、そのフレーム
を１フレームの分数比に縮尺するように設計されてい
る。換言すると、ＩＳＵ１０２は、便宜性および効率を
考慮して、ビデオフレームを収縮させて、それをＶＰＵ
１０３において操作し易くする。しかし、ＶＰＵ１０３
はＩＳＵ１０２の存在を必要とせず、したがって、本発
明は、好ましい実施例が処理を行うところの環境におい
て起こりうるいかなる前処理の縮尺からも独立している
ことを理解すべきである。
【００３４】ＥＷＵ１０５は、以下に説明するように、
ＶＰＵ１０３が停止条件を決定することができるよう、
カウンタ状態情報を提供することにより、ＶＰＵ１０３
と連係する。ＥＷＵ１０５はまた、ＶＰＵ１０３が処理
するデータのアドレスを生成する。ＶＰＵ１０３とＥＷ
Ｕ１０５との連結は双方向性であり（別々の母線１０
６、１０７を介する）、ＥＷＵ１０５が、ＶＰＵ１０３
において行われる動作に応答して、カウンタ（詳述せ
ず）の状態をいつ変更すべきかを知ることを可能にす
る。ＶＰＵ１０３は、クロック信号をＶＰＵ１０３に対
して、また、クロックアウトポート（図示せず）を介し
てＶＥＰ１００中の他の構成部品に対して発するクロッ
ク（詳述せず）を含む。
ＶＰＵ１０３が停止条件を決定することができるよう、
カウンタ状態情報を提供することにより、ＶＰＵ１０３
と連係する。ＥＷＵ１０５はまた、ＶＰＵ１０３が処理
するデータのアドレスを生成する。ＶＰＵ１０３とＥＷ
Ｕ１０５との連結は双方向性であり（別々の母線１０
６、１０７を介する）、ＥＷＵ１０５が、ＶＰＵ１０３
において行われる動作に応答して、カウンタ（詳述せ
ず）の状態をいつ変更すべきかを知ることを可能にす
る。ＶＰＵ１０３は、クロック信号をＶＰＵ１０３に対
して、また、クロックアウトポート（図示せず）を介し
てＶＥＰ１００中の他の構成部品に対して発するクロッ
ク（詳述せず）を含む。
【００３５】最後に、ＶＰＵ１０３は、先に詳述したよ
うに、ＶＰＵ１０３が処理されたビデオ信号をＶＢＣ１
０１に送出して、それをさらに出力装置または記憶装置
に回すことを可能にする出力ライン１１３を含む。
うに、ＶＰＵ１０３が処理されたビデオ信号をＶＢＣ１
０１に送出して、それをさらに出力装置または記憶装置
に回すことを可能にする出力ライン１１３を含む。
【００３６】また、デュアルポートＲＡＭとしても知ら
れる個々のビデオランダムアクセスメモリ（ＶＲＡＭ）
１２１、１２２、１２３、１２４からなるフレームバッ
ファ１２０が図示されている。フレームバッファ１２０
は、ＶＥＰ１００によってそこに送られてきたデータを
記憶する。
れる個々のビデオランダムアクセスメモリ（ＶＲＡＭ）
１２１、１２２、１２３、１２４からなるフレームバッ
ファ１２０が図示されている。フレームバッファ１２０
は、ＶＥＰ１００によってそこに送られてきたデータを
記憶する。
【００３７】同様に、フォーマット処理装置１２５、変
換処理装置１２７、ズーム処理装置１２８、ＶＧＡ変換
器１２９、参照テーブル（ＬＵＴ）１３０、カーソル制
御装置（ＣＣＵ）１３１、ＲＧＢ制御装置１３２、１３
３、１３４およびホストインタフェース１３５からなる
デジタル−アナログ変換器（ＤＡＣ）が図示されてい
る。ＤＡＣは、フレームバッファ１２０からそこに送ら
れてきた、モニタ１３６（後述）の画面の何分の１かに
収まるように縮尺されたフレームを受け、それにより、
多数のデータフレームを同じコンピュータスクリーン上
に見ることができるようにする。ＤＡＣは、図示のよう
に結合されたデシメータ縮尺器１２６、ＶＲＡＭ１２
１、１２２、１２３、１２４、フォーマット処理装置１
２５、変換処理装置１２７およびズーム処理装置１２８
によってそこに送られてきたデータをフォーマットし、
変換し、ズーム処理する。ＩＳＵ１０２および／または
デシメータ縮尺器１２６によって先に縮尺されてるデー
タは、これら３個の処理装置１２５、１２７、１２８に
より、選択しうる縮尺率に補間される。データが元の大
きさに復元されると、そのデータは、参照テーブル１３
０に通され、コンピュータ１６０によって生成され、ビ
デオグラフィックアレイ制御装置１７１からライン１７
４を介して送られてきたデータと合成される。合成され
たデータは、参照テーブル１３０からハードウェアカー
ソル制御装置１３１およびＲＧＢ制御装置１３２、１３
３、１３４を介してモニタ１３６に通され、表示され
る。このようにして、データがウィンドーに入り、編集
を行う人が処理の前に信号をすべて見る機会を得る。こ
れにより、信号をどのように処理することを望むかに関
して賢明な決定を下すことができる。
換処理装置１２７、ズーム処理装置１２８、ＶＧＡ変換
器１２９、参照テーブル（ＬＵＴ）１３０、カーソル制
御装置（ＣＣＵ）１３１、ＲＧＢ制御装置１３２、１３
３、１３４およびホストインタフェース１３５からなる
デジタル−アナログ変換器（ＤＡＣ）が図示されてい
る。ＤＡＣは、フレームバッファ１２０からそこに送ら
れてきた、モニタ１３６（後述）の画面の何分の１かに
収まるように縮尺されたフレームを受け、それにより、
多数のデータフレームを同じコンピュータスクリーン上
に見ることができるようにする。ＤＡＣは、図示のよう
に結合されたデシメータ縮尺器１２６、ＶＲＡＭ１２
１、１２２、１２３、１２４、フォーマット処理装置１
２５、変換処理装置１２７およびズーム処理装置１２８
によってそこに送られてきたデータをフォーマットし、
変換し、ズーム処理する。ＩＳＵ１０２および／または
デシメータ縮尺器１２６によって先に縮尺されてるデー
タは、これら３個の処理装置１２５、１２７、１２８に
より、選択しうる縮尺率に補間される。データが元の大
きさに復元されると、そのデータは、参照テーブル１３
０に通され、コンピュータ１６０によって生成され、ビ
デオグラフィックアレイ制御装置１７１からライン１７
４を介して送られてきたデータと合成される。合成され
たデータは、参照テーブル１３０からハードウェアカー
ソル制御装置１３１およびＲＧＢ制御装置１３２、１３
３、１３４を介してモニタ１３６に通され、表示され
る。このようにして、データがウィンドーに入り、編集
を行う人が処理の前に信号をすべて見る機会を得る。こ
れにより、信号をどのように処理することを望むかに関
して賢明な決定を下すことができる。
【００３８】次に、図１のデジタルＶＰＵ１０３のブロ
ック図である図２を参照すると、演算・論理装置（ＡＬ
Ｕ）２０１ならびに先入れ先出し（ＦＩＦＯ）レジスタ
２０２、２０３、２０４、２０５、２０６、２０７およ
び２０８が示されている。各レジスタ２０２〜２０８は
単方向性であり、それぞれが別々の入力ラインおよび出
力ラインを有している。ピクセル母線２０９が、レジス
タ２０２〜２０８を一斉に、図１のＥＷＵ１０５にある
種々の編集ウィンドーレジスタ（図２には示さず）に結
合している。編集ウィンドーレジスタは双方向性であ
り、したがって、レジスタ２０６〜２０８からデータを
取り込むこともできるし、レジスタ２０２〜２０５にデ
ータを与えることもできる。ＡＬＵ２０１は、レジスタ
２０２〜２０４からそれぞれライン２１０〜２１２を介
して入力を受けることができる。レジスタ２０６は、Ａ
ＬＵ２０１からライン２１３を介して入力を受ける。レ
ジスタ２０７および２０８は、いずれも図１に示すＶＢ
Ｃ１０１およびＩＳＵ１０２からそれぞれライン１１５
および１１４を介して入力を受ける。
ック図である図２を参照すると、演算・論理装置（ＡＬ
Ｕ）２０１ならびに先入れ先出し（ＦＩＦＯ）レジスタ
２０２、２０３、２０４、２０５、２０６、２０７およ
び２０８が示されている。各レジスタ２０２〜２０８は
単方向性であり、それぞれが別々の入力ラインおよび出
力ラインを有している。ピクセル母線２０９が、レジス
タ２０２〜２０８を一斉に、図１のＥＷＵ１０５にある
種々の編集ウィンドーレジスタ（図２には示さず）に結
合している。編集ウィンドーレジスタは双方向性であ
り、したがって、レジスタ２０６〜２０８からデータを
取り込むこともできるし、レジスタ２０２〜２０５にデ
ータを与えることもできる。ＡＬＵ２０１は、レジスタ
２０２〜２０４からそれぞれライン２１０〜２１２を介
して入力を受けることができる。レジスタ２０６は、Ａ
ＬＵ２０１からライン２１３を介して入力を受ける。レ
ジスタ２０７および２０８は、いずれも図１に示すＶＢ
Ｃ１０１およびＩＳＵ１０２からそれぞれライン１１５
および１１４を介して入力を受ける。
【００３９】作動中、ＶＢＣ１０１からのデータ流はレ
ジスタ２０７および２０８に達する。以下に詳述する指
示がＡＬＵ２０１に命令して、データをレジスタ２０７
および２０８からＥＷＵ１０５中の特定の編集ウィンド
ーに移動させる。この指示はさらに、そのオペランドに
依存しながら、データを編集ウィンドーから特定のレジ
スタに動かしたり、ある特定のレジスタから別のレジス
タに動かしたり、編集ウィンドーとＡＬＵとの間で行き
来させたりすることができる。このようにして、実時間
に到着するビデオデータを動かし、処理して、一つのビ
デオ出力流を生成し、これをレジスタ２０５からライン
１１３を介してＶＢＣ１０１に送ることができる。ＡＬ
Ｕ１０２は、ＶＰＵ１０３がレジスタ２０２〜２０４に
記憶されたデータに対して演算・論理処理を実施するこ
とを可能にする。実際には、汎用のマイクロプロセッサ
に利用しうる一般的な演算（とりわけ加算、減算、論理
積、論理和、排他的論理和および否定）を利用すること
ができる。これらの演算は、特定のピクセルもしくはピ
クセル群の属性（色、輝度、クロミナンスなど）を表す
バイトに適用されると、出力信号に変化が現れるように
そのような属性を変化させ、それにより、出力されたフ
レームの見かけを変化させる。このような変化は、ディ
ゾルブであるか、重畳であるか、その他の方法で入力信
号を合成したものであるかにかかわりない。
ジスタ２０７および２０８に達する。以下に詳述する指
示がＡＬＵ２０１に命令して、データをレジスタ２０７
および２０８からＥＷＵ１０５中の特定の編集ウィンド
ーに移動させる。この指示はさらに、そのオペランドに
依存しながら、データを編集ウィンドーから特定のレジ
スタに動かしたり、ある特定のレジスタから別のレジス
タに動かしたり、編集ウィンドーとＡＬＵとの間で行き
来させたりすることができる。このようにして、実時間
に到着するビデオデータを動かし、処理して、一つのビ
デオ出力流を生成し、これをレジスタ２０５からライン
１１３を介してＶＢＣ１０１に送ることができる。ＡＬ
Ｕ１０２は、ＶＰＵ１０３がレジスタ２０２〜２０４に
記憶されたデータに対して演算・論理処理を実施するこ
とを可能にする。実際には、汎用のマイクロプロセッサ
に利用しうる一般的な演算（とりわけ加算、減算、論理
積、論理和、排他的論理和および否定）を利用すること
ができる。これらの演算は、特定のピクセルもしくはピ
クセル群の属性（色、輝度、クロミナンスなど）を表す
バイトに適用されると、出力信号に変化が現れるように
そのような属性を変化させ、それにより、出力されたフ
レームの見かけを変化させる。このような変化は、ディ
ゾルブであるか、重畳であるか、その他の方法で入力信
号を合成したものであるかにかかわりない。
【００４０】ＶＰＵ１０３の一つの重要な特徴は、これ
が、レジスタ２０７、２０８が処理すべきデータをいつ
有しているかを決定する能力を有することである。ビデ
オデータは実時間に到着し、ＶＰＵ１０３を駆動するク
ロックと同期していないため、特定の指令がＶＰＵ１０
３に命令して、取り出されるべきデータをまだ受け取っ
ていない特定のレジスタからそのデータを取り出させる
ということが起こりうる。ＡＬＵ２０１は、レジスタを
継続的にポーリングして、それらのレジスタがまだ未処
理のデータを含むかどうかを調べる。まだ実行すること
ができない指令に達すると、ＶＰＵ１０３はその指令を
未処理として単にマークし、代わりに用意ができている
次の指令を処理する。ＶＰＵ１０３は、その各指令をル
ープにおいて実施するため、ループを次に通過する際に
もう一度そのマークした指令を処理する機会を得る。こ
のようにして、ＶＰＵ１０３は、特定のデータが到着す
るのを待つ必要がなく、ただ処理を続けるだけである。
実際には、データは常に１サイクル内に到着する。換言
すると、ＶＰＵ１０３は、異なる時間に、同じループの
異なるサイクルにおいてデータを処理していることがで
きる。この特徴により、ＶＰＵ１０３はデータをより効
率的に処理することができる。
が、レジスタ２０７、２０８が処理すべきデータをいつ
有しているかを決定する能力を有することである。ビデ
オデータは実時間に到着し、ＶＰＵ１０３を駆動するク
ロックと同期していないため、特定の指令がＶＰＵ１０
３に命令して、取り出されるべきデータをまだ受け取っ
ていない特定のレジスタからそのデータを取り出させる
ということが起こりうる。ＡＬＵ２０１は、レジスタを
継続的にポーリングして、それらのレジスタがまだ未処
理のデータを含むかどうかを調べる。まだ実行すること
ができない指令に達すると、ＶＰＵ１０３はその指令を
未処理として単にマークし、代わりに用意ができている
次の指令を処理する。ＶＰＵ１０３は、その各指令をル
ープにおいて実施するため、ループを次に通過する際に
もう一度そのマークした指令を処理する機会を得る。こ
のようにして、ＶＰＵ１０３は、特定のデータが到着す
るのを待つ必要がなく、ただ処理を続けるだけである。
実際には、データは常に１サイクル内に到着する。換言
すると、ＶＰＵ１０３は、異なる時間に、同じループの
異なるサイクルにおいてデータを処理していることがで
きる。この特徴により、ＶＰＵ１０３はデータをより効
率的に処理することができる。
【００４１】ＶＰＵ１０３の作動にとって非常に重要な
もう一つの特徴は、そのクロック速度が、データがソー
スから出る速度の倍数に設定されていることである。こ
のようにして、ＶＰＵ１０３は、データを時分割的に処
理することができ、そのため、各データを同時進行的に
処理しているように見える。この特徴が上述の指令スキ
ップの特徴と調和的に働き、いかなる場合にもＶＰＵ１
０３が入データを実時間に扱うことができるように見せ
る。
もう一つの特徴は、そのクロック速度が、データがソー
スから出る速度の倍数に設定されていることである。こ
のようにして、ＶＰＵ１０３は、データを時分割的に処
理することができ、そのため、各データを同時進行的に
処理しているように見える。この特徴が上述の指令スキ
ップの特徴と調和的に働き、いかなる場合にもＶＰＵ１
０３が入データを実時間に扱うことができるように見せ
る。
【００４２】次に、図２のＡＬＵ２０１の一部であるシ
ーケンサ動的制御装置のフローチャートである図３を参
照すると、入口点（マスタスパン状態制御と呼ばれ、こ
こではＭＳＳＣ１およびＭＳＳＣ２と呼び、合わせてＭ
ＳＳＣｎと呼ぶ）が示されている。入口点の後には、レ
ジスタにある、順番に処理されるスパン状態指令（ＳＳ
Ｉ）が続く。最後に、条件が満たされたときに特定のル
ープからの出口を提供する終了点に達する。
ーケンサ動的制御装置のフローチャートである図３を参
照すると、入口点（マスタスパン状態制御と呼ばれ、こ
こではＭＳＳＣ１およびＭＳＳＣ２と呼び、合わせてＭ
ＳＳＣｎと呼ぶ）が示されている。入口点の後には、レ
ジスタにある、順番に処理されるスパン状態指令（ＳＳ
Ｉ）が続く。最後に、条件が満たされたときに特定のル
ープからの出口を提供する終了点に達する。
【００４３】２本のループがあることに注意すること。
１本は、ＭＳＳＣ１に始まる、ビデオの奇数ラインに相
当するループであり、もう１本は、ＭＳＳＣ２に始ま
る、ビデオの偶数ラインに相当するループである。奇数
および偶数のラインは、奇数および偶数のビデオフィー
ルドを形成する。ビデオライン同士は交錯しているた
め、特定のビデオフレームの中の奇数ラインおよび偶数
ラインは異なる時間に処理される。図示するように、処
理は、ビデオの奇数ラインのＭＳＳＣ１に始まり、奇数
ラインを処理する各ＳＳＩを通過し、終了条件が満たさ
れたところで終了する。終了すると、トグル終了点が処
理をＭＳＳＣ２に回して、ビデオの奇数ラインの処理に
備える。処理はＭＳＳＣ２においてその終了条件が満た
されるまで継続し、その後で再度ＭＳＳＣ１に戻る。
１本は、ＭＳＳＣ１に始まる、ビデオの奇数ラインに相
当するループであり、もう１本は、ＭＳＳＣ２に始ま
る、ビデオの偶数ラインに相当するループである。奇数
および偶数のラインは、奇数および偶数のビデオフィー
ルドを形成する。ビデオライン同士は交錯しているた
め、特定のビデオフレームの中の奇数ラインおよび偶数
ラインは異なる時間に処理される。図示するように、処
理は、ビデオの奇数ラインのＭＳＳＣ１に始まり、奇数
ラインを処理する各ＳＳＩを通過し、終了条件が満たさ
れたところで終了する。終了すると、トグル終了点が処
理をＭＳＳＣ２に回して、ビデオの奇数ラインの処理に
備える。処理はＭＳＳＣ２においてその終了条件が満た
されるまで継続し、その後で再度ＭＳＳＣ１に戻る。
【００４４】上述の指令スキップの特徴を思い出すと、
例えば、指令ＳＳＩ１４がマークされて、次にループを
通過する際に実行されることになっているならば、この
ループは、指令ＳＳＩ１４が処理され、偶数ライン中に
処理すべきデータがなくなったときまで処理を終了する
ことはない。
例えば、指令ＳＳＩ１４がマークされて、次にループを
通過する際に実行されることになっているならば、この
ループは、指令ＳＳＩ１４が処理され、偶数ライン中に
処理すべきデータがなくなったときまで処理を終了する
ことはない。
【００４５】次に、シーケンサ動的制御装置のメモリレ
ジスタを示す図４を参照すると、レジスタ００〜１５の
中にあるＳＳＩ指令が、それらの相当するＭＳＳＣｎ、
ＭおよびＢＴＮ制御とともに示されている。ＳＳＩ中の
プログラム流を制御するものが三つある。ＳＳＩ中のＢ
ＴＮフィールドおよびＭフィールドならびにシーケンサ
マスタ制御レジスタ中のＭＳＳＣ１フィールドおよびＭ
ＳＳＣ２フィールドである。シーケンサは、ＭＳＳＣ１
処理とＭＳＳＣ２処理との間をトグルする。ＭＳＳＣ１
およびＭＳＳＣ２は、ＳＳＩ装置中の絶対アドレスであ
り、ベクトルとしては扱われない。
ジスタを示す図４を参照すると、レジスタ００〜１５の
中にあるＳＳＩ指令が、それらの相当するＭＳＳＣｎ、
ＭおよびＢＴＮ制御とともに示されている。ＳＳＩ中の
プログラム流を制御するものが三つある。ＳＳＩ中のＢ
ＴＮフィールドおよびＭフィールドならびにシーケンサ
マスタ制御レジスタ中のＭＳＳＣ１フィールドおよびＭ
ＳＳＣ２フィールドである。シーケンサは、ＭＳＳＣ１
処理とＭＳＳＣ２処理との間をトグルする。ＭＳＳＣ１
およびＭＳＳＣ２は、ＳＳＩ装置中の絶対アドレスであ
り、ベクトルとしては扱われない。
【００４６】ＳＳＩ中のＭフィールドがループ出口点に
フラグを立てる。ＳＳＩ装置は、ビデオフィールドトグ
ル状態を検出するごとに、ＢＴＮフィールドによって指
示される指令を取り込み、Ｍ＝１の指令を見つけるまで
それらを実行し続ける。ＳＳＩは、Ｍ＝１の指令を実行
したのち、他のＭＳＳＣループに分岐する。各ＭＳＳＣ
ループは出口点（すなわちＭ＝１の指令）を有しなけれ
ばならない。さもなければ、シーケンサが両方のビデオ
フィールドを同じＭＳＳＣループによって処理してしま
うことになる。
フラグを立てる。ＳＳＩ装置は、ビデオフィールドトグ
ル状態を検出するごとに、ＢＴＮフィールドによって指
示される指令を取り込み、Ｍ＝１の指令を見つけるまで
それらを実行し続ける。ＳＳＩは、Ｍ＝１の指令を実行
したのち、他のＭＳＳＣループに分岐する。各ＭＳＳＣ
ループは出口点（すなわちＭ＝１の指令）を有しなけれ
ばならない。さもなければ、シーケンサが両方のビデオ
フィールドを同じＭＳＳＣループによって処理してしま
うことになる。
【００４７】ＳＳＩ中のＢＴＮフィールドは、ステップ
またはブランチのベクトルである。取り込み、実行すべ
き次の指令は、現在の指令からＢＴＮ＋１だけ変位した
ところにある。ＢＴＮ＝０ならば、シーケンサは次の指
令にステップするだけである。ＢＴＮ＝３１ならば、シ
ーケンサは現在の指令にロックし、再プログラムされる
かオフにされるまで、その指令を繰り返す。
またはブランチのベクトルである。取り込み、実行すべ
き次の指令は、現在の指令からＢＴＮ＋１だけ変位した
ところにある。ＢＴＮ＝０ならば、シーケンサは次の指
令にステップするだけである。ＢＴＮ＝３１ならば、シ
ーケンサは現在の指令にロックし、再プログラムされる
かオフにされるまで、その指令を繰り返す。
【００４８】
【発明の効果】前述したことから、記載の本発明が、入
デジタルビデオ信号の各部分を受け、記憶し、操作する
ための一組の指令のもとに作動するマイクロプロセッサ
と、ある特定の指令が加えられるべき特定の部分がまだ
記憶されていない場合に、その指令の実行を遅延させる
ための、マイクロプロセッサに結合された遅延回路とを
含む新規なＶＰＵを提供するということが明らかであ
る。
デジタルビデオ信号の各部分を受け、記憶し、操作する
ための一組の指令のもとに作動するマイクロプロセッサ
と、ある特定の指令が加えられるべき特定の部分がまだ
記憶されていない場合に、その指令の実行を遅延させる
ための、マイクロプロセッサに結合された遅延回路とを
含む新規なＶＰＵを提供するということが明らかであ
る。
【００４９】本発明およびその利点を詳細に記載してき
たが、請求の範囲に定める本発明の真髄および範囲から
逸脱することなく、種々の変形、代用および変更を本発
明に加えうるということを理解すべきである。
たが、請求の範囲に定める本発明の真髄および範囲から
逸脱することなく、種々の変形、代用および変更を本発
明に加えうるということを理解すべきである。
【図１】デジタルＶＰＵを含むデジタルビデオ編集シス
テムのブロック図である。
テムのブロック図である。
【図２】図１のデジタルＶＰＵのブロック図である。
【図３】デジタルＶＰＵの一部であるシーケンサ動的制
御装置のフローチャートである。
御装置のフローチャートである。
【図４】シーケンサ動的制御装置のメモリレジスタを示
す図である。
す図である。
１００ ビデオ編集用処理装置（ＶＥＰ） １０１ ビデオ母線制御装置（ＶＢＣ） １０２ 入力縮尺装置（ＩＳＵ） １０３ ビデオ処理装置（ＶＰＵ） ２０１ 演算・論理装置（ＡＬＵ） ２０２〜２０８ 先入れ先出し（ＦＩＦＯ）レジスタ
Claims (35)
- 【請求項１】 デジタルビデオ信号の各部分を受け、記
憶するためのメモリと、 ある特定の指令が加えられるべき特定の部分がまだ記憶
されていない場合にその指令の実行を遅延させるための
手段を含む、記憶された該部分に加わる指令を処理する
ための演算・論理装置とを含むことを特徴とするビデオ
処理装置。 - 【請求項２】 デジタル化ビデオ信号を実時間に処理す
る請求項１記載のビデオ処理装置。 - 【請求項３】 多数のデジタルデータ流を処理する請求
項２記載のビデオ処理装置。 - 【請求項４】 一つのデジタル流の多数の画素を同時に
処理する請求項３記載のビデオ処理装置。 - 【請求項５】 一つのデジタル流の１６個の画素を同時
に処理する請求項４記載のビデオ処理装置。 - 【請求項６】 縮尺された入ビデオデータを受信する請
求項５記載のビデオ処理装置。 - 【請求項７】 汎用コンピュータとともに作動する請求
項６記載のビデオ処理装置。 - 【請求項８】 汎用マイクロコンピュータとともに作動
する請求項７記載のビデオ処理装置。 - 【請求項９】 一つのチップに配設された専用のビデオ
処理装置からなる請求項８記載のビデオ処理装置。 - 【請求項１０】 見る人が多数のビデオ信号をコンピュ
ータモニタ画面上で同時に見て、ビデオデータを下見
し、それをいかに処理すべきかを最善に決定することが
できるようにする請求項９記載のビデオ処理装置。 - 【請求項１１】 二つの別々のデジタル化ビデオ信号を
受けるための手段と、該デジタル化ビデオ信号の各部分
を別々に記憶するための手段と、該部分に論理演算を実
施して、それにより、該別々のデジタル化ビデオ信号を
合成して一つのデジタル化ビデオ信号にするための手段
とからなる請求項１０記載のビデオ処理装置。 - 【請求項１２】 入デジタルビデオ信号の各部分を受
け、記憶し、操作するための一組の指令のもとに作動す
るマイクロプロセッサと、 ある特定の指令が加えられるべき特定の部分がまだ記憶
されていない場合にその指令の実行を遅延させるため
の、該マイクロプロセッサに結合された遅延回路とを含
むことを特徴とするビデオ処理装置。 - 【請求項１３】 デジタル化ビデオ信号を実時間に処理
する請求項１２記載のビデオ処理装置。 - 【請求項１４】 多数のデジタルデータ流を処理する請
求項１３記載のビデオ処理装置。 - 【請求項１５】 一つのデジタル流の多数の画素を同時
に処理する請求項１４記載のビデオ処理装置。 - 【請求項１６】 一つのデジタル流の１６個の画素を同
時に処理する請求項１５記載のビデオ処理装置。 - 【請求項１７】 縮尺された入ビデオデータを受信する
請求項１６記載のビデオ処理装置。 - 【請求項１８】 汎用コンピュータとともに作動する請
求項１７記載のビデオ処理装置。 - 【請求項１９】 汎用マイクロコンピュータとともに作
動する請求項１８記載のビデオ処理装置。 - 【請求項２０】 一つのチップに配設された専用のビデ
オ処理装置からなる請求項１９記載のビデオ処理装置。 - 【請求項２１】 見る人が多数のビデオ信号をコンピュ
ータモニタ画面上で同時に見て、ビデオデータを下見
し、それをいかに処理すべきかを最善に決定することが
できるようにする請求項２０記載のビデオ処理装置。 - 【請求項２２】 二つの別々のデジタル化ビデオ信号を
受けるための手段と、該デジタル化ビデオ信号の各部分
を別々に記憶するための手段と、該部分に論理演算を実
施して、それにより、該別々のデジタル化ビデオ信号を
合成して一つのデジタル化ビデオ信号にするための手段
とからなる請求項２１記載のビデオ処理装置。 - 【請求項２３】 デジタル化信号を受けるための手段
と、 該デジタル化信号の各部分を記憶するための手段と、 連続的に処理されるループの論理演算を、各論理演算が
次に実施すべき論理演算を示しながら、該部分に対して
実施するための手段とを含むことを特徴とするマイクロ
プロセッサ。 - 【請求項２４】 該実施手段が、論理演算のループを２
本しか有していない請求項２３記載のマイクロプロセッ
サ。 - 【請求項２５】 該ループが、一定の条件が存在すると
きに特定のループからの出口を提供するための終了点を
含む請求項２３記載のマイクロプロセッサ。 - 【請求項２６】 該特定のループからの該出口が別のル
ープへの入口になる請求項２５記載のマイクロプロセッ
サ。 - 【請求項２７】 該デジタル化ビデオ信号を実時間に処
理する請求項２６記載のマイクロプロセッサ。 - 【請求項２８】 多数のデジタルデータ流を処理する請
求項２７記載のマイクロプロセッサ。 - 【請求項２９】 一つのデジタル流の多数の要素を同時
に処理する請求項２８記載のマイクロプロセッサ。 - 【請求項３０】 二つの別々のデジタル化信号を受ける
ための手段と、該デジタル化信号の各部分を別々に記憶
するための手段と、該部分に論理演算を実施して、それ
により、該別々のデジタル化信号を合成して一つのデジ
タル化信号にするための手段とからなる請求項２９記載
のビデオ処理装置。 - 【請求項３１】 デジタル化ビデオ信号を処理する請求
項３０記載のマイクロプロセッサ。 - 【請求項３２】 一つのデジタル流の１６個の画素を同
時に処理する請求項３１記載のマイクロプロセッサ。 - 【請求項３３】 縮尺された入ビデオデータを受信し
て、該データをより効率的に処理することができるよう
にする請求項３２記載のマイクロプロセッサ。 - 【請求項３４】 一つのチップに配設された専用のビデ
オ処理装置からなる請求項３３記載のマイクロプロセッ
サ。 - 【請求項３５】 見る人が多数のビデオ信号をコンピュ
ータモニタ画面上で同時に見て、ビデオデータを下見
し、それをいかに処理すべきかを最善に決定することが
できるようにする請求項３４記載のマイクロプロセッ
サ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US84221692A | 1992-02-26 | 1992-02-26 | |
| US07/842216 | 1992-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0654288A true JPH0654288A (ja) | 1994-02-25 |
| JP3086990B2 JP3086990B2 (ja) | 2000-09-11 |
Family
ID=25286790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05059411A Expired - Lifetime JP3086990B2 (ja) | 1992-02-26 | 1993-02-25 | デジタルビデオ編集用処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5440683A (ja) |
| EP (1) | EP0558208B1 (ja) |
| JP (1) | JP3086990B2 (ja) |
| DE (1) | DE69322532T2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5649171A (en) * | 1991-04-12 | 1997-07-15 | Accom, Inc. | On-line video editing system |
| US5581784A (en) * | 1992-11-17 | 1996-12-03 | Starlight Networks | Method for performing I/O's in a storage system to maintain the continuity of a plurality of video streams |
| US6073158A (en) * | 1993-07-29 | 2000-06-06 | Cirrus Logic, Inc. | System and method for processing multiple received signal sources |
| JPH07220452A (ja) * | 1993-12-17 | 1995-08-18 | Imix Inc | ビデオ編集及び実時間処理のための方法及び装置 |
| US5732239A (en) * | 1994-05-19 | 1998-03-24 | Starlight Networks | Method for operating a disk storage system which stores video data so as to maintain the continuity of a plurality of video streams |
| US5802394A (en) * | 1994-06-06 | 1998-09-01 | Starlight Networks, Inc. | Method for accessing one or more streams in a video storage system using multiple queues and maintaining continuity thereof |
| US6888998B1 (en) * | 1994-11-28 | 2005-05-03 | Sony Corporation | Data recording and reproducing apparatus having a data transferring device for selectively transferring data between multiple data recording and reproducing devices |
| US5611041A (en) * | 1994-12-19 | 1997-03-11 | Cirrus Logic, Inc. | Memory bandwidth optimization |
| US5598525A (en) | 1995-01-23 | 1997-01-28 | Cirrus Logic, Inc. | Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems |
| US6204864B1 (en) * | 1995-06-07 | 2001-03-20 | Seiko Epson Corporation | Apparatus and method having improved memory controller request handler |
| US5673204A (en) * | 1995-07-06 | 1997-09-30 | Sun Microsystems, Inc. | Loopback video preview for a computer display |
| US5805173A (en) * | 1995-10-02 | 1998-09-08 | Brooktree Corporation | System and method for capturing and transferring selected portions of a video stream in a computer system |
| US5940610A (en) * | 1995-10-05 | 1999-08-17 | Brooktree Corporation | Using prioritized interrupt callback routines to process different types of multimedia information |
| US5748968A (en) * | 1996-01-05 | 1998-05-05 | Cirrus Logic, Inc. | Requesting device capable of canceling its memory access requests upon detecting other specific requesting devices simultaneously asserting access requests |
| JPH10210465A (ja) | 1997-01-23 | 1998-08-07 | Hitachi Ltd | 符号列編集装置、画像符号化信号復号化装置、および、動画符号化信号復号化装置 |
| US20040022202A1 (en) | 2002-08-05 | 2004-02-05 | Chih-Lung Yang | Method and apparatus for continuously receiving images from a plurality of video channels and for alternately continuously transmitting to each of a plurality of participants in a video conference individual images containing information concerning each of said video channels |
| US6535240B2 (en) | 2001-07-16 | 2003-03-18 | Chih-Lung Yang | Method and apparatus for continuously receiving frames from a plurality of video channels and for alternately continuously transmitting to each of a plurality of participants in a video conference individual frames containing information concerning each of said video channels |
| EP1294185A1 (de) * | 2001-08-24 | 2003-03-19 | Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. | Fernsehsystem |
| US7492387B2 (en) * | 2002-08-05 | 2009-02-17 | Chih-Lung Yang | Implementation of MPCP MCU technology for the H.264 video standard |
| EP1416393B1 (en) | 2002-11-01 | 2008-08-13 | STMicroelectronics Limited | Processor interface having a stream register and a FIFO |
| US7567256B2 (en) * | 2004-03-31 | 2009-07-28 | Harris Corporation | Method and apparatus for analyzing digital video using multi-format display |
| US7613346B2 (en) | 2005-05-27 | 2009-11-03 | Ati Technologies, Inc. | Compositing in multiple video processing unit (VPU) systems |
| US8064986B2 (en) * | 2005-11-23 | 2011-11-22 | General Electric Company | Method and system for displaying a cine loop formed from combined 4D volumes |
| US20080124050A1 (en) * | 2006-09-07 | 2008-05-29 | Joseph Deschamp | Method and Apparatus for Processing Digital Program Segments |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4730212A (en) * | 1984-01-04 | 1988-03-08 | Itek Corporation | Realtime digital diagnostic image processing system |
| JPH0712206B2 (ja) * | 1984-10-01 | 1995-02-08 | 日本放送協会 | 映像信号処理用基本装置 |
| JPS6275860A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | デ−タ転送制御装置 |
| CA1258912A (en) * | 1986-11-20 | 1989-08-29 | Stephen J. King | Interactive real-time video processor with zoom, pan and scroll capability |
| US4916640A (en) * | 1987-06-03 | 1990-04-10 | Allen-Bradley Company, Inc. | Video image processing system |
| US5093750A (en) * | 1987-11-06 | 1992-03-03 | Samsung Electronics Co., Ltd. | System for recording/reproducing video data on or from a tape medium for storing digital signals and method therein |
| US5088053A (en) * | 1987-11-16 | 1992-02-11 | Intel Corporation | Memory controller as for a video signal processor |
| US5136717A (en) * | 1988-11-23 | 1992-08-04 | Flavors Technology Inc. | Realtime systolic, multiple-instruction, single-data parallel computer system |
| US5051845A (en) * | 1989-04-27 | 1991-09-24 | Gardner Larry J | Closed-loop post production process |
| US4970663A (en) * | 1989-04-28 | 1990-11-13 | Avid Technology, Inc. | Method and apparatus for manipulating digital video data |
| US5210836A (en) * | 1989-10-13 | 1993-05-11 | Texas Instruments Incorporated | Instruction generator architecture for a video signal processor controller |
| US5227863A (en) * | 1989-11-14 | 1993-07-13 | Intelligent Resources Integrated Systems, Inc. | Programmable digital video processing system |
| US5197140A (en) * | 1989-11-17 | 1993-03-23 | Texas Instruments Incorporated | Sliced addressing multi-processor and method of operation |
| US5226125A (en) * | 1989-11-17 | 1993-07-06 | Keith Balmer | Switch matrix having integrated crosspoint logic and method of operation |
| US5189516A (en) * | 1990-04-23 | 1993-02-23 | The Grass Valley Group, Inc. | Video preview system for allowing multiple outputs to be viewed simultaneously on the same monitor |
| JPH0453371A (ja) * | 1990-06-21 | 1992-02-20 | Matsushita Electric Ind Co Ltd | ディジタルワイプパターン発生装置 |
-
1993
- 1993-02-12 DE DE69322532T patent/DE69322532T2/de not_active Expired - Lifetime
- 1993-02-12 EP EP93301013A patent/EP0558208B1/en not_active Expired - Lifetime
- 1993-02-25 JP JP05059411A patent/JP3086990B2/ja not_active Expired - Lifetime
-
1994
- 1994-10-20 US US08/328,382 patent/US5440683A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69322532D1 (de) | 1999-01-28 |
| JP3086990B2 (ja) | 2000-09-11 |
| DE69322532T2 (de) | 1999-04-29 |
| EP0558208B1 (en) | 1998-12-16 |
| EP0558208A3 (en) | 1994-06-15 |
| EP0558208A2 (en) | 1993-09-01 |
| US5440683A (en) | 1995-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3086990B2 (ja) | デジタルビデオ編集用処理装置 | |
| EP1068723B1 (en) | A multistream switch-based video editing architecture | |
| US5706290A (en) | Method and apparatus including system architecture for multimedia communication | |
| US6847365B1 (en) | Systems and methods for efficient processing of multimedia data | |
| US5446866A (en) | Architecture for transferring pixel streams, without control information, in a plurality of formats utilizing addressable source and destination channels associated with the source and destination components | |
| JPS62253274A (ja) | ビデオスイツチヤのためのデジタルエフエクトル−プ | |
| JP4559976B2 (ja) | 映像合成装置、映像合成方法及び映像合成プログラム | |
| US5684543A (en) | Input and output signal converter with small-sized connection crosspoint | |
| JPH09179537A (ja) | コンピュータ・ディスプレイ用ループバック・ビデオ・プレビュー | |
| US6621499B1 (en) | Video processor with multiple overlay generators and/or flexible bidirectional video data port | |
| EP0122094B1 (en) | Electronic still store with high speed sorting and method of operation | |
| JPH08139994A (ja) | 画像合成システム | |
| WO1999052277A1 (en) | A multi stream video editing system using uncompressed video data for real-time rendering performance, and for non real-time rendering acceleration | |
| JP2004538741A (ja) | 複数セットの多重チャネルデジタル画像を組み合わせる方法及びバスインタフェース技術 | |
| EP0518500B1 (en) | Video mixers | |
| WO1993015453A1 (en) | Personal computer apparatus for digital video and audio manipulation | |
| JP2592983B2 (ja) | テレビ会議方式 | |
| KR100378706B1 (ko) | 디지털 영상 시스템의 다 채널 지원 장치 및 그 방법 | |
| JP2515174B2 (ja) | 多元テレビ会議システム | |
| JPH03114096A (ja) | 画像復号化装置 | |
| JP2746724B2 (ja) | 表示画像の信号処理装置 | |
| Read et al. | Implementing a videoconferencing system based on a single‐chip signal and image processor | |
| JPS6386992A (ja) | 多地点間テレビ会議表示方式 | |
| JPH0759004A (ja) | 多画面表示装置 | |
| JPS60248078A (ja) | テレビジヨン映像監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |