JPH0446456B2 - - Google Patents

Info

Publication number
JPH0446456B2
JPH0446456B2 JP59125163A JP12516384A JPH0446456B2 JP H0446456 B2 JPH0446456 B2 JP H0446456B2 JP 59125163 A JP59125163 A JP 59125163A JP 12516384 A JP12516384 A JP 12516384A JP H0446456 B2 JPH0446456 B2 JP H0446456B2
Authority
JP
Japan
Prior art keywords
resin
header
main surface
groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59125163A
Other languages
English (en)
Other versions
JPS615529A (ja
Inventor
Minoru Suda
Masao Yamaguchi
Nobukatsu Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12516384A priority Critical patent/JPS615529A/ja
Publication of JPS615529A publication Critical patent/JPS615529A/ja
Publication of JPH0446456B2 publication Critical patent/JPH0446456B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は実装時絶縁処理を施すことなく直接実
装できる絶縁型半導体装置に関する。
〔背景技術〕
従来、半導体装置のパツケージング技術とし
て、量産性に優れたトランスフアレジンモールド
(モールド)技術が多用されている。また、レジ
ンパツケージ型の半導体装置の一つとして、電子
材料,1981年,11月号,42〜46頁における横沢等
による“パワートランジスタ用封止樹脂”と題す
る文献において論じられるように、絶縁型半導体
装置が知られている。この絶縁型半導体装置は、
従来のこの種(TO220型)の半導体装置におけ
る実装作業の煩わしさを軽減するべく開発された
ものであつて、実装時、ヘツダに設けられた取付
孔に絶縁管を挿入する手間暇を削減するために取
付孔の内周面をレジンで被うとともに、ヘツダの
裏面にマイカ等の絶縁板を介在させて取付板に半
導体装置を固定する手間暇を削減するために、ヘ
ツダの裏面をレジンで被つた構造となつている。
また、この絶縁型半導体装置におけるヘツダ裏面
側のレジン厚みは、所望絶縁破壊電圧を維持する
ことを限度として放熱性を良好とするために、で
きる限り薄いことが望ましく、前記文献にも記載
されているように、その厚みはたとえば、0.35〜
0.45mm程度となつている。さらに、この絶縁型半
導体装置は、ヘツダとレジンとの界面を伝わつて
侵入する酸化性物質(水分,酸素等のガス)の侵
入を阻止させるために、出来得る限りのヘツダ部
分をレジンで被つた構造となつている。
一方、本出願人も同様な絶縁型半導体装置を開
発しているが、この場合、第1図に示すように、
絶縁型半導体装置はその製造において、ヘツダ1
の主面および裏面側におけるレジンの充填速度が
同等になるようにして良好なパツケージが行われ
るようにするため、ヘツダ1の主面側のパツケー
ジ2のレジン厚さは、チツプ3を被うパツケージ
部分は厚く(たとえば、2mm程度)、ネジ挿入孔
4を有する部分のパツケージの厚さは薄く(0.6
mm前後)形成される。なお、図中、5はリードで
ある。
しかし、ネジ6を挿入するネジ挿入孔4を構成
する部分のレジンの厚さが薄いことは、絶縁型半
導体装置を取付板7にネジ6およびナツト8を用
いて実装する際、必要以上の大きさ力でネジ6を
締め付けたりすると、薄いレジン部分は押し潰さ
れてクラツク等が発生したり、部分的に剥離した
りして耐湿性が低下することが本発明者によりあ
きらかとされた。このため、絶縁型半導体装置の
実装時には加減をしてネジ締めをしなければなら
ない等の注意が必要となる。
〔発明の目的〕
本発明の目的は、絶縁型半導体装置の実装時の
ネジ締め付けによる半導体チツプへのストレス緩
和およびレジン本体に設けられた溝の底部でのレ
ジンクラツクを防止することが可能な技術を提供
することにある。
本発明の他の目的は、実装時の絶縁型半導体装
置の信頼性を向上することが可能な技術を提供す
ることにある。
本発明の前記ならびにそのほかの目的と新規な
特徴は、本明細書の記述および添付図面からあき
らかになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記のとおりであ
る。
すなわち、金属ヘツダの一主面上に半導体チツ
プが固定され、前記金属ヘツダの一主面に近接し
た位置に複数本のリードのそれぞれの一端が配置
され、それぞれのリードと前記半導体チツプに設
けられた電極とがワイヤーで電気的に接続され、
前記リードの他端が露出され、前記ワイヤ、半導
体チツプおよび金属ヘツダ全体が、前記他の主面
側のレジンの厚みが前記一主面側よりも薄くなる
ようにレジンで覆われた絶縁型半導体装置であつ
て、前記レジンのリード導出方向とは反対側にお
いて前記半導体ペレツトから離間してネジ挿入穴
が設けられ、前記半導体ペレツトと前記ネジ挿入
穴との間で前記ヘツダの一主面上に位置し、前記
リードと交差する方向に溝が設けられ、この溝の
両端部に残つたリブの高さは、前記レジンの一主
面と同一平面から前記溝の底面よりも高い平面ま
での間である。
つまり、前記溝の両端部に残つたリブの高さ
は、レジンの一主面と同一平面である。
また、前記溝の両端部残つたリブの高さは、レ
ジン本体の一主面よりも低く、前記溝の底面より
も高い。
〔実施例〕
第2図は本発明にかかる絶縁型半導体装置の斜
視図である。この絶縁型半導体装置は、ネジ挿入
孔4が設けられるパツケージ2部分のレジンの厚
さを厚くした構造となつていて、実装時のネジ6
の締め付けによつてレジンが損傷を起こさないよ
うになつている。また、パツケージ2において、
レジンモールド時のヘツダ1の主面側と裏面側と
における注入レジンの流速が同一となるように、
ヘツダ1の主面側にはモールド時絞り部分が設け
られるため、モールド後には、パツケージ2の上
部には溝9が生じる。そして、前記ネジ挿入孔4
はネジ取付け側パツケージ部分10の略中央に設
けられている。また、このネジ取付け側パツケー
ジ部分10には、モールド時、ヘツダ1がモール
ド型のキヤビテイの底から浮くようにさせるため
にモールド型に配置された支持突子のために、モ
ールド後はパツケージ2に孔11が存在してしま
う。
この絶縁型半導体装置において、ヘツダ1の裏
面のパツケージ厚さは0.5〜0.6mm程度、ヘツダ1
の主面のパツケージ厚さは前記溝9の底のパツケ
ージ厚さは薄く他の部分は2mm程度となつてい
る。
このような絶縁型半導体装置は、チツプ固定側
とネジ挿入孔形成側との間のヘツダ主面側パツケ
ージ部分には溝が設けられ、ネジ挿入孔が設けら
れたネジ取付け側パツケージ部分はチツプを被う
パツケージ部分と同様にレジンの厚さが厚く設け
られていることから、ネジの締め付け時のレジン
の押し潰し破損が防止できる。
(第1実施例) 第3図は本発明の第1実施例による絶縁型半導
体装置の斜視図、第4図は同じく絶縁型半導体装
置の製造状態を示す斜視図、第5図は第4図の
−線における部分的な断面図、第6図は第4図
の−線における部分的な断面図である。
この実施例の絶縁型半導体装置は実装の信頼性
をさらに向上させたものである。すなわち、前記
本発明にかかる例の構造の絶縁型半導体装置で
は、実装時に用いられる取付板の平坦度が悪いよ
うな場合、前記溝9部分に対応するヘツダ1の主
面側のレジンの厚さが、たとえば、0.5〜0.6mm程
度と薄いため、ネジ6の締め付けによつて、溝9
に対応するヘツダ1の主面側のレジンにクラツク
が入つたりすることもある。そこで、この実施例
では、前記溝9に対応するパツケージ部分の補強
が図られた絶縁型半導体装置を提供するものであ
る。
本実施例の絶縁型半導体装置(絶縁型パワート
ランジスタ)は、第3図に示されるように、レジ
ンからなるパツケージ2と、このパツケージ2の
一端面から突出する3本のリード5と、からなつ
ている。前記パツケージ2はその中間に両端が有
限の溝9が設けられている。この溝9はパツケー
ジ2の幅員方向に沿つて設けられ、後述するよう
に、チツプ取付け(チツプ固定)領域とネジ挿入
孔が設けられた領域とを区分けするような位置に
設けられている。また、前記溝9の両端部分はチ
ツプ取付け領域と同様に厚く形成され、補強部材
としてのリブ12を構成している。また、ネジ取
付け側パツケージ部分10の略中央には、ネジ挿
入孔4が設けられている。また、このネジ取付け
側パツケージ部分10にはモールド時に生じてし
まう孔11が存在している。この孔11はモール
ド時にヘツダ1を支持する突子がモールド後に取
り除かれることによつて生じることから、ヘツダ
1の主面および裏面側にそれぞれ発生する。実施
例ではパツケージ2の主面および裏面にそれぞれ
二つ宛存在している。
つぎに、第4図〜第6図を参照しながら、この
トランジスタの製造方法について説明し、さら
に、トランジスタの細部について説明する。
このトランジスタの組立にあつては、第4図で
示すようなリードフレーム13が用いられる。こ
のリードフレーム13は放熱性の優れた金属板、
たとえば、鉄−ニツケル系合金,銅系合金等の
0.1〜0.25mm程度の厚さの薄い金属板をエツチン
グあるいはプレス等によつて所望パターンに形成
するとともに、プレス成型することによつて得ら
れる。すなわち、リードフレーム13は細い枠部
14と、この枠部14の一側から平行に延在する
3本のリード5を有している。3本のリード5は
前記枠部14と平行に延在する細いダム片15に
よつて連結されている。このダム片15はリード
フレーム13の取扱時には補強部材の役割を果た
し、レジンモールド時には注入されたレジンの流
出を防ぐダムの役割を果たす。両側のリード5の
先端部分は両側に僅かに張り出して幅広となり、
ワイヤ接続部16を構成している。ワイヤ接続部
16の張り出しはパツケージ2のレジン部分に張
り出し部分が喰い込んでパツケージ2からリード
5が抜けないようにするためである。
一方、中央のリード5は下方に一段折れ曲が
り、幅広のヘツダ1に連結されている。このヘツ
ダ1のリード5との連結側はチツプ(半導体素
子)3を固定するチツプ取付領域17となつてい
る。また、ヘツダ1の他端部分はその両端から細
いアーム18を有している。このアーム18は途
中から階段状に一段高く延在し、モールド時のヘ
ツダ1のモールド高さを規定する高さ規定片19
となつている。なお、一対のアーム18間の空間
部分にはネジ挿入孔形成用空間20となつてい
る。
このようなリードフレーム13を用いてトラン
ジスタを組み立てる場合には、第4図に示すよう
に、リードフレーム13のチツプ取付領域(チツ
プ固定領域)17にチツプ3が最初に固定され
る。つぎに、チツプ3の電極と各リード5とはワ
イヤ21で接続される。その後、このリードフレ
ーム13は、第5図および第6図に示されるよう
に、モールド型22の上型23と下型24との間
に挟持される。上型23と下型24とによつて形
成されるキヤビテイ25内には、リードフレーム
13のダム片15よりも先端となる部分、すなわ
ち、ヘツダ1,ワイヤ接続部16等が納まる。そ
して、ヘツダ1端に位置するゲート26から溶け
たレジン27がキヤビテイ25内に圧入される。
この際、レジン27はヘツダ1の裏面側にも確実
に注入する必要があることから、ヘツダ1から延
在する高さ規定片19は上型23および下型24
から突出する支持突子28,29によつて支持さ
れる。キヤビテイ25の底面とヘツダ1の裏面と
の間隔は、製造された絶縁型トランジスタが所望
の耐絶縁破壊電圧を維持できるように、たとえ
ば、0.4mmとなつている。また、一対のアーム1
8間のキヤビテイ25部分には円柱体30が位置
している。この円柱体30はモールド型22の上
型23あるいは下型24の一方あるいは両方に分
けて設けられている(この実施例では円柱体30
は上型23に設けられている。)。この円柱体30
が位置する部分はモールド後には、ネジ挿入孔4
となる。したがつて、モールド時、前記ネジ挿入
孔4の内周には耐絶縁破壊層が形成されるよう
に、この円柱体30はヘツダ1の何れの部分にも
接触しないようになつている。また、その離反距
離はヘツダ1の裏面に形成されるレジン27の厚
さと同一あるいはそれ以上厚くなつている。
一方、この実施例では、第6図に示すように、
前記ヘツダ1の主面側中央に対応するキヤビテイ
25部分にレジン27の流れ抵抗が大きくなるよ
うな絞り部31が設けられている。この絞り部3
1は上型23に突出形成された板状のオリフイス
板32の先端(下端)とヘツダ1の主面とによつ
て形成されている。また、第5図に示すように、
このオリフイス板32はキヤビテイ25の両側部
分には、たとえば、数mmの幅に渡つて設けられて
いない。このオリフイス板32が設けられていな
い部分はレジン27が注入され、リブ12を構成
するようになる。前記絞り部31の開口高さは、
ヘツダ1の裏面側の空間に比較してヘツダ1の主
面側に空間が遥かに大きいことから、ヘツダ1の
主面側には大量にレジン27を流し込む必要があ
るため、ヘツダ1の裏面における空間の高さ(厚
さ)の0.4mmよりも大きくなるが、ヘツダ1の裏
面側にレジン27が充満しないうちに、ヘツダ1
の主面側に流れ込んだレジン27がヘツダ1の裏
面側に流れ込むことのないよう、絞り部31で流
入するレジン27の流れを規定する必要がある。
したがつて、このモールド型22によれば、ヘツ
ダ1の裏面側全域にレジン27が流れ込んだ時点
では、ヘツダ1の主面側には引き続いてレジン2
7が流入し続ける状態にある。この結果、絶縁破
壊が生じては困るヘツダ1の裏面側のレジン部分
には、レジン27が流れ合つて来て相互に衝突し
て接触してできるレジン27の流れの突き当たり
部分が存在しなくなる。このレジンの流れの突き
当たり部分は、微視的にはその衝突界面は〓間が
存在するため、耐絶縁性の信頼性は低いことが本
発明者によつて明らかとされている。
つぎに、モールドが終了した後は、リードフレ
ーム13の不用となる部分、すなわち、ダム片1
5、枠部14は切断除去され、第3図に示される
ようなトランジスタが製造される。
(実施例 2) 第7図は本発明の第2実施例の絶縁型半導体装
置の斜視図である。
同図において特徴的なことは、リブ12の高さ
が溝9の底面とパツケージ2上面との間になつて
いて、その高さがチツプ固定側パツケージ部およ
びネジ挿入孔形成側パツケージ部の高さよりも低
くなつているということである。これにより前記
実施例同様の効果、すなわち、レジンクラツクに
強くさらに高信頼性のトランジスタが提供でき
る。さらに注目すべきは、リブ12の高さの選択
によつて、キヤビテイ25内のチツプ取付領域1
7上に充填されるレジン27の充填速度の調節を
行なつている。これによつてさらに信頼性の高い
製品が得られる。
また、以上で説明した実施例において、リブ1
2の形状は、立方体又は直方体で構成されている
が、それには限定されず、台形状円弧状であつて
もよい。
以上の説明からわかるように、前記第1および
第2実施例によれば、以下の作用効果を奏する。
1 本発明の絶縁型のパワートランジスタはネジ
挿入孔4が設けられたパツケージ部分のレジン
の厚さは、2mm程度と厚いことから、パワート
ランジスタの実装時、ネジ6を強く締め付けて
も、レジン部分は締付力によつて押し潰され
て、クラツクが発生したりあるいはレジンが剥
離したりすることがなく、実装の信頼性が高く
なるという効果が得られる。
2 本発明のトランジスタはパツケージに溝が設
けられるが、この溝の溝端にリブが設けられる
構造では、このリブが機械的補強部材として作
用するため、溝9が位置するレジン部分の強度
が向上し、トランジスタの実装時のネジ6の締
め付けによつても薄いレジン部分が損傷するよ
うなことはなくなり、実装の信頼性が高くなる
という効果が得られる。たとえば、パツケージ
2の下面の両側部分にリード5と平行にそれぞ
れ100μmの直径のピアノ線を置き、ネジ6を
10Kg−cmの締め付けトルクで締め付けても前記
溝9に沿うパツケージ2部分にクラツクは発生
しないことが実験により確められた(従来の製
品の場合には、50μmの直径のピアノ線を用い
た締め付け試験で溝9に沿うパツケージ2部分
にクラツクが発生した。)。
3 上記1および2から、本発明のパワートラン
ジスタはその実装時、ネジの締付にそれほど注
意を払わなくとも良くなることから、実装作業
の作業性の向上が図れるという効果が得られ
る。
4 本発明のパワートランジスタはモールド型の
構造によつて、絶縁破壊が生じては困るヘツダ
1の裏面側のレジン部分には、レジン27が流
れ合つて来て相互に衝突して接触してできるレ
ジン27の流れの突き当たり部分が存在しなく
なるため、耐絶縁破壊電圧を常に高く維持で
き、耐絶縁性の信頼性が高くなるという効果が
得られる。
5 上記4から、本発明のパワートランジスタは
ヘツダ1の裏面のレジン部分に極めて小さな〓
間等も存在しないことから、耐湿性も高くなる
という効果が得られる。
6 本発明においてリブの高さが溝底よりも高く
かつパツケージ面よりも低い構造にあつては、
その製造におけるモールド時、モールド型の形
状を変更し、前記リブの高さを規定するオリフ
イス板の突出長さを選択すれば、所望のレジン
充填速度を得ることができ、信頼性の高いモー
ルドが行なえる。すなわち、前記オリフイス板
の突出長さを適当に選択することによつてレジ
ンでパツケージを形成する際、ヘツダのチツプ
固定側の主面および裏面に充填されるレジンの
充填速度が調節でき、ヘツダ裏面にレジンが流
れ合つて来て相互に衝突して接触する結果生じ
てしまうレジンの流れの突き当たり部分を発生
させることがなくなり、耐絶縁破壊強度が向上
する。
7 上記1〜6により、本発明によれば、耐湿
性,耐絶縁性が優れかつ実装の信頼性が高いパ
ワートランジスタを提供することができるとい
う相乗効果が得られる。
以上本発明者によつてなされた発明を実施例
に基づき具体的に説明したが、本発明は上記実
施例に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいう
までもない。たとえば、前記高さ規定片がモー
ルド後にパツケージの表面部分で切断される構
造の絶縁型半導体装置等においても、本発明は
前記実装と同様に適用でき同様な効果が得られ
る。
〔利用分野〕
以上の説明では主として本発明者によつてなさ
れた発明をその背景となつた利用分野である絶縁
型半導体装置の技術に適用した場合について説明
したが、それに限定されるものではなく、たとえ
ば、前記同様の構造をした集積回路装置の製造技
術などに適用できる。
〔効果〕
以上、説明したように、本発明によれば、絶縁
型半導体装置の実装時のネジ締め付けによる半導
体チツプへのストレス緩和およびレジン本体に設
けられた溝の底部でのレジンクラツクを防止する
ことができる。これにより、実装時の絶縁型半導
体装置の信頼性を向上することができる。
【図面の簡単な説明】
第1図は従来の絶縁型半導体装置の概要を示す
断面図、第2図は本発明にかかる絶縁型半導体装
置の斜視図、第3図は本発明の第2実施例による
絶縁型半導体装置の斜視図、第4図は同じく絶縁
型半導体装置の製造状態を示す斜視図、第5図は
第4図の−線における部分的な断面図、第6
図は第4図の−線における部分的な断面図、
第7図は本発明の第2実施例の絶縁型半導体装置
の斜視図である。 1…ヘツダ、2…パツケージ、3…チツプ、4
…ネジ挿入孔、5…リード、6…ネジ、7…取付
板、8…ナツト、9…溝、10…ネジ取付け側パ
ツケージ部分、11…孔、12…リブ、13…リ
ードフレーム、14…枠部、15…ダム片、16
…ワイヤ接続部、17…チツプ取付領域、18…
アーム、19…高さ規定片、20…ネジ挿入孔形
成用空間、21…ワイヤ、22…モールド型、2
3…上型、24…下型、25…キヤビテイ、26
…ゲート、27…レジン、28,29…支持突
子、30…円柱体、31…絞り部、32…オリフ
イス板。

Claims (1)

  1. 【特許請求の範囲】 1 金属ヘツダの一主面上に半導体チツプが固定
    され、前記金属ヘツダの一主面に近接した位置に
    複数本のリードのそれぞれの一端が配置され、そ
    れぞれのリードと前記半導体チツプに設けられた
    電極とがワイヤーで電気的に接続され、前記リー
    ドの他端が露出され、前記ワイヤ,半導体チツプ
    および金属ヘツダ全体が、前記他の主面側のレジ
    ンの厚みが前記一主面側よりも薄くなるようにレ
    ジンで覆われた絶縁型半導体装置であつて、前記
    レジンのリード導出方向とは反対側において前記
    半導体ペレツトから離間してネジ挿入穴が設けら
    れ、前記半導体ペレツトと前記ネジ挿入穴との間
    で前記ヘツダの一主面上に位置し、前記リードと
    交差する方向に溝が設けられ、この溝の両端部に
    残つたリブの高さは、前記レジンの一主面と同一
    平面から前記溝の底面よりも高い平面までの間で
    あることを特徴とする絶縁型半導体装置。 2 前記溝の両端部に残つたリブの高さは、レジ
    ンの一主面と同一平面であること特徴とする請求
    1項に記載の絶縁型半導体装置。 3 前記溝の両端部に残つたリブの高さは、レジ
    ン本体の一主面よりも低く、前記溝の底面よりも
    高いことを特徴とすると請求1項に記載の絶縁型
    半導体装置。
JP12516384A 1984-06-20 1984-06-20 絶縁型半導体装置 Granted JPS615529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12516384A JPS615529A (ja) 1984-06-20 1984-06-20 絶縁型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12516384A JPS615529A (ja) 1984-06-20 1984-06-20 絶縁型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1325668A Division JPH02290032A (ja) 1989-12-14 1989-12-14 レジンモールド型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS615529A JPS615529A (ja) 1986-01-11
JPH0446456B2 true JPH0446456B2 (ja) 1992-07-30

Family

ID=14903434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12516384A Granted JPS615529A (ja) 1984-06-20 1984-06-20 絶縁型半導体装置

Country Status (1)

Country Link
JP (1) JPS615529A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115744U (ja) * 1984-06-30 1986-01-29 ロ−ム株式会社 半導体装置
EP0257681A3 (en) * 1986-08-27 1990-02-07 STMicroelectronics S.r.l. Method for manufacturing plastic encapsulated semiconductor devices and devices obtained thereby
US5197183A (en) * 1991-11-05 1993-03-30 Lsi Logic Corporation Modified lead frame for reducing wire wash in transfer molding of IC packages
US5252783A (en) * 1992-02-10 1993-10-12 Motorola, Inc. Semiconductor package
JP5161688B2 (ja) * 2008-07-30 2013-03-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置および半導体モジュール

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878654U (ja) * 1981-11-20 1983-05-27 日本電気株式会社 モ−ルド型半導体素子
JPS58187146U (ja) * 1982-06-04 1983-12-12 松下電子工業株式会社 半導体装置

Also Published As

Publication number Publication date
JPS615529A (ja) 1986-01-11

Similar Documents

Publication Publication Date Title
US6992386B2 (en) Semiconductor device and a method of manufacturing the same
EP0069390B1 (en) Lead frame for plastic encapsulated semiconductor device
JP2000294715A (ja) 半導体装置及び半導体装置の製造方法
KR930007518B1 (ko) 반도체장치
JPH0446456B2 (ja)
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
US8377753B2 (en) Method of fabricating a semiconductor device having a resin with warpage compensated structures
US11973009B2 (en) Lead frame assembly for a semiconductor device
JPH0512853B2 (ja)
JP2601228B2 (ja) 樹脂封止型回路装置の製造方法
JPS6127909B2 (ja)
JPS6167943A (ja) 絶縁型半導体装置およびその製造に用いるモ−ルド型
JPS61208242A (ja) 半導体装置
JPS61194755A (ja) 半導体装置
JPS6180845A (ja) 半導体装置
JPS62193159A (ja) 絶縁型半導体装置およびそのモ−ルド型
JP3519223B2 (ja) 樹脂封止型半導体装置
JPS61218137A (ja) 半導体装置の製造方法
JPS615555A (ja) 絶縁型半導体装置
JPS6244815B2 (ja)
JPH0522391B2 (ja)
JPH0349399Y2 (ja)
JPS6350863B2 (ja)
JPS6320121Y2 (ja)
JPH04192351A (ja) 半導体装置及びその形成方法