JPH0444354A - 表面実装電子デバイスの製造方法 - Google Patents

表面実装電子デバイスの製造方法

Info

Publication number
JPH0444354A
JPH0444354A JP2153281A JP15328190A JPH0444354A JP H0444354 A JPH0444354 A JP H0444354A JP 2153281 A JP2153281 A JP 2153281A JP 15328190 A JP15328190 A JP 15328190A JP H0444354 A JPH0444354 A JP H0444354A
Authority
JP
Japan
Prior art keywords
lead
solder
bent
electronic component
lead portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2153281A
Other languages
English (en)
Other versions
JP2914577B2 (ja
Inventor
Ryoji Inuzuka
良治 犬塚
Kenichi Sato
健一 佐藤
Makoto Kawai
誠 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2153281A priority Critical patent/JP2914577B2/ja
Publication of JPH0444354A publication Critical patent/JPH0444354A/ja
Application granted granted Critical
Publication of JP2914577B2 publication Critical patent/JP2914577B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Details Of Resistors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、はんだ付けされた表面実装電子デバイス及び
その製造方法並びに表面実装用リード付き電子部品に関
する。
[従来の技術] QFP (四方向フラットパッケージIC)などの半導
体チップやチップ抵抗器などの電気・電子部品は、近年
、高密度化・微小化の傾向をたどっている。このような
微小化チップのはんだ付は技術もますます高度化するこ
とが要請されている。
以下従来の技術について、図面を参照しながら説明する
第6図〜第9図は従来の技術を説明する図である。すな
わち第6図は、QFPの全体斜視図であり、1はICチ
ップ、4はICチップ1から取り出しているリード部で
ある。リード部4は、第7図(A)に示すようにICチ
ップ1から外側に向かってフォーミング(折り曲げ)さ
れるグルウィング(Gulf Wing) タイプ、第
7図(B)に示すように逆り字(Inverted L
)タイプ、または第7図(C)に示すように1字(J−
Bend)タイプが知られている(「ハイブリッドテク
ノロジー」、工業調査会、昭和61年4月30日発行)
第8図(A)〜(C)は、前記第7図(A)〜(C)に
対応する断面拡大図である。第7図および第8図におい
て、5はプリント基板6上に形成されているランド、7
ははんだ接合部である。
次に第9図は、従来のTAB (テープオートメーテツ
ドボンディング)部品のはんだ付は時のリード先端形状
の代表例である。第9図(A)は、はんだ接合部である
リード部4がテープ材3(ポリイミドフィルム等)から
露出しており、かつリードフォーミングを施していない
タイプである。
第9図(B)は、第9図(A)と同様であるか、QFP
リードのようにリードフォーミングを施しているタイプ
である。第9図(C)は、はんだ接合部であるリード部
4がテープ材3の内側にあり、テープ材3とともにはん
だ付けを行なうタイプである。
[発明が解決しようとする課題] しかしながら、従来のリードフォーミング技術では、種
々の課題があった。すなわち、第9図(A)では、TA
BテープからTAB部品を打ち抜く時のリードピッチの
バラツキによる実装率が低下するという課題があった。
第9図(B)では、さらにフォーミング技術自体がかな
りの難易度をもち、均一製品を歩留まり良く製造するこ
とが困難であるという課題があった。第9図(C)では
、はんだ量のバラツキによって端子間に短絡(ショート
)が発生するという課題があった。
TABテープを用いたリード部のはんだ付けに際して、
第7図〜第8図の(A)、(B)、(C)に示した方法
の採用も考えられるが、第8図(B)の説明と同様に均
一製品を歩留まり良く製造することが困難であるうえ、
第7図〜第8図の(B)では、リード4が直線状に下方
を向いているため、および第7図〜第8図の(C)では
、ICチップ1の内側にリード4が曲がっているため、
ともにはんだ接合時に押圧手段を使用できないという課
題もある。
本発明は、上記従来技術の課題を解決するため、はんだ
付けの信頼性を向上させることができる表面実装電子デ
バイス及びその製造方法並びに表面実装用電子部品を提
供することを目的とする。
口課題を解決するための手段] 前記目的を達成するため、本発明の表面実装電子デバイ
スは、プリント基板上に表面実装用電子部品のリート部
かはんだ付けされた表面実装電子デバイスであって、前
記リート部は電子部品側から見て外側にフォーミングさ
れ、前記プリント基板と接する部分はフラット形状であ
りかつ先端部か上方に折れ曲った折れ曲がり部を備える
とともに、前記折れ曲がり部の外側にはんたか存在して
いることを特徴とする。
ま1こ本発明の表面実装電子デバイスの製造方法は、プ
リント基板上に表面実装用電子部品のリード部がはんた
付けされた表面実装電子デバイスの製造方法であって、
電子部品側から見て外側にフォーミングされたリート部
を備え、前記リード部のプリント基板と接する部分はフ
ラット形状でありかつ先端部か上方に折れ曲がった折れ
曲がり部を備えた表面実装用電子部品を用い、まず加圧
部材を用いて前記リード部のフラット形状部を押圧する
とともに、前記リード部の折れ曲がり部の外側にはんだ
材料を存在させ、次に前記はんだ材料部を加熱してはん
だ付けすることを特徴とする。
さらに本発明の表面実装用電子部品は、リード部を有す
る表面実装用電子部品であって、前記リード部は電子部
品側から見て外側にフォーミングされ、前記リード部は
下面と接触する部分はフラット形状でありかつ前記リー
ド部の先端部が上方に折れ曲がった折れ曲がり部を備え
ていることを特徴とする。
また、前記各発明においては、リード部の上表面には樹
脂テープを付着させておくことが好ましい。
[作用] 前記本発明の表面実装電子デバイスの構成によれば、リ
ード部は電子部品側から見て外側にフォーミング(折り
曲げ加工)され、プリント基板と接する部分はフラット
形状でありかつ前記リード部の先端部が上方に折れ曲が
った折れ曲がり部を備えるとともに、前記折れ曲がり部
の外側にはんだが存在しているので、はんだ付けの接合
強度を向上できるとともに信頼性を向上させた表面実装
電子デバイスを得ることができる。
また本発明の表面実装電子デバイスの製造方法の構成に
よれば、電子部品側から見て外側にフォーミングされた
リード部を備え、前記リード部の下面と接触する部分は
フラット形状でありかつ前記リード部の先端部が上方に
折れ曲がった折れ曲がり部を備えた表面実装用電子部品
を用い、まず加圧部材を用いて前記リード部のフラット
形状部を押圧するとともに、前記リード部の折れ曲がり
部の外側にはんだ材料を存在させ、次に前記はんだ材料
部を加熱してはんだ付けするので、はんだの接合強度が
高く、品質の優れた電子デバイスを効率よく製造するこ
とができる。
すなわち、はんだ付けの際、加圧部材を用いて前記リー
ド部のフラット形状部を上方から押圧するので、正確な
はんだ付けができる。また、リード部の先端部が上方に
折れ曲がった折れ曲がり部の外側にはんだ材料を存在さ
せ、レーザー光を照射してはんだ付けするので、はんだ
フィレット(島状の盛り上がり)がリード先端部に形成
され、はんだ付けの信頼性か向上する。
さらに本発明の表面実装用電子部品の構成によれば、リ
ード部は電子部品側から見て外側にフォーミングされ、
前記リード部の下面と接触する部分はフラット形状であ
りかつ前記リード部の先端部が上方に折れ曲がった折れ
曲がり部を備えているので、はんだ付けの信頼性を向上
することができる。
また、前記本発明の好ましい構成によれば、リード部の
上表面には樹脂テープが付着されているので、リードピ
ッチのばらつきが極めて少なく、さらにリードの表面が
保護され、傷付きにくい表面実装電子デバイスを得るこ
とができる。
[実施例コ 以下、本発明の一実施例を第1図〜第5図に基づいて説
明する。
第1図は本発明の一実施例の表面実装電子デバイスであ
る。すなわち、プリント基板6上にICチップ1のリー
ド部がはんだ付けされたデバイス11を示している。拡
大した部分図は第2図に示す。第2図において、リード
部4は電子部品側から見て外側にフォーミング(折り曲
げ加工)され、プリント基板6のランド5と接する部分
はフラット形状であり、かつリード部4の先端部か上方
に折れ曲がった折れ曲がり部を備え、上表面には樹脂テ
ープ3が付着されている。
次に、第2図に基づき、本発明方法の具体例を説明する
。TAB部品1を実装機の吸着ノズルにて吸着後、プリ
ント基板6上に、XY力方向位置決めを行ない装着する
。次に加圧ツール2にてリード先端を一辺方向に均一に
加圧し、その後、レーザー光12をはんだ付は部に照射
する。レーザー光12により加熱されたはんだ7は、リ
ード4とランド5の間にはんだフィレットを形成し、は
んだ付けを行なう。
第2図のはんだ7が、リード部4の先端の折り曲げ部所
の片側に盛り上がったフィレットであり、このようなは
んだフィレットは実装の際にきわめて有用なものである
。すなわち、はんだ7のフィレッド(盛り上がり部)が
きちんと形成されていれば、はんだの接合強度は高く保
持できる。さらに、フィレットがリード4の先端折れ曲
がり部の外側に存在すれば、目視により容易に検査する
ことができ、検査工程の効率化にも寄与する。この意味
からリード4の先端折り曲げ長さはたとえば約1〜2m
m程度が好ましいといえる。また、使用できるはんだ材
料は、予備はんだでもクリームはんだでも良いし、ほか
のはんだでも良い。
このようにして実装されたTAB部品の外観図が第1図
である。TAB部品1の各辺リード先端部はTABテー
プから打ち抜き後、約90°±30°の角度にてフォー
ミングするのが好ましい。
このフォーミングはテープ材3とともに行うのが好まし
い。テープ材3としてはポリイミドフィルムなどが好ま
しく、FPC(フレキシブル・プリント・サーキット)
等も使用できる。この様子を第3図(A)に示す。第3
図(A)に示すように、リード部4はテープ材3によっ
て補強されているので、電極間ピッチが一定に保たれる
。すなわち、電極間が近付くことによるはんだタッチ(
短絡)の防止ができる。また加圧ツール2によって押圧
したとき、リード部4の表面の傷付きが防止できる。な
お、第3図(B)は本実施例で使用するフォーミング前
のTAB部品の例である。
また、第4図(A)に示すように、リード4の両側にた
とえばポリイミドフィルムのテープ材3を接着しておき
、第4図(B)に示すように先端を上方に折り曲げても
良い。このように加工すれば、テープ材3の補強効果に
より加工精度が向上できる。
また、本発明は上記実施例に限定されるものではな(、
例えば、第5図に示すようなQFP部品に対しても実施
可能である。
上記のように本実施例によれば、リード先端を上方に向
けた角度に折り曲げて、はんだ付けを行なうため、はん
だフィレットがリード先端に形成され、はんだ付き強度
、信頼性が向上する。またフォーミングもテープ材とと
もに行なうため、リードピッチが不均一になることもな
い。
本発明方法において、はんだ接合のための加熱手段は遠
赤外線照射手段、レーザー光照射手段など、どのような
加熱手段でも採用できるが、とくに、レーザー光照射に
よるはんだ付けが好ましい。
レーザー光は直接リードに照射されるのではなく、接合
部のはんだ部に熱エネルギーを集中させるため、リード
を通してのICチップに与える熱的ストレス、あるいは
、リード自身の熱変形等を減少することかできる等、多
大な効果が得られる。
[発明の効果コ 以上の説明のように本発明によれば、リード部は電子部
品側から見て外側にフォーミング(折り曲げ加工)され
、プリント基板と接する部分はフラット形状でありかつ
前記リード部の先端部が上方に折れ曲がった折れ曲がり
部を備えるとともに、前記折れ曲がり部の外側にはんだ
が存在しているので、はんだ付けの信頼性を向上させた
表面実装電子デバイスを得ることができる。
また本発明の製造方法によれば、電子部品側から見て外
側にフォーミングされたリード部を備え、前記リード部
の下面と接触する部分はフラット形状でありかつ前記リ
ード部の先端部が上方に折れ曲がった折れ曲がり部を備
えた表面実装用電子部品を用い、まず加圧部材を用いて
前記リード部のフラット形状部を押圧するとともに、前
記リード部の折れ曲がり部の外側にはんだ材料を存在さ
せ、次に前記はんた材料部を加熱してはんだ付けするの
で、はんたの接合強度が高く、品質の優れた電子デバイ
スを効率よく製造することができる。
さらに本発明の表面実装用電子部品によれば、リード部
は電子部品側から見て外側にフォーミングされ、前記リ
ード部の下面と接触する部分はフラット形状でありかつ
前記リード部の先端部が上方に折れ曲がった折れ曲がり
部を備えているので、はんだ付けの信頼性を向上するこ
とができる。
また、前記本発明の好ましい構成によれば、リード部の
上表面には樹脂テープか付着されているので、リードピ
ッチのばらつきが極めて少なく、さらにリードの表面が
保護され、傷付きにくい表面実装電子デバイスを得るこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例の実装された電子デバイスの
外観図、第2図は同実施例を説明する要部拡大断面図、
第3図(A)は、同フォーミングを示す要部拡大斜視図
、第3図(B)は本実施例で使用するフォーミング前の
TAB部品の平面図、第4図は本発明の別の実施例のリ
ード部分の要部断面図、第5図は同実施例のQFP部品
への応用例を示す要部拡大断面図、第6図は従来のQF
P部品の外観斜視図、第7図(A)〜(C)は従来のリ
ードの先端形状の斜視図、第8図(A)〜(C)は同拡
大断面図、第9図(A)〜(C)は同電子部品はんだ付
は時におけるリード先端形状を示す斜視図である。 1・・・ICチップ、2・・・加圧ツール、3・・・テ
ープ材(ポリイミド)、4・・・リード、5・・・ラン
ド、6・・・プリント基板、7・・・はんだ、8・・・
実装機の吸着ノズル、9・・・接着剤、10・・・QF
P0特許出願人 松下電器産業株式会社=−コ′−エ

Claims (4)

    【特許請求の範囲】
  1. (1)プリント基板上に表面実装用電子部品のリード部
    がはんだ付けされた表面実装電子デバイスであって、前
    記リード部は電子部品側から見て外側にフォーミングさ
    れ、前記プリント基板と接する部分はフラット形状であ
    りかつ先端部が上方に折れ曲った折れ曲がり部を備える
    とともに、前記折れ曲がり部の外側にはんだが存在して
    いることを特徴とする表面実装電子デバイス。
  2. (2)プリント基板上に表面実装用電子部品のリード部
    がはんだ付けされた表面実装電子デバイスの製造方法で
    あって、電子部品側から見て外側にフォーミングされた
    リード部を備え、前記リード部のプリント基板と接する
    部分はフラット形状でありかつ先端部が上方に折れ曲が
    った折れ曲がり部を備えた表面実装用電子部品を用い、
    まず加圧部材を用いて前記リード部のフラット形状部を
    押圧するとともに、前記リード部の折れ曲がり部の外側
    にはんだ材料を存在させ、次に前記はんだ材料部を加熱
    してはんだ付けすることを特徴とする表面実装電子デバ
    イスの製造方法。
  3. (3)リード部を有する表面実装用電子部品であって、
    前記リード部は電子部品側から見て外側にフォーミング
    され、前記リード部は下面と接触する部分はフラット形
    状でありかつ前記リード部の先端部が上方に折れ曲がっ
    た折れ曲がり部を備えていることを特徴とする表面実装
    用電子部品。
  4. (4)リード部の上表面には樹脂テープが付着されてい
    る請求項1、2または3記載の表面実装電子デバイス及
    びその製造方法並びに表面実装用電子部品。
JP2153281A 1990-06-12 1990-06-12 表面実装電子デバイスの製造方法 Expired - Fee Related JP2914577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2153281A JP2914577B2 (ja) 1990-06-12 1990-06-12 表面実装電子デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2153281A JP2914577B2 (ja) 1990-06-12 1990-06-12 表面実装電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JPH0444354A true JPH0444354A (ja) 1992-02-14
JP2914577B2 JP2914577B2 (ja) 1999-07-05

Family

ID=15559043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2153281A Expired - Fee Related JP2914577B2 (ja) 1990-06-12 1990-06-12 表面実装電子デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2914577B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049426A (ja) * 2010-08-30 2012-03-08 Kyocera Corp 積層型圧電素子およびこれを備えた噴射装置ならびに燃料噴射システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049426A (ja) * 2010-08-30 2012-03-08 Kyocera Corp 積層型圧電素子およびこれを備えた噴射装置ならびに燃料噴射システム

Also Published As

Publication number Publication date
JP2914577B2 (ja) 1999-07-05

Similar Documents

Publication Publication Date Title
US5440452A (en) Surface mount components and semifinished products thereof
JP2000031327A (ja) 半導体装置及びその製造方法
JPH08186151A (ja) 半導体装置及びその製造方法
JPH0636852A (ja) プリント配線板への端子の接続法
JPH0444354A (ja) 表面実装電子デバイスの製造方法
JP2777036B2 (ja) プリント配線板への端子の接続方法
JP2777035B2 (ja) プリント配線板への端子の接続方法
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH0582596A (ja) リードフレーム
JP3247475B2 (ja) 電子部品接合方法
JPH05326807A (ja) 面実装形lsiのリード
JP2005294615A (ja) 配線基板
JP2609663B2 (ja) テープキャリア
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JPH087645Y2 (ja) 面実装用icパッケージ
JP3721614B2 (ja) リードフレーム及び電子部品搭載用基板の製造方法
JP2021019027A (ja) ケーブルの接合方法および接続構造体
JPS59113652A (ja) フラツトパツケ−ジic
JPH06209065A (ja) 電子部品搭載装置
JPH11330154A (ja) フレキシブル基板およびこれを用いたテープキャリアパッケージとそれらの実装方法
JPH0751794Y2 (ja) 半導体の実装構造
JPH04359440A (ja) 液晶表示装置の駆動電極接続方法
JP2905610B2 (ja) プリント配線板への端子の接続法
JPH07142665A (ja) リード付電子部品
JPH0677379A (ja) 電子部品搭載装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees