JPH0444249A - 多層配線構造の半導体装置製造方法 - Google Patents
多層配線構造の半導体装置製造方法Info
- Publication number
- JPH0444249A JPH0444249A JP14917890A JP14917890A JPH0444249A JP H0444249 A JPH0444249 A JP H0444249A JP 14917890 A JP14917890 A JP 14917890A JP 14917890 A JP14917890 A JP 14917890A JP H0444249 A JPH0444249 A JP H0444249A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- lower layer
- contact hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000002253 acid Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 7
- 238000005553 drilling Methods 0.000 claims description 8
- 239000012071 phase Substances 0.000 claims description 6
- 239000007791 liquid phase Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 12
- 239000007792 gaseous phase Substances 0.000 abstract 2
- 239000011229 interlayer Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 150000007513 acids Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 244000005687 Poranopsis paniculata Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 description 1
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の概要〉
本発明は多層配線構造の半導体装置を製造する工程中に
、Cu1i、線に生じた自然酸化膜を除去する工程を設
けたものである。
、Cu1i、線に生じた自然酸化膜を除去する工程を設
けたものである。
〈産業上の利用分野〉
本発明は半導体装置の製造方法、特に多層配線構造の半
導体装置を製造するに際して、Cu配線の自然酸化膜を
除去する工程を設けた製造方法に関する。
導体装置を製造するに際して、Cu配線の自然酸化膜を
除去する工程を設けた製造方法に関する。
〈従来の技術〉
LSI、超LSI等の微細化及び半導体装置自体の高集
積化が進むに従い、AM材に代わる配線材料としてCu
材か着目されている。すなわちCu材は比較的加工か困
難(特にドライプロセス)ではあるか、An材と比較す
れば電気抵抗か低く、その為配線材料として用いればデ
バイス動作の高速化に対応できるからである。しかしそ
の反面、単一組成のCu材は化学的活性に富み、その表
面は自然酸化膜によって覆われ易い。Cu材の表面が自
然酸化膜で覆われると、配線抵抗は増大し、又電気容量
の減少を招く場合かあった。
積化が進むに従い、AM材に代わる配線材料としてCu
材か着目されている。すなわちCu材は比較的加工か困
難(特にドライプロセス)ではあるか、An材と比較す
れば電気抵抗か低く、その為配線材料として用いればデ
バイス動作の高速化に対応できるからである。しかしそ
の反面、単一組成のCu材は化学的活性に富み、その表
面は自然酸化膜によって覆われ易い。Cu材の表面が自
然酸化膜で覆われると、配線抵抗は増大し、又電気容量
の減少を招く場合かあった。
その為特開昭52−290150号公報及び同63−7
3645号公報に開示された如く、Cu配線の表面にC
u−A!l化合Th層を形成したり、TiN、W又はT
iW等のバリアメタル層にて包囲する酸化防止手段か施
される。
3645号公報に開示された如く、Cu配線の表面にC
u−A!l化合Th層を形成したり、TiN、W又はT
iW等のバリアメタル層にて包囲する酸化防止手段か施
される。
一方半導体基板上の各絶縁膜居間に配線を積層する所謂
多層配線構造の半導体装置を製造する場合は、第2図(
a)に示す如く半導体基板41上に設けた下位絶縁膜4
2上・に下層配線43を形成し、次いで上位絶縁膜44
を形成するとともに上位絶縁膜44にコンタクトホール
45を穿孔して、同図(b)に示す如く下層配線43上
に上層配線46を積層する。更に上部の絶縁膜47にコ
ンタクトホール48を穿孔し、この上層配線45上に図
示しない上層配線を更に積層してゆく。
多層配線構造の半導体装置を製造する場合は、第2図(
a)に示す如く半導体基板41上に設けた下位絶縁膜4
2上・に下層配線43を形成し、次いで上位絶縁膜44
を形成するとともに上位絶縁膜44にコンタクトホール
45を穿孔して、同図(b)に示す如く下層配線43上
に上層配線46を積層する。更に上部の絶縁膜47にコ
ンタクトホール48を穿孔し、この上層配線45上に図
示しない上層配線を更に積層してゆく。
〈発明が解決しようとする課題)
斯かる半導体装置の製造工程において、下層配線43上
に上位絶縁膜44を形成し、これにコンタクトホール4
5を穿孔するに際して、下層配線43かCu材てあれば
その上面には自然酸化膜S1か生しる(第2図(a))
、特にプラズマCVD法によって上位絶縁膜44を形成
する場合は高温下で処理される為、自然酸化MS、の成
長も著しい。よって下層配線43上に電極である上層配
線46か形成されると、これ等下層配線43と上層配線
46間に自然酸化膜Slか介在して、両氏線間の電気抵
抗か増大する。同様にして上層配線46かCu配線てあ
れば、上部の絶縁膜47を形成し、これにコンタクトホ
ール48を穿孔する工程中、上層配線46の上面にも自
然酸化膜S2か生じ、その上部に積層される図示しない
上層配線との間の電気抵抗か増大する。
に上位絶縁膜44を形成し、これにコンタクトホール4
5を穿孔するに際して、下層配線43かCu材てあれば
その上面には自然酸化膜S1か生しる(第2図(a))
、特にプラズマCVD法によって上位絶縁膜44を形成
する場合は高温下で処理される為、自然酸化MS、の成
長も著しい。よって下層配線43上に電極である上層配
線46か形成されると、これ等下層配線43と上層配線
46間に自然酸化膜Slか介在して、両氏線間の電気抵
抗か増大する。同様にして上層配線46かCu配線てあ
れば、上部の絶縁膜47を形成し、これにコンタクトホ
ール48を穿孔する工程中、上層配線46の上面にも自
然酸化膜S2か生じ、その上部に積層される図示しない
上層配線との間の電気抵抗か増大する。
その為前記工程巾着しくは予め各配線(Cu配線)に対
して酸化防止手段を施しておかなければならない。
して酸化防止手段を施しておかなければならない。
しかしながら、例えば上述の酸化防止手段(特開昭62
−290150号、同63−73645号公報)を上記
製造工程中に組み入れることは、いたずらに工程が増加
しかつ複雑化する。しかも製造コストの高騰を招くこと
にもなる。
−290150号、同63−73645号公報)を上記
製造工程中に組み入れることは、いたずらに工程が増加
しかつ複雑化する。しかも製造コストの高騰を招くこと
にもなる。
本発明の半導体製造方法は、上記した多層配線構造の半
導体装置を製造するに際し、上層に金属配線を配置した
下層のCu配線に生ずる自然酸化膜を、当該製造工程中
において効率良く除去しようとするものである。
導体装置を製造するに際し、上層に金属配線を配置した
下層のCu配線に生ずる自然酸化膜を、当該製造工程中
において効率良く除去しようとするものである。
〈課題を解決するための手段〉
よって本発明の製造方法は、半導体基板上の下位絶縁膜
と上位絶縁膜との間に下層配線を形成し1次いでこの上
位絶縁膜とその上部の絶縁膜との間で、かつ上位絶縁膜
に穿孔したコンタクトホールを介して前記下層配線上に
上層配線を形成する製造方法において、前記下層配線を
Cu材にて形成し、上層に金属配線を形成する際は、前
記上位絶縁膜にコンタクトホールを穿孔する工程と前記
下層配線を形成する工程との間に、前記下層配線の上面
に生じた自然酸化膜を除去する工程を設けるものである
。
と上位絶縁膜との間に下層配線を形成し1次いでこの上
位絶縁膜とその上部の絶縁膜との間で、かつ上位絶縁膜
に穿孔したコンタクトホールを介して前記下層配線上に
上層配線を形成する製造方法において、前記下層配線を
Cu材にて形成し、上層に金属配線を形成する際は、前
記上位絶縁膜にコンタクトホールを穿孔する工程と前記
下層配線を形成する工程との間に、前記下層配線の上面
に生じた自然酸化膜を除去する工程を設けるものである
。
く作用〉
コンタクトホールを穿孔する工程の後て酸化膜の除去工
程か行われるのて上位絶縁膜の形成時に生じた自然酸化
膜を確実に除去できる。又除去工程の後に上層配線を形
成する工程か統〈ので下層配線と上層配線との間には新
たに酸化膜か生ずることなく、よって配線抵抗は増えな
い。
程か行われるのて上位絶縁膜の形成時に生じた自然酸化
膜を確実に除去できる。又除去工程の後に上層配線を形
成する工程か統〈ので下層配線と上層配線との間には新
たに酸化膜か生ずることなく、よって配線抵抗は増えな
い。
〈実施例)
本発明の製造工程を図面に基づき現用する。
第1図は、各製造工程を説明する模式側断面図である。
第1工程(第1図(a))
半導体基板(Si基板)11上に下位絶縁膜(層聞納縁
膜)12を形成する。この下位絶縁膜12はSiO□を
化学気相成長(CVD)法によって膜状に成長させたも
のである。そして当該下位絶縁膜12の所定位置(後述
する配線パターニングの対応位置)にコンタクトホール
13を穿孔し、下部の配線を表出する。
膜)12を形成する。この下位絶縁膜12はSiO□を
化学気相成長(CVD)法によって膜状に成長させたも
のである。そして当該下位絶縁膜12の所定位置(後述
する配線パターニングの対応位置)にコンタクトホール
13を穿孔し、下部の配線を表出する。
穿孔手段として、リアクティブイオンエツチング(RI
E)処理やスパッタエツチング処理によるリソグラフィ
手段か用いられる。
E)処理やスパッタエツチング処理によるリソグラフィ
手段か用いられる。
第2工程(第1図(b))
上述のコンタクトホール13に対応して下位絶縁膜12
上に配線R14を形成する。この配線層14は配線材を
蒸着法又はスパッタリング法により成長させる。配線材
としてCu材を用いればCu配線層かコンタクトホール
13から下位絶縁膜12上へと形成される。
上に配線R14を形成する。この配線層14は配線材を
蒸着法又はスパッタリング法により成長させる。配線材
としてCu材を用いればCu配線層かコンタクトホール
13から下位絶縁膜12上へと形成される。
第3工程(第1図(C))
上記配線層14に対し、RIE処理やスパッタエツチン
グ処理によるリソグラフィ手段で所定の形状にパターニ
ングして下層配線15を形成する。
グ処理によるリソグラフィ手段で所定の形状にパターニ
ングして下層配線15を形成する。
上述の如く配線材としてCu材を用しAれば、この下層
配線15はCu配線となる。
配線15はCu配線となる。
第4工程(第1図(d))
次いて上記下層配線15上に上位絶縁膜(Si02膜)
21を成長させる。成長手段としては、上述した下位絶
縁W12の成長と同様に、CVD法が用いられる。
21を成長させる。成長手段としては、上述した下位絶
縁W12の成長と同様に、CVD法が用いられる。
斯かる上位絶縁膜21の成長工程中に、下層配線15か
Cu配線てあれば、その上面15aには自然酸化膜S、
か生しる。この自然酸化膜S、はCuOやCu2Oが膜
状に混在したり、若しくはCu。
Cu配線てあれば、その上面15aには自然酸化膜S、
か生しる。この自然酸化膜S、はCuOやCu2Oが膜
状に混在したり、若しくはCu。
0の上をCuOが覆った状態となっている。
第5工程(第1図(e))
上記上位絶縁膜21に対し、RIE処理やスノくツタエ
ツチング処理によるリソグラフィ手段でコンタクトホー
ル22を穿孔し、下層配線(Cu配線)15を表出する
。しかし下層配線15の上面15aは自然酸化膜S1に
覆われているのてコンタクトホール22の穿孔工程の後
に自然酸化膜Slを除去する。
ツチング処理によるリソグラフィ手段でコンタクトホー
ル22を穿孔し、下層配線(Cu配線)15を表出する
。しかし下層配線15の上面15aは自然酸化膜S1に
覆われているのてコンタクトホール22の穿孔工程の後
に自然酸化膜Slを除去する。
第6エ程(第1図(f))
除去工程はX−1部分を液相若しくは気相の酸内に収納
し、下層配線15の上面15aを直接酸に抵触させる。
し、下層配線15の上面15aを直接酸に抵触させる。
液相の酸に抵触させる具体例としては、例えばHC文、
NH,、NH4C文、KCN、H2SO,、HNO3等
の水溶液槽に所定時間浸漬する。そのうちCu、OはH
CIの水溶液に又CuOは一般の酸に対し溶解され易く
、よって自然酸化膜SlはHCI水溶液槽にて容易に溶
解される。
NH,、NH4C文、KCN、H2SO,、HNO3等
の水溶液槽に所定時間浸漬する。そのうちCu、OはH
CIの水溶液に又CuOは一般の酸に対し溶解され易く
、よって自然酸化膜SlはHCI水溶液槽にて容易に溶
解される。
所定時間経過後水溶液槽から引揚げ、X−1部分を必要
に応し純水洗浄及び乾燥させる。液相の酸に抵触させる
上記の除去工程においては、除去した後の上面15aを
大気中に曝さない様、上記浸漬作業を行う必要かある。
に応し純水洗浄及び乾燥させる。液相の酸に抵触させる
上記の除去工程においては、除去した後の上面15aを
大気中に曝さない様、上記浸漬作業を行う必要かある。
従って上記浸漬作業を不活性雰囲気内で行い、連続して
後述する上層配線の形成工程を行う。
後述する上層配線の形成工程を行う。
一方気相の酸に抵触させる除去工程としては、例えばH
CI系ガスの雰囲気中にX−1部分を収納し、HCI系
ガスに下層配線15の上面15aを抵触させる。又必要
に応して雰囲気中を加熱する。
CI系ガスの雰囲気中にX−1部分を収納し、HCI系
ガスに下層配線15の上面15aを抵触させる。又必要
に応して雰囲気中を加熱する。
通常この気相による除去工程は、製造装置の1っである
チャンバーを利用することて、自然酸化膜Slを除去し
た上面15aが酸化雰囲気中に曝されることなく、しか
もそのチャンバー内で後述する上層配線の形成工程に連
続させることかできる。
チャンバーを利用することて、自然酸化膜Slを除去し
た上面15aが酸化雰囲気中に曝されることなく、しか
もそのチャンバー内で後述する上層配線の形成工程に連
続させることかできる。
第7エ程(第1図(g))
次いて上記コンタクトホール22を介して上位絶縁膜2
1上に新たな配線層を成長させ、これをリソグラフィ手
段によってパターニングする(第2゜第3工程参照)、
そして上部の絶縁膜(上位絶縁膜)31を他の絶縁膜1
2.21と同様の手段にて成長させる(第1.第4工程
参照)。
1上に新たな配線層を成長させ、これをリソグラフィ手
段によってパターニングする(第2゜第3工程参照)、
そして上部の絶縁膜(上位絶縁膜)31を他の絶縁膜1
2.21と同様の手段にて成長させる(第1.第4工程
参照)。
斯かる上部の絶縁膜31か形成される際に、上位配線2
3かCu配線であれば、その上面23aには自然酸化膜
S2か生じる。その為、前記同様絶縁膜31にコンタク
トホール23を穿孔する工程(第5工程参照)の後に、
自然酸化膜S2を除去する工程を行う、この除去工程も
前述の第6エ程と同様に、X−2部分を液相若しくは気
相内に収納し、上面23aを酸に抵触させて自然酸化膜
S2を除去する。そしてこの除去工程の後に、当該上層
配線(Cu配線)23の上に、図示しない他の上層配線
を積層する。
3かCu配線であれば、その上面23aには自然酸化膜
S2か生じる。その為、前記同様絶縁膜31にコンタク
トホール23を穿孔する工程(第5工程参照)の後に、
自然酸化膜S2を除去する工程を行う、この除去工程も
前述の第6エ程と同様に、X−2部分を液相若しくは気
相内に収納し、上面23aを酸に抵触させて自然酸化膜
S2を除去する。そしてこの除去工程の後に、当該上層
配線(Cu配線)23の上に、図示しない他の上層配線
を積層する。
尚上記の実施例中Cu配線上に金属配線として同様のC
u配線を積層したか、本発明はこれに限定されることな
く、例えばコンタクトホール内に金属を選択成長させる
場合にも後述の効果を奏し得る。
u配線を積層したか、本発明はこれに限定されることな
く、例えばコンタクトホール内に金属を選択成長させる
場合にも後述の効果を奏し得る。
何れにおいてもコンタクトホールを穿孔する工程−自然
酸化膜を除去する工程−上層配線を形成する工程を順次
連続させて行えば、自然酸化膜の除去効率向上と工程の
単純化が図られる。
酸化膜を除去する工程−上層配線を形成する工程を順次
連続させて行えば、自然酸化膜の除去効率向上と工程の
単純化が図られる。
次いて図示しない最上位の絶縁膜上にPSG膜等から成
る被覆絶縁膜を形成する工程を経て、多層配線構造の半
導体装置製造方法は終了する。
る被覆絶縁膜を形成する工程を経て、多層配線構造の半
導体装置製造方法は終了する。
(発明の効果)
以上説明した如く、本願発明の製造方法によれば、自然
酸化膜を液相、気相の酸によって確実に除去できるとと
もに、コンタクトホールを穿孔する工程と自然酸化膜を
除去する工程と上層配線を形成する工程を連続的に行う
為、自然酸化膜の除去と製造工程とか一連の工程中に行
われることになり、電気的信頼性向上によるデバイスの
高速化及び製造歩留りの上昇、更には製造時間の短縮。
酸化膜を液相、気相の酸によって確実に除去できるとと
もに、コンタクトホールを穿孔する工程と自然酸化膜を
除去する工程と上層配線を形成する工程を連続的に行う
為、自然酸化膜の除去と製造工程とか一連の工程中に行
われることになり、電気的信頼性向上によるデバイスの
高速化及び製造歩留りの上昇、更には製造時間の短縮。
コストの低減か同時に達成できる。
【図面の簡単な説明】
第1図(a)乃至第1図(g)は、本願発明の製造工程
を説明する模式側断面図、 第2図(a)、(b)は、従来の製造工程を説明する模
式側断面図である。 II・・・半導体基板、 12・・・下位絶縁
膜。 13・・・コンタクトホール、 14・・・配線層。 I5・・・下層配線、15a・・・上面、21・−・上
位絶縁膜。 22・・・コンタクトホール、23・・・上層配線。 23a・・・上面、 31・・・上部の絶縁M(上位絶
縁膜)。 コ2・・・コンタクトホール。 S、、S2・・・自然酸化膜。 特許出願人 ソニー株式会社 代理人 弁理士 船橋 國 則製造工程を
説明する模式側断面図 第1図 b 製凸工程を説明する模式側断面図 第1図
を説明する模式側断面図、 第2図(a)、(b)は、従来の製造工程を説明する模
式側断面図である。 II・・・半導体基板、 12・・・下位絶縁
膜。 13・・・コンタクトホール、 14・・・配線層。 I5・・・下層配線、15a・・・上面、21・−・上
位絶縁膜。 22・・・コンタクトホール、23・・・上層配線。 23a・・・上面、 31・・・上部の絶縁M(上位絶
縁膜)。 コ2・・・コンタクトホール。 S、、S2・・・自然酸化膜。 特許出願人 ソニー株式会社 代理人 弁理士 船橋 國 則製造工程を
説明する模式側断面図 第1図 b 製凸工程を説明する模式側断面図 第1図
Claims (3)
- (1)半導体基板上の下位絶縁膜と上位絶縁膜との間に
下層配線を形成し、次いでこの上位絶縁膜とその上部の
絶縁膜との間で、かつ上位絶縁膜に穿孔したコンタクト
ホールを介して前記下層配線上に上層配線を形成する多
層配線構造の半導体装置製造方法において、 前記下層配線をCu材にて形成し、上層に金属配線を形
成する際は、 前記上位絶縁膜にコンクタトホールを穿孔する工程と前
記上層配線を形成する工程との間に、前記下層配線の上
面に生じた自然酸化膜を除去する工程を設けた多層配線
構造の半導体装置製造方法。 - (2)前記自然酸化膜を除去する工程は、下層配線の上
面を液相若しくは気相の酸に抵触させることを特徴とす
る請求項1記載の多層配線構造の半導体装置製造方法。 - (3)前記上位絶縁膜にコンタクトホールを穿孔する工
程と前記自然酸化膜を除去する工程と前記上層配線を形
成する工程とを連続して行うことを特徴とする請求項1
記載の多層配線構造の半導体装置製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2149178A JP2890681B2 (ja) | 1990-06-07 | 1990-06-07 | 多層配線構造の半導体装置製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2149178A JP2890681B2 (ja) | 1990-06-07 | 1990-06-07 | 多層配線構造の半導体装置製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0444249A true JPH0444249A (ja) | 1992-02-14 |
JP2890681B2 JP2890681B2 (ja) | 1999-05-17 |
Family
ID=15469505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2149178A Expired - Fee Related JP2890681B2 (ja) | 1990-06-07 | 1990-06-07 | 多層配線構造の半導体装置製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2890681B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004095728A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2007108780A (ja) * | 1997-05-27 | 2007-04-26 | Mitsubishi Electric Corp | アクティブマトリクス基板のコンタクトホール形成方法 |
JP2019082691A (ja) * | 2010-02-26 | 2019-05-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置、携帯電話 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63313836A (ja) * | 1987-06-17 | 1988-12-21 | Hitachi Ltd | 電気・電子回路装置の製造方法 |
JPH01258444A (ja) * | 1988-04-08 | 1989-10-16 | Fujitsu Ltd | ドライ前処理装置 |
JPH02272749A (ja) * | 1989-04-14 | 1990-11-07 | Citizen Watch Co Ltd | 半導体装置の金属配線を表面処理する方法 |
-
1990
- 1990-06-07 JP JP2149178A patent/JP2890681B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63313836A (ja) * | 1987-06-17 | 1988-12-21 | Hitachi Ltd | 電気・電子回路装置の製造方法 |
JPH01258444A (ja) * | 1988-04-08 | 1989-10-16 | Fujitsu Ltd | ドライ前処理装置 |
JPH02272749A (ja) * | 1989-04-14 | 1990-11-07 | Citizen Watch Co Ltd | 半導体装置の金属配線を表面処理する方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007108780A (ja) * | 1997-05-27 | 2007-04-26 | Mitsubishi Electric Corp | アクティブマトリクス基板のコンタクトホール形成方法 |
JP2004095728A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2019082691A (ja) * | 2010-02-26 | 2019-05-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置、携帯電話 |
JP2021007151A (ja) * | 2010-02-26 | 2021-01-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US11049733B2 (en) | 2010-02-26 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2022023883A (ja) * | 2010-02-26 | 2022-02-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US11682562B2 (en) | 2010-02-26 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2890681B2 (ja) | 1999-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1053765C (zh) | 导电体连线的制造方法 | |
JP3326698B2 (ja) | 集積回路装置の製造方法 | |
JP2000269213A5 (ja) | ||
JPH06140372A (ja) | 半導体装置の製造方法 | |
JPH0345895B2 (ja) | ||
JPH0444249A (ja) | 多層配線構造の半導体装置製造方法 | |
KR960006344B1 (ko) | 표면적이 극대화된 전하저장전극 도전층 형성방법 | |
JP2016127238A (ja) | 電子装置及び電子装置の製造方法 | |
JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
JPS5910064B2 (ja) | 多層配線構造の製造方法 | |
JP2005243808A (ja) | 半導体素子の製造方法 | |
JPH11289055A (ja) | 半導体素子のキャパシタ製造方法 | |
JP3399583B2 (ja) | 半導体装置の製造方法 | |
JP3592209B2 (ja) | 半導体装置の製造方法 | |
JP4745624B2 (ja) | メサ型超伝導素子及びその製造方法 | |
JPS583250A (ja) | 半導体装置の製造方法 | |
KR100264237B1 (ko) | 홀 형성방법 | |
JP2678049B2 (ja) | 半導体装置の洗浄方法 | |
KR20050070769A (ko) | 반도체 제조 방법 | |
JP3065899B2 (ja) | Al配線の形成方法 | |
JP2000235978A (ja) | 半導体装置の製造方法 | |
KR100334404B1 (ko) | 고온 초전도체 소자의 제조 방법 | |
JP3190094B2 (ja) | 半導体装置の製造方法 | |
JPH0451050B2 (ja) | ||
CN110400872A (zh) | 碳纳米管存储结构的制造方法及半导体器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |