JPH04367241A - 実装装置及び半導体装置の製造方法 - Google Patents

実装装置及び半導体装置の製造方法

Info

Publication number
JPH04367241A
JPH04367241A JP3142933A JP14293391A JPH04367241A JP H04367241 A JPH04367241 A JP H04367241A JP 3142933 A JP3142933 A JP 3142933A JP 14293391 A JP14293391 A JP 14293391A JP H04367241 A JPH04367241 A JP H04367241A
Authority
JP
Japan
Prior art keywords
image sensor
electrodes
semiconductor
light
pressurization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3142933A
Other languages
English (en)
Inventor
Eiji Kawamoto
英司 川本
Yoshitaka Aoki
青木 芳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3142933A priority Critical patent/JPH04367241A/ja
Publication of JPH04367241A publication Critical patent/JPH04367241A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子などの実装
装置及び光学画像を電気信号に変換するイメージセンサ
などの半導体装置の製造方法に関するものである。
【0002】
【従来の技術】近年、高密度の多端子、狭ピッチの半導
体装置の実装を目的として、光あるいは熱硬化型の絶縁
樹脂により導体配線を有する回路基板の電極と半導体素
子上のバンプ電極とを接触させ固定する実装方法が特開
平2−44742号公報などにより提案されている。ま
た最近では、半導体素子のバンプ電極はAuなどのメッ
キにより形成するため高価であることからバンプを用い
ない実装方法も提案されている。
【0003】以下図面を参照しながら、上記した従来の
バンプを用いない構造の半導体素子の実装方法の一例に
ついて説明する。
【0004】図3(a)、(b)は、従来の実装装置に
よりイメージセンサを製造する場合の正面断面図と側面
断面図を示すものであり、二つの半導体素子よりなって
いる。図3において、1は透光性基板、2は透光性基板
の表面上に形成された回路導体層の電極である。3は半
導体素子として用いたイメージセンサチップ、4は半導
体イメージセンサチップ3に設けられている電極で、透
光性基板上の電極2と電気的接続をする。12は半導体
イメージセンサチップ3に設けられている受光素子、5
は半導体イメージセンサチップ3を透光性基板1に固定
するための透光性紫外線硬化型絶縁樹脂である。9は透
光性基板を保持するステージ、10は紫外線照射光源で
、11は半導体イメージセンサチップ3を直接加圧する
加圧器である。
【0005】以上のように構成されたイメージセンサの
製造方法を、以下に説明する。まず、回路導体層とその
電極2を形成した透光性基板1上に、一つ目の半導体イ
メージセンサチップ3を実装する所定の位置にアクリレ
ート系の透光性紫外線硬化型絶縁樹脂5をスタンピング
法などにより所定量塗布する。次に、吸着器で一つ目の
半導体イメージセンサチップ3の電極4を形成した反対
側の裏面を真空吸着し、透光性基板1上の所定の位置に
移動する。更に同様の方法で、二つ目の半導体イメージ
センサチップ3を透光性基板1上の所定の位置に移動す
る。その後、二つの半導体イメージセンサチップ3を同
時に二つの加圧器11により圧力を加えながら、透光性
紫外線硬化型絶縁樹脂5を介した半導体イメージセンサ
チップ3の電極4と回路導体層の電極2とを接合させて
電気的導通をとる。その状態で、紫外線照射光源10に
より紫外線光を照射して透光性紫外線硬化型絶縁樹脂5
の硬化を行い全ての半導体イメージセンサチップ3の固
定を行う。
【0006】
【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、加圧量が一定であるため、低加圧時には
回路導体層の電極の高さが均一でなければ回路導体層の
電極と半導体イメージセンサチップの電極が接合されに
くく、電気的導通が取れにくくなるという問題点を有し
ており、また高加圧時には、半導体イメージセンサチッ
プと加圧ヘッドの衝突時の衝撃力による振動が大きいた
め、半導体イメージセンサチップが所定の位置からずれ
たり、回路導体層の電極の高さにばらつきがあっても半
導体イメージセンサチップの電極が回路導体層の電極を
平坦にしながら接合するので電気的導通は取れるが、高
加圧状態で透光性紫外線硬化型絶縁樹脂を硬化するため
、高温高湿状態では透光性紫外線硬化型絶縁樹脂及び半
導体イメージセンサチップの応力により透過性紫外線硬
化型絶縁樹脂と半導体イメージセンサチップが剥離し、
接合している電極が離れ、電気的導通が取れなくなるう
という問題を有していた。
【0007】本発明は上記問題点に鑑み、二つ以上の複
数個の半導体素子を使用して半導体装置を製造する場合
、半導体イメージセンサチップの位置がずれることなく
、回路導体層の電極の高さにばらつきがあっても電気的
導通を取ることができ、また高温高湿状態においても電
気的導通を取ることができる実装装置を提供するもので
ある。
【0008】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の実装装置は、二つ以上の素子を加圧する素
子の数以上の加圧器と、素子に接して加圧器からの圧力
を素子に伝える加圧ヘッドと、素子を実装する基板を保
持するステージと、光照射光源とを備えており、素子を
加圧した状態で素子に与える加圧量を調節する機構を設
け、加圧ヘッドが低圧力で素子を加圧した状態で、加圧
器により加圧ヘッドを介して高圧力で素子を加圧し、そ
の後加圧器の圧力を低くし光照射により光硬化樹脂を硬
化し複数個同時に素子を基板に固定することを特徴とす
るものである。
【0009】
【作用】本発明は上記した方法とすることにより、半導
体イメージセンサチップの電極と回路導体層の電極とを
接合させて電気的導通を取る場合、加圧量の調節が可能
なことにより、回路導体層の電極の高さを均一にし、な
おかつ半導体イメージセンサチップに余分な力を加える
ことがないというものであり、このため半導体イメージ
センサチップの位置がずれたり、回路導体層の電極の高
さにばらつきがあると電気的導通が取れにくくなる、あ
るいは高温高湿状態では透光性紫外線硬化型絶縁樹脂及
び半導体イメージセンサチップの応力により透過性紫外
線硬化型絶縁樹脂と半導体イメージセンサチップが剥離
し、半導体イメージセンサチップの電極と回路導体層の
電極が離れ、電気的導通が取れなくなるという従来の問
題点を解決できるものである。
【0010】
【実施例】以下図面を参照しながら、上記した本発明の
一実施例について説明する。また、従来と同一工程につ
いては図3も参照して説明する。
【0011】図1は、本発明によりイメージセンサを製
造する場合の正面断面図を示すものである。図1におい
て、図3と同一部分には同一符号をつけている。
【0012】図2は、本発明によりイメージセンサを製
造する場合、時間経過に対する半導体イメージセンサチ
ップに加えられる圧力量をグラフにまとめたものである
【0013】図1において、1は透光性基板、2は透光
性基板の表面上に形成された回路導体層の電極である。 3は半導体素子として用いたイメージセンサチップ、4
は半導体イメージセンサチップ3に設けられている電極
で、透光性基板上の電極2と電気的接続をする。5は半
導体イメージセンサチップ3を透光性基板1に固定する
ための透光性紫外線硬化型絶縁樹脂である。6は二つの
半導体イメージセンサチップ3の加圧器で、7は加圧器
6からの加圧量を半導体イメージセンサチップ3に伝え
る加圧ヘッドである。8は加圧ヘッド7に追従性を持た
せるためののゴムなどの弾性体である。9は透光性基板
を保持するステージ、10は紫外線照射光源である。
【0014】以上のように構成されたイメージセンサの
製造方法を以下に説明する。まず、半導体プロセスを用
いて単結晶シリコン基板(ウエハ)上に、フォトトラン
ジスタまたはフォトダイオードなどの受光素子12とC
CDやMOS、バイポーラICなどのアクセス回路(図
示せず)を設けたものを製造する。各電極4については
、2層Al配線のプロセスを用い、スパッタリング法に
より数μm程度ウエハ表面より突出した構造になってい
る。その後、このウエハを高精度ダイシング技術により
切断し、半導体イメージセンサチップ3を作る。また、
コーニング社7059のガラス基板を透光性基板1とし
、この透光性基板1上に厚膜印刷などによって形成した
回路導体層と電極2を形成する。あるいは透光性基板1
として、ポリエーテルサルフォン(PES)、ポリエチ
レンテレフタレート(PET)、ポリエーテルエーテル
ケトン(PEEK)などの透明フィルム基板上に、銅な
どの金属を、蒸着法またはスパッタリング法を用いて形
成し、後にフォトリソ法などによって回路導体を形成し
てもよい。この透光性基板1上の所定の位置に、アクリ
レート系の透光性紫外線硬化型絶縁樹脂5をスタンピン
グ法やスクリーン印刷法などにより所定量塗布する。つ
ぎに、吸着器で一つ目の半導体イメージセンサチップ3
の電極4を形成した面の裏面を真空吸着し、透光性基板
1上の所定の位置に移動する。そして、透光性基板1上
に密着させて置く。更に同様の方法で、二つ目の半導体
イメージセンサチップ3を透光性基板1上に置く。その
後、二つの半導体イメージセンサチップ3を加圧ヘッド
7により低圧力で加圧し、個別の加圧器6により加圧ヘ
ッド7を介して半導体イメージセンサチップ3に同時に
高圧力を加え、透光性紫外線硬化型絶縁樹脂5を介した
半導体イメージセンサチップ3の電極と回路導体層の電
極を接合させ電気的導通を取る。次に加圧器6の圧力を
低くした状態で紫外線照射光源10により紫外線光を照
射して透光性紫外線硬化型絶縁樹脂5の硬化を行い、二
つの半導体イメージセンサチップ3の固定を行う。
【0015】上記のようにして、イメージセンサを製造
する。このイメージセンサについては、透光性基板1及
び透光性紫外線硬化型絶縁樹脂5を通して光情報を受光
素子12が検知し、これを電気信号に変換するようにな
っている。
【0016】透光性紫外線硬化型絶縁樹脂5としては、
ウレタンアクリレート系あるいはエポキシアクリレート
系透光性紫外線硬化型絶縁樹脂が、接着性、感度の点か
ら好適である。
【0017】以上のように本実施例によれば、透光性基
板1上に形成された回路導体層の電極2と半導体イメー
ジセンサチップ3上に形成された電極4とを接合させて
固定する工程に於て、三段階で半導体イメージセンサチ
ップ3を加圧することできることにより、半導体イメー
ジセンサチップ3の位置ずれを起こすことなく、回路導
体層の電極2の高さを均一にすることができるため電極
間の電気的導通を取ることができ、なおかつ高温高湿状
態においても電極間の電気的導通を取ることができる。
【0018】
【発明の効果】以上のように本発明は、二つ以上の半導
体素子を光硬化型絶縁樹脂を介して透光性基板に加圧し
た状態で光硬化型絶縁樹脂に光照射光源より光照射して
、透光性基板上に形成された回路導体層の電極と半導体
素子上に形成された電極とを接合させて固定する場合、
装置に加圧量を調整することができる機構を設けたこと
により、半導体イメージセンサチップの位置ずれを起こ
すことなく、回路導体層の電極の高さのばらつきを均一
にすることができるため、電極間の電気的導通を確率よ
く取ることができ、また透光性紫外線硬化型絶縁樹脂の
硬化後、高温高湿状態においても透光性紫外線硬化型絶
縁樹脂と半導体イメージセンサチップが剥離することが
ないため、回路導体層の電極と半導体イメージセンサチ
ップの電極は離れず、電極間の電気的導通を確率よく取
ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例における実装装置により
イメージセンサの正面図である。
【図2】本発明の第1の実施例における実装装置により
イメージセンサを製造する場合の時間経過に対する半導
体イメージセンサチップに加えられる圧力量をグラフ化
した特性図である。
【図3】(a)従来の実装装置によるイメージセンサの
正面断面図である。 (b)従来の実装装置によるイメージセンサの側面断面
図である。
【符号の説明】
1  透光性基板 2  回路導体層の電極 3  イメージセンサチップ 4  イメージセンサチップの電極 5  透光性紫外線硬化型絶縁樹脂 6  加圧器 7  加圧ヘッド 8  弾性体 9  ステージ 10  紫外線照射光源 11  加圧器 12  受光素子

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  二つ以上の素子を加圧する素子の数以
    上の加圧器と、前記素子に接して前記加圧器からの圧力
    を前記素子に伝える前記加圧器と同数の加圧ヘッドと、
    前記素子を実装する基板を保持するステージと、光照射
    光源とを備えた実装装置に於て、前記素子を加圧した状
    態で前記素子に与える加圧量を調節する機構を設けたこ
    とを特徴とする実装装置。
  2. 【請求項2】  加圧量を調節する機構に於て、三段階
    に加圧量を調節することが可能なことを特徴とする請求
    項1記載の実装装置。
  3. 【請求項3】  二つ以上の半導体素子と、回路導体層
    を形成した透光性基板と、光硬化型絶縁樹脂とを備え、
    前記半導体素子を前記光硬化型絶縁樹脂を介して前記透
    光性基板に加圧器により加圧ヘッドを介して加圧し、光
    照射により前記光硬化型絶縁樹脂を硬化して前記透光性
    基板上に形成された前記回路導体層の電極と前記半導体
    素子上に形成された電極とを接合させて固定する工程に
    於て、前記加圧ヘッドが低圧力で前記素子に接した状態
    で前記加圧器が前記加圧ヘッドを介して前記素子に高圧
    力を加え、その後前記加圧器の圧力を前記高圧力より低
    く設定し光照射により前記光硬化型絶縁樹脂を硬化して
    、前記半導体素子を個別に複数個同時に加圧固定するこ
    とを特徴とする半導体装置の製造方法。
  4. 【請求項4】  半導体素子がイメージセンサであるこ
    とを特徴とする請求項3記載の半導体装置の製造方法。
JP3142933A 1991-06-14 1991-06-14 実装装置及び半導体装置の製造方法 Pending JPH04367241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3142933A JPH04367241A (ja) 1991-06-14 1991-06-14 実装装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3142933A JPH04367241A (ja) 1991-06-14 1991-06-14 実装装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04367241A true JPH04367241A (ja) 1992-12-18

Family

ID=15327024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3142933A Pending JPH04367241A (ja) 1991-06-14 1991-06-14 実装装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04367241A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230528A (ja) * 2000-02-15 2001-08-24 Sony Corp 実装装置及び実装方法

Similar Documents

Publication Publication Date Title
EP0389756B1 (en) Method of assembling semiconductor devices
US20060115927A1 (en) Attachment of flip chips to substrates
JP2985640B2 (ja) 電極接続体及びその製造方法
JPH04367241A (ja) 実装装置及び半導体装置の製造方法
JPH04359441A (ja) 実装装置及び半導体装置の製造方法
JPS62132331A (ja) 半導体装置の製造方法
JP2574559B2 (ja) イメージセンサの製造方法
JPH04316365A (ja) 実装装置及び半導体装置の製造方法
JPH04278547A (ja) 実装装置及び半導体装置の製造方法
JP2663649B2 (ja) マルチチップ実装方法
JPH012331A (ja) 半導体装置の製造方法
JPH04309265A (ja) 実装装置および半導体装置の製造方法
JP3238256B2 (ja) 半導体装置、イメージセンサ装置及びそれらの製造方法
JPH04158573A (ja) 半導体装置の製造方法
JPH05144881A (ja) 実装装置及び半導体装置の製造方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP2841846B2 (ja) Ic半導体素子の接合方法
JPH04254343A (ja) 半導体装置の実装方法
JP2712757B2 (ja) ボンディングツール
JPH05235208A (ja) 半導体装置の製造方法
JPH0222834A (ja) 半導体素子の実装方法
JPH06275675A (ja) Tabパッケージとその接続方法
JP2712654B2 (ja) 電子部品の実装構造及び製造方法
JP2797669B2 (ja) 半導体装置の製造方法
JPS63240036A (ja) 半導体装置の製造方法