JPH04316365A - 実装装置及び半導体装置の製造方法 - Google Patents

実装装置及び半導体装置の製造方法

Info

Publication number
JPH04316365A
JPH04316365A JP3083814A JP8381491A JPH04316365A JP H04316365 A JPH04316365 A JP H04316365A JP 3083814 A JP3083814 A JP 3083814A JP 8381491 A JP8381491 A JP 8381491A JP H04316365 A JPH04316365 A JP H04316365A
Authority
JP
Japan
Prior art keywords
semiconductor
image sensor
light
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3083814A
Other languages
English (en)
Inventor
Yoshitaka Aoki
青木 芳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3083814A priority Critical patent/JPH04316365A/ja
Publication of JPH04316365A publication Critical patent/JPH04316365A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体素子などの実装
装置及び光学画像を電気信号に変換するイメージセンサ
などの半導体装置の製造方法に関するものである。
【0002】
【従来の技術】近年、高密度の多端子、狭ピッチの半導
体装置の実装を目的として、光あるいは熱硬化型の絶縁
樹脂により導体配線を有する回路基板の電極と半導体素
子上のバンプ電極とを接触させ固定する実装方法が特開
平2−44742号公報などにより提案されている。ま
た最近では、半導体素子のバンプ電極はAuなどのメッ
キにより形成するため高価であることからバンプを用い
ない実装方法も提案されている。
【0003】以下図面を参照しながら、上記した従来の
バンプを用いない構造の半導体装置の製造方法の一例に
ついて説明する。
【0004】図2(a)、(b)は、従来の実装装置に
よりイメージセンサを製造する場合の正面断面図と側面
断面図を示すものであり、二つの半導体素子よりなって
いる。図2において、1は透光性基板、2は透光性基板
の表面上に形成された回路導体層の電極である。3は半
導体素子として用いたイメージセンサチップ、12は半
導体イメージセンサチップ3に設けられている受光素子
、4は半導体イメージセンサチップ3に設けられている
電極で、透光性基板上の電極2と電気的接続をする。 5は半導体イメージセンサチップ3を透光性基板1に固
定するための透光性紫外線硬化型樹脂である。8は透光
性基板を保持するステージ、10はイメージセンサチッ
プ3の吸着及び加圧器で、11は紫外線照射光源である
【0005】以上のように構成されたイメージセンサの
製造方法を、以下に説明する。まず、回路導体層とその
電極2を形成した透光性基板1上に、一つ目の半導体イ
メージセンサチップ3を実装する所定の位置にアクリレ
ート系の透光性紫外線硬化型樹脂5をスタンピンング法
などにより所定量塗布する。次に、吸着及び加圧器10
で一つ目の半導体イメージセンサチップ3の電極4を形
成した反対側の裏面を真空吸着し、透光性基板1上の所
定の位置に移動する。その後、吸着及び加圧器10の上
部より圧力を加えながら、紫外線硬化型樹脂5を介した
半導体イメージセンサチップ3の電極4と回路導体層の
電極2とを接合させて電気的導通をとる。その状態で、
紫外線照射光源11により紫外線光を照射して紫外線硬
化型樹脂5の硬化を行い一つ目の半導体イメージセンサ
チップ3の固定を行う。更に同様の方法で、二つ目の半
導体イメージセンサチップ3を固定してイメージセンサ
を製造していた。
【0006】
【発明が解決しようとする課題】しかしながら上記の方
法では、半導体イメージセンサの電極と回路導体層の電
極とを接合させて電気的導通がとりにくいという問題点
と、製造時間が長いという問題点を有していた。まず電
気的導通については、加圧器の半導体イメージセンサチ
ップを加圧する面と半導体イメージセンサチップの加圧
される裏面との平行度が精度よく保たれている必要があ
り、このために平行度が崩れると電気的導通が取れにく
くなるという問題点があった。また製造時間は、紫外線
硬化型樹脂の硬化を行い半導体イメージセンサチップの
固定を行う工程の時間が、全工程の時間の中に占める割
合が大きく、このため、およそ半導体イメージセンサチ
ップの個数と比例して増やせば増やすほど長くなるとい
う問題点があった。
【0007】本発明は上記問題点に鑑み、二つ以上の複
数個の半導体素子を使用して半導体装置を製造する場合
、製造時間を短縮することができ、また加圧器の半導体
イメージセンサチップを加圧する面と半導体イメージセ
ンサチップの加圧される裏面との平行度が崩れても電気
的導通をとることができる実装装置及び半導体装置の製
造方法を提供するものである。
【0008】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の実装装置は、二つ以上の素子を加圧する素
子の数以上の加圧器と、素子を実装する基板を保持する
ステージと、光照射光源とを備えており、加圧器が素子
を加圧した状態で素子の裏面に追従する機構を設け、複
数個の加圧器が同時に素子を加圧した状態で光硬化樹脂
を硬化する光照射装置を設けたこと特徴とするものであ
る。また半導体装置の製造方法は、二つ以上の半導体素
子と、回路導体層を形成した透光性基板と、光硬化型絶
縁樹脂とを備え、半導体素子を光硬化型絶縁樹脂を介し
て透光性基板に加圧し、光照射により光硬化樹脂を硬化
して透光性基板上に形成された回路導体層の電極と半導
体素子上に形成された電極とを接合させて固定する工程
に於て、加圧器が加圧した状態で半導体素子の裏面に追
従し、半導体素子を個別に複数個同時に加圧固定するこ
とを特徴とすものである。
【0009】
【作用】本発明は上記した方法とすることにより、半導
体イメージセンサチップの電極と回路導体層の電極とを
接合させて電気的導通を取る場合、加圧器の半導体イメ
ージセンサチップを加圧する面が半導体イメージセンサ
チップの加圧される面に追従して平行度を保つというも
のであり、このため、平行度が崩れると電気的導通が取
れにくくなるという従来の問題点を解決できるものであ
る。また二つ以上の複数個の半導体素子を使用して半導
体装置を製造する場合、加圧固定する工程を一度に済ま
せて、複数個の半導体素子の個数と比例して増やせば増
やすほど製造時間が長くなるという従来の問題点を解決
できるものであり、製造時間を短縮することができる実
装装置及び半導体装置の製造方法である。
【0010】
【実施例】以下図面を参照しながら、上記した本発明の
一実施例について説明する。また、従来と同一工程につ
いては図2も参照にして説明する。
【0011】図1は、本発明によりイメージセンサを製
造する場合の正面断面図を示すものである。図1におい
て、図2と同一部分には同一符号を付けている。
【0012】図1において、1は透光性基板、2は透光
性基板の表面上に形成された回路導体層の電極である。 3は半導体素子として用いたイメージセンサチップ、4
は半導体イメージセンサチップ3に設けられている電極
で、透光性基板上の電極2と電気的接続をする。5は半
導体イメージセンサチップ3を透光性基板1に固定する
ための透光性紫外線硬化型樹脂である。6は二つの半導
体イメージセンサチップ3の加圧器で、7は加圧器6に
追従性をもたせるためのゴムなどの弾性体である。8は
透光性基板を保持するステージ、9は紫外線照射光源で
ある。
【0013】以上のように構成されたイメージセンサの
製造方法を、以下に説明する。まず、半導体プロセスを
用いて単結晶シリコン基板(ウエハ)上に、フォトトラ
ンジスタまたはフォトダイオードなどの受光素子12と
CCDやMOS、バイポーラICなどのアクセス回路(
図示せず)を設けたものを製造する。各電極4について
は、2層Al配線のプロセスを用い、スパッタリング法
により数μm程度ウエハ表面より突出した構造になって
いる。その後、このウエハを高精度ダイシング技術によ
り切断し、半導体イメージセンサチップ3を作る。また
、コーニング社7059のガラス基板を透光性基板1と
し、この透光性基板1上に厚膜印刷などによって形成し
た回路導体層と電極2を形成する。あるいは透光性基板
1として、ポリエーテルサルフォン(PES)、ポリエ
チレンテレフタレート(PET)、ポリエーテルエーテ
ルケトン(PEEK)などの透明フィルム基板上に、銅
などの金属を、蒸着法またはスパッタリング法を用いて
形成し、後にフォトリソ法などによって回路導体を形成
してもよい。この透光性基板1上の所定の位置に、アク
リレート系の透光性紫外線硬化型樹脂5をスタンピンン
グ法やスクリーン印刷法などにより所定量塗布する。 次に、吸着器10で一つ目の半導体イメージセンサチッ
プ3の電極4を形成した反対側の裏面を真空吸着し、透
光性基板1上の所定の位置に移動する。そして、透光性
基板1上に密着させ置く。更に同様の方法で、二つ目の
半導体イメージセンサチップ3を透光性基板1上に置く
。その後、二つの半導体イメージセンサチップ3の裏面
を個別の加圧器6の上部の弾性体7上から同時に圧力を
加えながら、紫外線硬化型樹脂5を介した半導体イメー
ジセンサチップ3の電極4と回路導体層の電極2とを接
合させて電気的導通をとる。その状態で、紫外線照射光
源9により紫外線光を照射して紫外線硬化型樹脂5の硬
化を行い二つの半導体イメージセンサチップ3の固定を
行う。
【0014】上記のようにして、イメージセンサを製造
する。このイメージセンサについては、透光性基板1及
び透光性紫外線硬化型樹脂5を通して光情報を受光素子
12が検知し、これを電気信号に変換するようになって
いる。
【0015】紫外線硬化型絶縁樹脂5としては、ウレタ
ンアクリレート系、あるいはエポキシアクリレート系紫
外線硬化型絶縁樹脂が接着性、感度の点から好適である
【0016】以上のように本実施例によれば、透光性基
板1上に形成された回路導体層の電極2と半導体イメー
ジセンサ3上に形成された電極4とを接合させて固定す
る工程に於て、加圧器6の上部の弾性体7上から圧力を
加えることにより、加圧器6の半導体イメージセンサチ
ップに接する面と半導体イメージセンサチップの裏面と
の平行度が加圧時に維持できるものであり、そして半導
体イメージセンサ3を二つ個別に同時加圧固定すること
により、加圧固定時間を半分とする事ができ、製造時間
を短縮することができる。
【0017】
【発明の効果】以上説明したように本発明は、二つ以上
の半導体素子を光硬化型絶縁樹脂を介して透光性基板に
加圧した状態で光硬化樹脂に光照射光源より光照射して
、透光性基板上に形成された回路導体層の電極と半導体
半導体素子上に形成された電極とを接合させて固定する
場合、加圧器に取り付けた追従性の機構により、加圧器
の半導体イメージセンサチップを加圧する面が半導体イ
メージセンサチップの加圧される面に追従して平行度を
保つというものであり、電気的導通を確率よくとること
ができる。そして、半導体素子を個別に複数個同時に加
圧固定する事により、従来の方法のように二つ以上の複
数個の半導体素子を使用して半導体装置を製造する場合
、半導体素子の数と比例して増やせば増やすほど製造時
間が長くなるという問題点を解決でき、製造時間を短縮
することができるものである。
【図面の簡単な説明】
【図1】本発明の実施例における実装装置によりイメー
ジセンサを製造する場合の正面断面図である。
【図2】(a)従来の実装装置によりイメージセンサを
製造する場合の正面断面図である。 (b)従来の実装装置によりイメージセンサを製造する
場合の側面断面図である。
【符号の説明】
1  透光性基板 2  回路導体層の電極 3  イメージセンサチップ 4  イメージセンサチップの電極 5  紫外線硬化型樹脂 6  加圧器 7  弾性体 8  ステージ 9  紫外線照射光源 10  吸着及び加圧器 11  紫外線照射光源 12  受光素子

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  二つ以上の素子を加圧する素子の数以
    上の加圧器と、前記素子を実装する基板を保持するステ
    ージと、光照射光源とを備えた実装装置に於て、前記加
    圧器が前記素子を加圧した状態で前記素子の裏面に追従
    する機構を設け、複数個の前記加圧器が同時に複数個の
    前記素子を加圧した状態で光硬化樹脂を硬化する前記光
    照射光源を設けたことを特徴とする実装装置。
  2. 【請求項2】  加圧器の追従する機構として弾性体を
    用いたことを特徴とする請求項1記載の実装装置。
  3. 【請求項3】  二つ以上の半導体素子と、回路導体層
    を形成した透光性基板と、光硬化型絶縁樹脂とを備え、
    前記半導体素子を前記光硬化型絶縁樹脂を介して前記透
    光性基板に加圧器により加圧し、光照射により前記光硬
    化型絶縁樹脂を硬化して前記透光性基板上に形成された
    前記回路導体層の電極と前記半導体素子上に形成された
    電極とを接合させて固定する工程に於て、前記加圧器が
    加圧した状態で前記半導体素子の裏面に追従して前記半
    導体素子を加圧し、前記半導体素子を個別に複数個同時
    に加圧固定することを特徴とする半導体装置の製造方法
  4. 【請求項4】  半導体素子がイメージセンサであるこ
    とを特徴とする請求項3記載の半導体装置の製造方法。
JP3083814A 1991-04-16 1991-04-16 実装装置及び半導体装置の製造方法 Pending JPH04316365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3083814A JPH04316365A (ja) 1991-04-16 1991-04-16 実装装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3083814A JPH04316365A (ja) 1991-04-16 1991-04-16 実装装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04316365A true JPH04316365A (ja) 1992-11-06

Family

ID=13813152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3083814A Pending JPH04316365A (ja) 1991-04-16 1991-04-16 実装装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04316365A (ja)

Similar Documents

Publication Publication Date Title
US5405809A (en) Semiconductor device, an image sensor device, and methods for producing the same
US5384952A (en) Method of connecting an integrated circuit chip to a substrate
JPH04316365A (ja) 実装装置及び半導体装置の製造方法
JPS62132331A (ja) 半導体装置の製造方法
JPS62281360A (ja) 半導体装置の製造方法
JPH04359441A (ja) 実装装置及び半導体装置の製造方法
JPH04309265A (ja) 実装装置および半導体装置の製造方法
JP2574559B2 (ja) イメージセンサの製造方法
JPH04367241A (ja) 実装装置及び半導体装置の製造方法
JPH04278547A (ja) 実装装置及び半導体装置の製造方法
JPH034546A (ja) 半導体実装装置
JPH05144881A (ja) 実装装置及び半導体装置の製造方法
JP2663649B2 (ja) マルチチップ実装方法
JP2780499B2 (ja) 半導体装置の実装方法
JPH04158573A (ja) 半導体装置の製造方法
JP3238256B2 (ja) 半導体装置、イメージセンサ装置及びそれらの製造方法
JPH05235208A (ja) 半導体装置の製造方法
JP2558512B2 (ja) 半導体装置
JP2986636B2 (ja) マルチチップモジュールの実装方法
JP2712757B2 (ja) ボンディングツール
JPH05136208A (ja) 半導体装置及びその製造方法
JPH02268451A (ja) 半導体装置の製造方法
JPH01228178A (ja) 固体撮像装置
JPH0629349A (ja) 半導体素子の実装方法
JPH0228946A (ja) 半導体素子の実装方法