JPH05136208A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05136208A JPH05136208A JP29413291A JP29413291A JPH05136208A JP H05136208 A JPH05136208 A JP H05136208A JP 29413291 A JP29413291 A JP 29413291A JP 29413291 A JP29413291 A JP 29413291A JP H05136208 A JPH05136208 A JP H05136208A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- electrode
- circuit board
- semiconductor
- conductive electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 厚膜導電性電極２２を形成した透光性回路基
板２１上の所定の位置に、紫外線硬化型絶縁樹脂３４を
介して半導体イメージセンサチップ３０を配置した後、
荷重を加えながら光照射して固定し、電気的導通をとる
実装方法にて作製した半導体装置の品質を高める。 【構成】 接続部の厚膜導電性電極２２は、スクリーン
印刷法にてＡｕペーストを塗布し、レベリング、乾燥、
焼成した後、この膜の上部に研磨を施し研磨面を形成し
た構成とする。 【効果】 厚膜Ａｕ電極２２の膜上部に研磨面２３を形
成することで、断面形状が台形状で膜厚の均一な膜が実
現でき、実装時の位置ずれの許容範囲を広げられ、また
厚膜Ａｕ電極の変形量や半導体チップへの荷重量を低減
でき、電気的接続の不良や半導体イメージセンサチップ
３０の損傷を低減した高品質な半導体装置とすることが
できる。
板２１上の所定の位置に、紫外線硬化型絶縁樹脂３４を
介して半導体イメージセンサチップ３０を配置した後、
荷重を加えながら光照射して固定し、電気的導通をとる
実装方法にて作製した半導体装置の品質を高める。 【構成】 接続部の厚膜導電性電極２２は、スクリーン
印刷法にてＡｕペーストを塗布し、レベリング、乾燥、
焼成した後、この膜の上部に研磨を施し研磨面を形成し
た構成とする。 【効果】 厚膜Ａｕ電極２２の膜上部に研磨面２３を形
成することで、断面形状が台形状で膜厚の均一な膜が実
現でき、実装時の位置ずれの許容範囲を広げられ、また
厚膜Ａｕ電極の変形量や半導体チップへの荷重量を低減
でき、電気的接続の不良や半導体イメージセンサチップ
３０の損傷を低減した高品質な半導体装置とすることが
できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体実装に関するもの
で、光学画像を電気信号に変換するイメージセンサなど
の半導体装置及びその製造装置に関するものである。
で、光学画像を電気信号に変換するイメージセンサなど
の半導体装置及びその製造装置に関するものである。
【０００２】
【従来の技術】近年、高密度の多端子、狭ピッチの半導
体の実装を目的として、光あるいは熱硬化型の絶縁樹脂
により導体配線を有する回路基板の電極と半導体素子上
のバンプ電極とを接触させ固定する実装方法が特開平２
−４４７４２号公報などにより提案されている。また最
近では、半導体素子のバンプ電極をＡｕなどのメッキに
より形成するため高価であることからバンプを用いない
実装方法も提案されている。
体の実装を目的として、光あるいは熱硬化型の絶縁樹脂
により導体配線を有する回路基板の電極と半導体素子上
のバンプ電極とを接触させ固定する実装方法が特開平２
−４４７４２号公報などにより提案されている。また最
近では、半導体素子のバンプ電極をＡｕなどのメッキに
より形成するため高価であることからバンプを用いない
実装方法も提案されている。
【０００３】以下図面を参照しながら、上記した従来の
バンプを用いない構造の半導体装置の一例について説明
する。
バンプを用いない構造の半導体装置の一例について説明
する。
【０００４】図４は従来の実装方式にて作製したイメー
ジセンサの斜視図で、図５はその要部断面図を示す。ま
た、図６に透光性回路基板の製造工程図を示す。図４、
図５において、１は透光性を有するガラス基板で、２は
通常のスクリーン印刷プロセスにて形成した厚膜Ａｕ電
極で、３はこの厚膜Ａｕ電極２に接続する回路導体層で
ある。この回路導体層３は、厚膜Ａｕ電極２に接続され
た厚膜下部Ａｇ導体４、厚膜絶縁層５、外部回路への入
出力端子部へ接続された厚膜上部Ａｇ導体６と、この厚
膜上部Ａｇ導体６を保護する厚膜保護層７で構成されて
いる。８は半導体イメージセンサチップで、半導体イメ
ージセンサチップ８は半導体プロセスを用いて形成した
能動素子や受動素子の素子９、絶縁層１０、各素子９を
電気的に接続するＡｌ配線１１及び保護層１２、保護層
１２表面に形成されるとともにＡｌ配線１１に接続した
Ａｌ電極１３より成り立っている。１４は半導体イメー
ジセンサチップ８を固定し、電気的導通をとるための紫
外線硬化型絶縁樹脂である。
ジセンサの斜視図で、図５はその要部断面図を示す。ま
た、図６に透光性回路基板の製造工程図を示す。図４、
図５において、１は透光性を有するガラス基板で、２は
通常のスクリーン印刷プロセスにて形成した厚膜Ａｕ電
極で、３はこの厚膜Ａｕ電極２に接続する回路導体層で
ある。この回路導体層３は、厚膜Ａｕ電極２に接続され
た厚膜下部Ａｇ導体４、厚膜絶縁層５、外部回路への入
出力端子部へ接続された厚膜上部Ａｇ導体６と、この厚
膜上部Ａｇ導体６を保護する厚膜保護層７で構成されて
いる。８は半導体イメージセンサチップで、半導体イメ
ージセンサチップ８は半導体プロセスを用いて形成した
能動素子や受動素子の素子９、絶縁層１０、各素子９を
電気的に接続するＡｌ配線１１及び保護層１２、保護層
１２表面に形成されるとともにＡｌ配線１１に接続した
Ａｌ電極１３より成り立っている。１４は半導体イメー
ジセンサチップ８を固定し、電気的導通をとるための紫
外線硬化型絶縁樹脂である。
【０００５】以上のように構成されたイメージセンサに
ついて、以下その製造方法について説明する。まず、半
導体プロセスを用いて能動素子や受動素子の素子９やＡ
ｌ配線１１が形成された半導体チップ８の保護層１２表
面にＡｌ電極１３を形成する。次に、予め回路基板を図
６に示すように透光性のガラス基板１上に、スクリーン
印刷法によりＡｕペーストを塗布し、これを室温で放置
してレベリングを行なう。その後、１２０〜１５０℃で
１０分程度乾燥し、次に約５００℃位の温度で焼成を行
いＡｕ厚膜電極２を形成する。同様のプロセスを繰り返
すことで、順次厚膜下部Ａｇ導体層４、厚膜絶縁層５、
厚膜上部Ａｇ導体層６、厚膜保護層７を形成していき回
路導体層３を構成する。最後に、スクライブして、個片
状態とした透光性回路基板を作製しておく。そして、こ
の作製した透光性回路基板上に透光性紫外線硬化型絶縁
樹脂１４を必要量塗布し、その上に半導体イメージセン
サチップ８をＡｌ電極１３と厚膜Ａｕ電極２が当接する
ように押し当てる。この時、厚膜Ａｕ電極２上の樹脂１
４は押し退けられ、厚膜Ａｕ電極２とＡｌ電極１３は電
気的に接続される。その後、半導体イメージセンサチッ
プ８の素子９面の反対側より圧力を加え、厚膜Ａｕ電極
２とＡｌ電極１３を圧着し、透光性回路基板の裏面より
紫外線を照射して紫外線硬化型樹脂１４の硬化を行な
う。このようにして、半導体イメージセンサ８を透光性
回路基板上に実装する。この際、確実な電気的接続とす
るために加圧する荷重は、Ａｌ電極１３の自然発生的に
形成される絶縁性の酸化膜を、当接する厚膜Ａｕ電極２
で物理的に破壊するのに十分なだけ必要である。（例え
ば特開平２−２７２７６４号公報など）
ついて、以下その製造方法について説明する。まず、半
導体プロセスを用いて能動素子や受動素子の素子９やＡ
ｌ配線１１が形成された半導体チップ８の保護層１２表
面にＡｌ電極１３を形成する。次に、予め回路基板を図
６に示すように透光性のガラス基板１上に、スクリーン
印刷法によりＡｕペーストを塗布し、これを室温で放置
してレベリングを行なう。その後、１２０〜１５０℃で
１０分程度乾燥し、次に約５００℃位の温度で焼成を行
いＡｕ厚膜電極２を形成する。同様のプロセスを繰り返
すことで、順次厚膜下部Ａｇ導体層４、厚膜絶縁層５、
厚膜上部Ａｇ導体層６、厚膜保護層７を形成していき回
路導体層３を構成する。最後に、スクライブして、個片
状態とした透光性回路基板を作製しておく。そして、こ
の作製した透光性回路基板上に透光性紫外線硬化型絶縁
樹脂１４を必要量塗布し、その上に半導体イメージセン
サチップ８をＡｌ電極１３と厚膜Ａｕ電極２が当接する
ように押し当てる。この時、厚膜Ａｕ電極２上の樹脂１
４は押し退けられ、厚膜Ａｕ電極２とＡｌ電極１３は電
気的に接続される。その後、半導体イメージセンサチッ
プ８の素子９面の反対側より圧力を加え、厚膜Ａｕ電極
２とＡｌ電極１３を圧着し、透光性回路基板の裏面より
紫外線を照射して紫外線硬化型樹脂１４の硬化を行な
う。このようにして、半導体イメージセンサ８を透光性
回路基板上に実装する。この際、確実な電気的接続とす
るために加圧する荷重は、Ａｌ電極１３の自然発生的に
形成される絶縁性の酸化膜を、当接する厚膜Ａｕ電極２
で物理的に破壊するのに十分なだけ必要である。（例え
ば特開平２−２７２７６４号公報など）
【０００６】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、厚膜Ａｕ電極２に蓄積された内部ストレ
スによる経時変化での電気的接続の外れの発生や、半導
体イメージセンサチップ８の裏面への過大な荷重による
半導体イメージセンサチップ８の損傷という問題点を有
していた。
うな構成では、厚膜Ａｕ電極２に蓄積された内部ストレ
スによる経時変化での電気的接続の外れの発生や、半導
体イメージセンサチップ８の裏面への過大な荷重による
半導体イメージセンサチップ８の損傷という問題点を有
していた。
【０００７】この理由は、通常のスクリーン印刷法にて
形成した厚膜Ａｕ電極２は、半導体イメージセンサチッ
プ８側のＡｌ電極１３に比べて図７の（Ａ）に示すよう
に高さのバラツキが非常に大きいために、図７の（Ｂ）
に示すように全ての電極において電極を当接した際、電
極間の距離が最も低い厚膜Ａｕ電極２−ａの距離になる
まで、主に、他の厚膜Ａｕ電極２−ｂを変形させる必要
があるが、この時のＡｕ電極２ーｂの変形量に依存して
内部ストレスが非常に大きくなることと、この変形に要
する半導体イメージセンサチップ８裏面からの荷重が過
大となることによる。従って、厚膜Ａｕ電極２間の膜厚
のバラツキを抑え均一なものとすることで、不良発生を
防止できる。また、スクリーン印刷法にて形成された厚
膜Ａｕ電極２の断面形状は、放物状でピークとなる位置
のバラツキが大きいので、全ての電極が当接できる位置
範囲も狭く、電気的接続不良発生の原因となった。
形成した厚膜Ａｕ電極２は、半導体イメージセンサチッ
プ８側のＡｌ電極１３に比べて図７の（Ａ）に示すよう
に高さのバラツキが非常に大きいために、図７の（Ｂ）
に示すように全ての電極において電極を当接した際、電
極間の距離が最も低い厚膜Ａｕ電極２−ａの距離になる
まで、主に、他の厚膜Ａｕ電極２−ｂを変形させる必要
があるが、この時のＡｕ電極２ーｂの変形量に依存して
内部ストレスが非常に大きくなることと、この変形に要
する半導体イメージセンサチップ８裏面からの荷重が過
大となることによる。従って、厚膜Ａｕ電極２間の膜厚
のバラツキを抑え均一なものとすることで、不良発生を
防止できる。また、スクリーン印刷法にて形成された厚
膜Ａｕ電極２の断面形状は、放物状でピークとなる位置
のバラツキが大きいので、全ての電極が当接できる位置
範囲も狭く、電気的接続不良発生の原因となった。
【０００８】本発明は上記問題点に鑑み、半導体チップ
及び電気的接続に関する不良を低減した、工法を簡略化
したフリップチップ実装法にて作製する高品質な半導体
装置装置及びその製造方法を提供するものである。
及び電気的接続に関する不良を低減した、工法を簡略化
したフリップチップ実装法にて作製する高品質な半導体
装置装置及びその製造方法を提供するものである。
【０００９】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置は、上面に回路導体層とこの回
路導体層に接続する厚膜導電性電極を有する透光性回路
基板と、この透光性回路基板の上面に光硬化型絶縁樹脂
を介して半導体素子を有し、半導体素子の素子面の反対
側より加圧して、透光性回路基板の所定の位置の厚膜導
電性電極と半導体素子の素子面に形成した電極を当接さ
せた状態で紫外線を照射して光硬化型絶縁樹脂を硬化し
て半導体素子を固定し、かつ電気的に接続する半導体装
置において、厚膜導電性電極は、スクリーン印刷法にて
導電性ペーストを塗布した後、レベリング、乾燥、焼成
を行ってから、導電性膜の上部のを研磨を施し研磨面を
形成した構成を備えたものである。
めに本発明の半導体装置は、上面に回路導体層とこの回
路導体層に接続する厚膜導電性電極を有する透光性回路
基板と、この透光性回路基板の上面に光硬化型絶縁樹脂
を介して半導体素子を有し、半導体素子の素子面の反対
側より加圧して、透光性回路基板の所定の位置の厚膜導
電性電極と半導体素子の素子面に形成した電極を当接さ
せた状態で紫外線を照射して光硬化型絶縁樹脂を硬化し
て半導体素子を固定し、かつ電気的に接続する半導体装
置において、厚膜導電性電極は、スクリーン印刷法にて
導電性ペーストを塗布した後、レベリング、乾燥、焼成
を行ってから、導電性膜の上部のを研磨を施し研磨面を
形成した構成を備えたものである。
【００１０】
【作用】本発明は上記した構成によって、厚膜導電性電
極の膜厚を均一なものとすることができ、電極の当接・
圧着の際の厚膜導電性電極の変形量及び半導体素子への
荷重は小さくなる。従って、蓄積される内部ストレスも
少なくなり、且つ半導体イメージセンサチップに加圧さ
れる荷重も少なくなる。また、厚膜導電性電極の断面形
状が台形状となるので、当接・圧着の際の位置ずれに対
する許容範囲も大きくなる。このため、厚膜導電性電極
に蓄積された内部ストレスに起因する経時変化による電
気的接続の外れの発生や位置ずれによる電気的接続の不
良、及び半導体素子の裏面への過大な荷重による半導体
素子の損傷という従来の問題点を解決できるものであ
る。
極の膜厚を均一なものとすることができ、電極の当接・
圧着の際の厚膜導電性電極の変形量及び半導体素子への
荷重は小さくなる。従って、蓄積される内部ストレスも
少なくなり、且つ半導体イメージセンサチップに加圧さ
れる荷重も少なくなる。また、厚膜導電性電極の断面形
状が台形状となるので、当接・圧着の際の位置ずれに対
する許容範囲も大きくなる。このため、厚膜導電性電極
に蓄積された内部ストレスに起因する経時変化による電
気的接続の外れの発生や位置ずれによる電気的接続の不
良、及び半導体素子の裏面への過大な荷重による半導体
素子の損傷という従来の問題点を解決できるものであ
る。
【００１１】
【実施例】以下本発明の一実施例の半導体装置及びその
製造方法について、図面を参照しながら説明する。
製造方法について、図面を参照しながら説明する。
【００１２】図１は本発明の実施例におけるイメージセ
ンサの斜視図を、図２はその要部断面図が示してある。
また、図３に作製の際使用する研磨装置の概略図を示す
ものである。説明に於て、従来と同一工程については図
６も参照にして説明する。図１、図２、図３において、
２１は透光性を有するガラス基板で、２２は通常のスク
リーン印刷にてＡｕペーストを塗布し、乾燥、焼成して
形成したＡｕ電極であり、２３はこの焼成した厚膜Ａｕ
電極の膜上部を研磨した研磨面で、２４は、厚膜Ａｕ電
極２２に接続された回路導体層である。この回路導体層
２４は、厚膜Ａｕ電極２２に接続された厚膜下部Ａｇ導
体２５、厚膜絶縁層２６、外部回路への入出力端子部へ
接続された厚膜上部Ａｇ導体２７と、この厚膜上部Ａｇ
導体２７を保護する厚膜保護層２８から構成されてい
る。また、２９はＡｕ電極２２及び回路導体層２３を形
成してない帯状基準領域である。３０は半導体イメージ
センサチップで、３１は半導体プロセスを用いて形成さ
れた能動素子や受動素子の素子である。３２は絶縁層、
３３は各素子３１を電気的に接続するＡｌ配線である。
３４は保護層、３５は保護層３４表面に形成されるとと
もにＡｌ配線３３に接続したＡｌ電極である。３６は透
光性を有す紫外線硬化型絶縁樹脂である。つぎに図３に
おいて研磨装置の、３７は剛性を有するフレーム、３８
は前記帯状領域２９のみを当接して走行する位置でフレ
ーム３７に取り付けた１対の同形の上部ローラ、３９は
フレーム３７に設置したＡｕ電極２２研磨用の回転グラ
インダで、４０はガラス基板２１を搬送するためのロー
ダ用ローラーである。４１はフレーム３７とローダ用ロ
ーラ３９を接続するバネである。
ンサの斜視図を、図２はその要部断面図が示してある。
また、図３に作製の際使用する研磨装置の概略図を示す
ものである。説明に於て、従来と同一工程については図
６も参照にして説明する。図１、図２、図３において、
２１は透光性を有するガラス基板で、２２は通常のスク
リーン印刷にてＡｕペーストを塗布し、乾燥、焼成して
形成したＡｕ電極であり、２３はこの焼成した厚膜Ａｕ
電極の膜上部を研磨した研磨面で、２４は、厚膜Ａｕ電
極２２に接続された回路導体層である。この回路導体層
２４は、厚膜Ａｕ電極２２に接続された厚膜下部Ａｇ導
体２５、厚膜絶縁層２６、外部回路への入出力端子部へ
接続された厚膜上部Ａｇ導体２７と、この厚膜上部Ａｇ
導体２７を保護する厚膜保護層２８から構成されてい
る。また、２９はＡｕ電極２２及び回路導体層２３を形
成してない帯状基準領域である。３０は半導体イメージ
センサチップで、３１は半導体プロセスを用いて形成さ
れた能動素子や受動素子の素子である。３２は絶縁層、
３３は各素子３１を電気的に接続するＡｌ配線である。
３４は保護層、３５は保護層３４表面に形成されるとと
もにＡｌ配線３３に接続したＡｌ電極である。３６は透
光性を有す紫外線硬化型絶縁樹脂である。つぎに図３に
おいて研磨装置の、３７は剛性を有するフレーム、３８
は前記帯状領域２９のみを当接して走行する位置でフレ
ーム３７に取り付けた１対の同形の上部ローラ、３９は
フレーム３７に設置したＡｕ電極２２研磨用の回転グラ
インダで、４０はガラス基板２１を搬送するためのロー
ダ用ローラーである。４１はフレーム３７とローダ用ロ
ーラ３９を接続するバネである。
【００１３】以上のように構成されたイメージセンサに
ついて、その製造方法を説明する。まず、半導体プロセ
スを用いて単結晶シリコン基板（ウエハ）上に、フォト
トランジスタまたはフォトダイオードなどの受光素子、
ＣＣＤやＭＯＳ、バイポーラＩＣなどのアクセス回路な
どの素子３１を設けたものを製造する。Ａｌ配線３３、
保護層３４、Ａｌ電極３５は２層Ａｌ配線プロセスを用
い、Ａｌ電極３５は、スパッタリング法により１μｍ程
度の膜厚を形成する。その後、このウエハを高精度ダイ
シング技術により切断し、半導体イメージセンサチップ
３０を製造する。また、予め回路基板を作製しておく。
従来と同じようにスクリーン印刷法により、まず、Ａｕ
ペーストを、ガラス基板２１の主面上に塗布し、これを
室温で放置してレベリングを行う。その後、１２０〜１
５０℃で１０分程度乾燥した後、約５００℃の温度で焼
成を行いＡｕ厚膜電極２２を形成した後、順次、同様に
して厚膜下部Ａｇ導体２５、厚膜絶縁層２６、厚膜上部
Ａｇ導体２７、厚膜保護層２８を形成していき、回路導
体層２４を形成する。但し、この際ガラス基板２１上に
は、Ａｕ電極２２や回路導体層２３を形成しない帯状基
準領域２９を２箇所以上設置した構成としておく。最後
にスクライブして個片状態とする。然る後、図３に示す
研磨装置にてＡｕ厚膜電極２２の上部を回転グラインダ
３９を回転させて研磨して研磨面２３を形成し、膜厚の
均一化と断面形状を台形状とすることを行う。この研磨
装置は、ガラス基板２１上の帯状基準領域２９に当接し
て走行している一対の上部ローラ３８が、基準領域２９
の凹凸に追従して上下するので、この上部ローラ３９に
フレーム３６を介して設置されている回転グラインダ３
９は連動して上下し、回転グラインダ３９とガラス基板
２１上部表面との距離は常に一定となる。また、ガラス
基板２１の裏面に接しながら回転することでガラス基板
２１を搬送するローダ用ローラを通してバネ４１によ
り、上部ローラ３８がガラス基板２１上面に当接する際
の圧力は、適当且つ一定になるようになっている。従っ
て、高精度な膜厚の均一化が実現できる。更に、回転グ
ラインダ３９はフレーム３７に対し上下左右に可変な機
構とすることで、例えば回転グラインダ３９の消耗時の
微調整が可能となるなどして、装置の耐久性、信頼性の
向上が確保できる。次に、従来例と同様にして簡易な実
装方法により透光性回路基板上の所定の位置に、アクリ
レート系の透光性紫外線硬化型絶縁樹脂３６をスタンピ
ング法やスクリーン印刷法などにより所定量塗布する。
その上に半導体イメージセンサチップ３０をＡｌ電極３
５と厚膜Ａｕ電極２２の研磨面２３が当接するように押
し当てる。その後、半導体イメージセンサチップ３０の
素子３１面の反対側より圧力を加え、厚膜Ａｕ電極２２
とＡｌ電極３５を圧着し、ガラス基板２１の裏面より紫
外線を照射して紫外線硬化型樹脂３６の硬化を行う。こ
の際、厚膜Ａｕ電極２２の膜厚は非常に均一であるの
で、厚膜Ａｕ電極２２の変形量は小さくなり、半導体イ
メージセンサチップ３０への荷重も十分小さくなる。ま
た、断面形状が台形状であるので当接の際の位置ずれに
対する許容範囲が大きく、位置ずれによる電気的接続の
不良が低減する。このようにして、半導体イメージセン
サチップ３０を透光性回路基板上に実装する。
ついて、その製造方法を説明する。まず、半導体プロセ
スを用いて単結晶シリコン基板（ウエハ）上に、フォト
トランジスタまたはフォトダイオードなどの受光素子、
ＣＣＤやＭＯＳ、バイポーラＩＣなどのアクセス回路な
どの素子３１を設けたものを製造する。Ａｌ配線３３、
保護層３４、Ａｌ電極３５は２層Ａｌ配線プロセスを用
い、Ａｌ電極３５は、スパッタリング法により１μｍ程
度の膜厚を形成する。その後、このウエハを高精度ダイ
シング技術により切断し、半導体イメージセンサチップ
３０を製造する。また、予め回路基板を作製しておく。
従来と同じようにスクリーン印刷法により、まず、Ａｕ
ペーストを、ガラス基板２１の主面上に塗布し、これを
室温で放置してレベリングを行う。その後、１２０〜１
５０℃で１０分程度乾燥した後、約５００℃の温度で焼
成を行いＡｕ厚膜電極２２を形成した後、順次、同様に
して厚膜下部Ａｇ導体２５、厚膜絶縁層２６、厚膜上部
Ａｇ導体２７、厚膜保護層２８を形成していき、回路導
体層２４を形成する。但し、この際ガラス基板２１上に
は、Ａｕ電極２２や回路導体層２３を形成しない帯状基
準領域２９を２箇所以上設置した構成としておく。最後
にスクライブして個片状態とする。然る後、図３に示す
研磨装置にてＡｕ厚膜電極２２の上部を回転グラインダ
３９を回転させて研磨して研磨面２３を形成し、膜厚の
均一化と断面形状を台形状とすることを行う。この研磨
装置は、ガラス基板２１上の帯状基準領域２９に当接し
て走行している一対の上部ローラ３８が、基準領域２９
の凹凸に追従して上下するので、この上部ローラ３９に
フレーム３６を介して設置されている回転グラインダ３
９は連動して上下し、回転グラインダ３９とガラス基板
２１上部表面との距離は常に一定となる。また、ガラス
基板２１の裏面に接しながら回転することでガラス基板
２１を搬送するローダ用ローラを通してバネ４１によ
り、上部ローラ３８がガラス基板２１上面に当接する際
の圧力は、適当且つ一定になるようになっている。従っ
て、高精度な膜厚の均一化が実現できる。更に、回転グ
ラインダ３９はフレーム３７に対し上下左右に可変な機
構とすることで、例えば回転グラインダ３９の消耗時の
微調整が可能となるなどして、装置の耐久性、信頼性の
向上が確保できる。次に、従来例と同様にして簡易な実
装方法により透光性回路基板上の所定の位置に、アクリ
レート系の透光性紫外線硬化型絶縁樹脂３６をスタンピ
ング法やスクリーン印刷法などにより所定量塗布する。
その上に半導体イメージセンサチップ３０をＡｌ電極３
５と厚膜Ａｕ電極２２の研磨面２３が当接するように押
し当てる。その後、半導体イメージセンサチップ３０の
素子３１面の反対側より圧力を加え、厚膜Ａｕ電極２２
とＡｌ電極３５を圧着し、ガラス基板２１の裏面より紫
外線を照射して紫外線硬化型樹脂３６の硬化を行う。こ
の際、厚膜Ａｕ電極２２の膜厚は非常に均一であるの
で、厚膜Ａｕ電極２２の変形量は小さくなり、半導体イ
メージセンサチップ３０への荷重も十分小さくなる。ま
た、断面形状が台形状であるので当接の際の位置ずれに
対する許容範囲が大きく、位置ずれによる電気的接続の
不良が低減する。このようにして、半導体イメージセン
サチップ３０を透光性回路基板上に実装する。
【００１４】上記のようにして、イメージセンサを製造
する。このイメージセンサについては、ガラス基板２１
及び透光性紫外線硬化型樹脂３６を通して光情報を半導
体イメージセンサチップ３０に形成した素子３１の中の
受光素子が検知し、これが電気信号に変換するようにな
っている。
する。このイメージセンサについては、ガラス基板２１
及び透光性紫外線硬化型樹脂３６を通して光情報を半導
体イメージセンサチップ３０に形成した素子３１の中の
受光素子が検知し、これが電気信号に変換するようにな
っている。
【００１５】以上のように本実施例によれば、簡易な実
装方法にて製造することができる半導体装置において、
透光性回路基板上への通常のスクリーン印刷法による厚
膜Ａｕ電極形成を行った後、この厚膜Ａｕ電極膜の上部
に研磨を施し研磨面を形成することにより、断面形状が
台形状で膜厚が均一な膜となり、上記した理由により、
半導体素子や電気的な接続の不良の少ない高品質な半導
体装置とすることができる。
装方法にて製造することができる半導体装置において、
透光性回路基板上への通常のスクリーン印刷法による厚
膜Ａｕ電極形成を行った後、この厚膜Ａｕ電極膜の上部
に研磨を施し研磨面を形成することにより、断面形状が
台形状で膜厚が均一な膜となり、上記した理由により、
半導体素子や電気的な接続の不良の少ない高品質な半導
体装置とすることができる。
【００１６】
【発明の効果】以上のように本発明の半導体装置は、上
面に回路導体層とこの回路導体層に接続する厚膜導電性
電極を有する透光性回路基板とこの透光性回路基板の上
面の所定の位置に光硬化型絶縁樹脂を介して半導体素子
を配置し、半導体素子の素子面の反対側より加圧して、
前記半導体素子の素子面に形成した電極を当接させた状
態で紫外線を照射して光硬化型絶縁樹脂を硬化して半導
体素子を固定し、かつ電気的に接続する半導体装置にお
いて、この厚膜導電性電極は、スクリーン印刷法にて導
電性ペーストを塗布した後、レベリング、乾燥、焼成を
行なってから、膜の上部に研磨を施し研磨面を形成した
ことにより、断面形状が台形状となることと、高精度な
膜厚の均一化が実現できるので、簡易な工法による半導
体チップの損傷や電気的接続の不良を低減した高品質な
半導体装置とすることができる。
面に回路導体層とこの回路導体層に接続する厚膜導電性
電極を有する透光性回路基板とこの透光性回路基板の上
面の所定の位置に光硬化型絶縁樹脂を介して半導体素子
を配置し、半導体素子の素子面の反対側より加圧して、
前記半導体素子の素子面に形成した電極を当接させた状
態で紫外線を照射して光硬化型絶縁樹脂を硬化して半導
体素子を固定し、かつ電気的に接続する半導体装置にお
いて、この厚膜導電性電極は、スクリーン印刷法にて導
電性ペーストを塗布した後、レベリング、乾燥、焼成を
行なってから、膜の上部に研磨を施し研磨面を形成した
ことにより、断面形状が台形状となることと、高精度な
膜厚の均一化が実現できるので、簡易な工法による半導
体チップの損傷や電気的接続の不良を低減した高品質な
半導体装置とすることができる。
【図１】本発明の実施例における半導体装置の斜視図。
【図２】同実施例における半導体装置の要部断面図。
【図３】同実施例における研磨装置の概略図
【図４】従来の半導体装置の斜視図。
【図５】従来の半導体装置の要部断面図。
【図６】従来の半導体装置の回路基板の製造工程図。
【図７】従来の半導体装置の不良発生要因説明図。
１、２１ 透光性を有するガラス基板 ２、２２ 厚膜Ａｕ電極 ３、２４ 回路導体層 ４、２５ 厚膜下部Ａｇ導体 ５、２６ 厚膜絶縁層 ６、２７ 厚膜上部Ａｇ導体 ７、２８ 厚膜保護層 ８、３０ 半導体イメージセンサチップ ９、３１ 素子 １０、３２ 絶縁層 １１、３３ Ａｌ配線 １２、３４ 保護層 １３、３５ Ａｌ電極 １４、３６ 紫外線硬化型絶縁樹脂 ２３ 厚膜Ａｕ電極の研磨面 ２９ 帯状基準領域 ３７ 研磨装置のフレーム ３８ １対の上部ローラ ３９ 回転グラインダ ４０ 基板搬送用のローダ用ローラ ４１ バネ
Claims (4)
- 【請求項１】 上面に回路導体層と前記回路導体層に接
続する厚膜導電性電極を有する透光性回路基板と、前記
透光性回路基板の上面に光硬化型絶縁樹脂を介して半導
体素子を有し、前記半導体素子の素子面の反対側より加
圧して、前記透光性回路基板の所定の位置に前記厚膜導
電性電極と前記半導体素子の素子面に形成した電極を当
接させた状態で紫外線を照射して光硬化型絶縁樹脂を硬
化して半導体素子を固定し、かつ電気的に接続する半導
体装置において、前記厚膜導電性電極は、スクリーン印
刷法にて導電性ペーストを塗布した後、レベリング、乾
燥、焼成を行なってから、この厚膜導電性膜の上部に研
磨を施し研磨面を形成したことを特徴とする半導体装
置。 - 【請求項２】 厚膜導電性電極はＡｕとしたことを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 半導体素子がイメージセンサであること
を特徴とする請求項１記載の半導体装置。 - 【請求項４】 厚膜導電性電極の膜上部の研磨は、透光
性回路基板の上面に帯状の前記厚膜導電性電極及び回路
導体層の形成してない基準領域を独立して２箇所以上設
けた構成とし、前記帯状基準領域のみを当接して走行す
るよう配置された１対の同形のローラと、前記ローラと
剛性を有するフレームを介して前記透光性回路基板の上
面の厚膜導電性電極上の所定の位置に設置された回転グ
ラインダと、前記フレームにバネを介して前記透光性回
路基板の下面と当接するよう回転ローラを配置した構造
において、前記回転ローラは前記透光性回路基板を、バ
ネ力により前記１対のローラに適当な一定の力で押し当
てながら回転することで前記透光性回路基板を搬送し、
前記回転グラインダは基準領域の凹凸を検出する前記１
対のローラに連動することにより前記透光性回路基板上
面と一定距離を保ちながら、回転して前記厚膜導電性電
極を研磨する機構を備えた研磨装置にて施し、研磨面を
形成したことを特徴とする請求項１記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29413291A JPH05136208A (ja) | 1991-11-11 | 1991-11-11 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29413291A JPH05136208A (ja) | 1991-11-11 | 1991-11-11 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136208A true JPH05136208A (ja) | 1993-06-01 |
Family
ID=17803718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29413291A Pending JPH05136208A (ja) | 1991-11-11 | 1991-11-11 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136208A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019009234A (ja) * | 2017-06-22 | 2019-01-17 | スタンレー電気株式会社 | 電子デバイスの製造方法、および、電子デバイスの製造装置 |
| JP2019009235A (ja) * | 2017-06-22 | 2019-01-17 | スタンレー電気株式会社 | 電子デバイスの製造方法、および、電子デバイス製造装置 |
-
1991
- 1991-11-11 JP JP29413291A patent/JPH05136208A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019009234A (ja) * | 2017-06-22 | 2019-01-17 | スタンレー電気株式会社 | 電子デバイスの製造方法、および、電子デバイスの製造装置 |
| JP2019009235A (ja) * | 2017-06-22 | 2019-01-17 | スタンレー電気株式会社 | 電子デバイスの製造方法、および、電子デバイス製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0591862B1 (en) | A semiconductor device, an image sensor device, and methods for producing the same | |
| US6930327B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| US6940141B2 (en) | Flip-chip image sensor packages and methods of fabrication | |
| US5138145A (en) | Method for producing image sensors with current flow into chip and with simplified chip mounting | |
| US7663234B2 (en) | Package of a semiconductor device with a flexible wiring substrate and method for the same | |
| US7446307B2 (en) | Sensor semiconductor device and fabrication method of the sensor semiconductor device | |
| JP4167443B2 (ja) | 固体撮像素子 | |
| WO2019007412A1 (zh) | 一种影像传感芯片的封装结构及其封装方法 | |
| JPH05136208A (ja) | 半導体装置及びその製造方法 | |
| JPH03155671A (ja) | 固体撮像装置 | |
| JP3608226B2 (ja) | 半導体チップの実装方法及び半導体装置 | |
| JP3238256B2 (ja) | 半導体装置、イメージセンサ装置及びそれらの製造方法 | |
| JPH05235315A (ja) | 半導体装置 | |
| JPH0574777A (ja) | 半導体装置及びその製造方法 | |
| JPH0982757A (ja) | 半導体装置とその半導体装置の製造方法 | |
| JP2998507B2 (ja) | 半導体装置の製造方法 | |
| JPH04316365A (ja) | 実装装置及び半導体装置の製造方法 | |
| JPH05144881A (ja) | 実装装置及び半導体装置の製造方法 | |
| JPH04359441A (ja) | 実装装置及び半導体装置の製造方法 | |
| JPH01228178A (ja) | 固体撮像装置 | |
| JPH04335544A (ja) | 半導体装置及びその製造方法 | |
| JPH04367241A (ja) | 実装装置及び半導体装置の製造方法 | |
| JPH04278547A (ja) | 実装装置及び半導体装置の製造方法 | |
| JP4840953B2 (ja) | 光半導体装置の作製方法 | |
| JP2001044245A (ja) | 固体撮像装置及びその製造方法 |