JPH05235208A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05235208A JPH05235208A JP4033080A JP3308092A JPH05235208A JP H05235208 A JPH05235208 A JP H05235208A JP 4033080 A JP4033080 A JP 4033080A JP 3308092 A JP3308092 A JP 3308092A JP H05235208 A JPH05235208 A JP H05235208A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- semiconductor
- electrodes
- sensor chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明は、フリップチップ実装方式を用いて
基板上に半導体素子を実装する工程において、実装時に
ダスト等の異物が混入した場合でも、歩留りの低下を起
こすことがないイメージセンサの製造方法を提供するも
のである。 【構成】 厚膜印刷により回路導体層を形成した透光性
基板１上に、透光性紫外線硬化型絶縁樹脂５により半導
体イメージセンサチップ３をフリップチップ実装方式で
ダイボンドする工程に於て、回路導体層の電極２と半導
体イメージセンサチップ３の直線状に配列された電極４
とを接合させて、電極以外の場所については透光性基板
１と半導体イメージセンサチップ３の間は空間を空けて
おき、その状態で紫外線照射光源８により樹脂５を硬化
して半導体イメージセンサチップを固定し、イメージセ
ンサとする。
基板上に半導体素子を実装する工程において、実装時に
ダスト等の異物が混入した場合でも、歩留りの低下を起
こすことがないイメージセンサの製造方法を提供するも
のである。 【構成】 厚膜印刷により回路導体層を形成した透光性
基板１上に、透光性紫外線硬化型絶縁樹脂５により半導
体イメージセンサチップ３をフリップチップ実装方式で
ダイボンドする工程に於て、回路導体層の電極２と半導
体イメージセンサチップ３の直線状に配列された電極４
とを接合させて、電極以外の場所については透光性基板
１と半導体イメージセンサチップ３の間は空間を空けて
おき、その状態で紫外線照射光源８により樹脂５を硬化
して半導体イメージセンサチップを固定し、イメージセ
ンサとする。
Description
【０００１】
【産業上の利用分野】本発明は、光学画像を電気信号に
変換する半導体装置、強いてはイメージセンサの製造方
法に関するものである。
変換する半導体装置、強いてはイメージセンサの製造方
法に関するものである。
【０００２】
【従来の技術】 近年、高密度の多端子、
狭ピッチの半導体装置の実装を目的として、光あるいは
熱硬化型の絶縁樹脂により導体配線を有する回路基板の
電極と半導体素子上のバンプ電極とを接触させ固定する
実装方法が特開平２−４４７４２号公報などにより提案
されている。また最近では、半導体素子のバンプ電極は
Ａｕなどのメッキにより形成するため高価であることか
らバンプを用いない実装方法も提案されている。
狭ピッチの半導体装置の実装を目的として、光あるいは
熱硬化型の絶縁樹脂により導体配線を有する回路基板の
電極と半導体素子上のバンプ電極とを接触させ固定する
実装方法が特開平２−４４７４２号公報などにより提案
されている。また最近では、半導体素子のバンプ電極は
Ａｕなどのメッキにより形成するため高価であることか
らバンプを用いない実装方法も提案されている。
【０００３】以下図面を参照しながら、上記した従来の
バンプを用いない構造の半導体素子の実装方法を使った
イメージセンサの製造方法の一例について説明する。
バンプを用いない構造の半導体素子の実装方法を使った
イメージセンサの製造方法の一例について説明する。
【０００４】図２（ａ）、（ｂ）は、従来の実装装置に
よりイメージセンサを製造する場合の正面断面図と側面
断面図を示すものであり、二つの半導体素子よりなって
いる。
よりイメージセンサを製造する場合の正面断面図と側面
断面図を示すものであり、二つの半導体素子よりなって
いる。
【０００５】図３は、従来の技術及び本発明により製造
されたいろいろなイメージセンサの側面断面図を示すも
のである。
されたいろいろなイメージセンサの側面断面図を示すも
のである。
【０００６】図２において、１１は透光性基板、１２は
透光性基板１１の表面上に形成された回路導体層の電極
である。１３は半導体イメージセンサチップ、１４は半
導体イメージセンサチップ１３に設けられている直線状
に配列された電極で、透光性基板１１上の電極１２と電
気的接続をする。１９は半導体イメージセンサチップ１
３に設けられている受光素子、１５は半導体イメージセ
ンサチップ１３を透光性基板１１に固定するための透光
性紫外線硬化型絶縁樹脂である。１７は透光性基板１１
を保持するステージ、１８は紫外線照射光源で、１６は
半導体イメージセンサチップ１３を加圧する加圧器であ
る。
透光性基板１１の表面上に形成された回路導体層の電極
である。１３は半導体イメージセンサチップ、１４は半
導体イメージセンサチップ１３に設けられている直線状
に配列された電極で、透光性基板１１上の電極１２と電
気的接続をする。１９は半導体イメージセンサチップ１
３に設けられている受光素子、１５は半導体イメージセ
ンサチップ１３を透光性基板１１に固定するための透光
性紫外線硬化型絶縁樹脂である。１７は透光性基板１１
を保持するステージ、１８は紫外線照射光源で、１６は
半導体イメージセンサチップ１３を加圧する加圧器であ
る。
【０００７】以上のように構成されたイメージセンサの
製造方法を、以下に説明する。まず、回路導体層とその
電極１２を形成した透光性基板１１上に、一つ目の半導
体イメージセンサチップ１３を実装する所定の位置に、
アクリレート系の透光性紫外線硬化型絶縁樹脂１５をス
タンピング法などにより所定量塗布する。次に、吸着器
で一つ目の半導体イメージセンサチップ１３の電極１４
を形成した反対側の面を真空吸着し、透光性基板１１上
の所定の位置に移動する。更に同様の方法で、二つ目の
半導体イメージセンサチップ１３を透光性基板１１上の
所定の位置に移動する。その後、二つの半導体イメージ
センサチップ１３の裏面に個別の加圧器１６を静かに追
従させる。ここで、回路導体層は厚膜印刷等により形成
しているので、その電極１２の高さにはばらつきがあ
る。また厚膜印刷等を施した透光性基板１１には、反り
が生じている場合がほとんどである。そのために、それ
らの諸問題を解決するために、加圧器１６に全ての方向
に対して追従可能な機構を設けている。その状態で、半
導体イメージセンサチップ１３に所定量の圧力を加えな
がら、透光性紫外線硬化型絶縁樹脂１５を介した半導体
イメージセンサチップ１３の直線状に配列された電極１
４と回路導体層の電極１２とを接続させて電気的導通を
取る。その加圧している状態で、紫外線照射光源１８に
より紫外線光を照射して透光性紫外線硬化型絶縁樹脂１
５の硬化を行い、全ての半導体イメージセンサチップ１
３の固定を行う。
製造方法を、以下に説明する。まず、回路導体層とその
電極１２を形成した透光性基板１１上に、一つ目の半導
体イメージセンサチップ１３を実装する所定の位置に、
アクリレート系の透光性紫外線硬化型絶縁樹脂１５をス
タンピング法などにより所定量塗布する。次に、吸着器
で一つ目の半導体イメージセンサチップ１３の電極１４
を形成した反対側の面を真空吸着し、透光性基板１１上
の所定の位置に移動する。更に同様の方法で、二つ目の
半導体イメージセンサチップ１３を透光性基板１１上の
所定の位置に移動する。その後、二つの半導体イメージ
センサチップ１３の裏面に個別の加圧器１６を静かに追
従させる。ここで、回路導体層は厚膜印刷等により形成
しているので、その電極１２の高さにはばらつきがあ
る。また厚膜印刷等を施した透光性基板１１には、反り
が生じている場合がほとんどである。そのために、それ
らの諸問題を解決するために、加圧器１６に全ての方向
に対して追従可能な機構を設けている。その状態で、半
導体イメージセンサチップ１３に所定量の圧力を加えな
がら、透光性紫外線硬化型絶縁樹脂１５を介した半導体
イメージセンサチップ１３の直線状に配列された電極１
４と回路導体層の電極１２とを接続させて電気的導通を
取る。その加圧している状態で、紫外線照射光源１８に
より紫外線光を照射して透光性紫外線硬化型絶縁樹脂１
５の硬化を行い、全ての半導体イメージセンサチップ１
３の固定を行う。
【０００８】また図３（ｂ）に示すようなその他の実装
方法として、半導体素子と回路導体層の電極をそれぞれ
二列にする、あるいは電極は一列であるが電極以外の場
所にバンプを設けて半導体素子と透光性基板の間に空間
を作るという方法がある。
方法として、半導体素子と回路導体層の電極をそれぞれ
二列にする、あるいは電極は一列であるが電極以外の場
所にバンプを設けて半導体素子と透光性基板の間に空間
を作るという方法がある。
【０００９】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、半導体イメージセンサチップと透光性基
板の間に異物が混入した場合、それが微小であっても、
加圧器の追従機構が災いし、チップと基板の電極間の電
気的接合を取るため加えている圧力によりそれらに挟み
つけられ、半導体イメージセンサチップにダメージを与
え、良品チップを不良品にする事が多い（図３
（ｄ））。つまり、完壁に近い無塵空間でないと歩留り
を極度に低下させるという問題点を有していた。また無
塵空間であっても、半導体イメージセンサチップが電極
部以外にエッヂ部も透光性基板に接触するため、その圧
力によりチップのエッヂに必要以上の負荷がかかり不良
品を発生させるという問題点を有していた（図２
（ｂ））。
うな構成では、半導体イメージセンサチップと透光性基
板の間に異物が混入した場合、それが微小であっても、
加圧器の追従機構が災いし、チップと基板の電極間の電
気的接合を取るため加えている圧力によりそれらに挟み
つけられ、半導体イメージセンサチップにダメージを与
え、良品チップを不良品にする事が多い（図３
（ｄ））。つまり、完壁に近い無塵空間でないと歩留り
を極度に低下させるという問題点を有していた。また無
塵空間であっても、半導体イメージセンサチップが電極
部以外にエッヂ部も透光性基板に接触するため、その圧
力によりチップのエッヂに必要以上の負荷がかかり不良
品を発生させるという問題点を有していた（図２
（ｂ））。
【００１０】その他の実装方法についても、コストパフ
ォーマンスの面から、マルチチップの半導体素子では１
ウエハ当りできるだけ多くの素子が取れることが望まし
い。つまり半導体素子の形状としては、できる限り小さ
いものが有効である。従って、半導体素子の電極を二列
にしたり、電極以外の場所にバンプを設けたりすること
は、どちらも半導体素子が大きくなり（図３（ｂ））コ
ストパフォーマンスを悪くするという問題点を有してい
た。
ォーマンスの面から、マルチチップの半導体素子では１
ウエハ当りできるだけ多くの素子が取れることが望まし
い。つまり半導体素子の形状としては、できる限り小さ
いものが有効である。従って、半導体素子の電極を二列
にしたり、電極以外の場所にバンプを設けたりすること
は、どちらも半導体素子が大きくなり（図３（ｂ））コ
ストパフォーマンスを悪くするという問題点を有してい
た。
【００１１】本発明は上記問題点に鑑み、フリップチッ
プ実装方式を使用してイメージセンサを製造する場合、
半導体イメージセンサチップの直線状に配列された電極
と透光性基板の電極の間の高さより小さい異物であれ
ば、チップと基板の間に混入した場合でも、歩留りを低
下させることがなく、またチップと基板の間に空間があ
るため、チップのエッヂが基板に接触することがないの
で、エッヂに不必要な負荷を与えないため、歩留の低下
を起こすことがないイメージセンサの製造方法を提供す
るものである（図３（ｃ））。
プ実装方式を使用してイメージセンサを製造する場合、
半導体イメージセンサチップの直線状に配列された電極
と透光性基板の電極の間の高さより小さい異物であれ
ば、チップと基板の間に混入した場合でも、歩留りを低
下させることがなく、またチップと基板の間に空間があ
るため、チップのエッヂが基板に接触することがないの
で、エッヂに不必要な負荷を与えないため、歩留の低下
を起こすことがないイメージセンサの製造方法を提供す
るものである（図３（ｃ））。
【００１２】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置、強いてはイメージセンサの製
造方法は、加圧器と、半導体素子を実装する基板を保持
するステージと、光照射光源を備えた実装装置に、回路
導体層の電極の高さのばらつき、基板の反り等の影響を
吸収するために、加圧器の半導体素子に対する平行度
が、半導体素子の直線状に配列された電極に対して平行
な方向にのみ追従し、その電極に対して垂直な方向につ
いては常に一定となる機構を設けて、その機構によって
半導体素子と基板が直線状に配列されている電極以外に
は接触しない様にしたものである。
めに本発明の半導体装置、強いてはイメージセンサの製
造方法は、加圧器と、半導体素子を実装する基板を保持
するステージと、光照射光源を備えた実装装置に、回路
導体層の電極の高さのばらつき、基板の反り等の影響を
吸収するために、加圧器の半導体素子に対する平行度
が、半導体素子の直線状に配列された電極に対して平行
な方向にのみ追従し、その電極に対して垂直な方向につ
いては常に一定となる機構を設けて、その機構によって
半導体素子と基板が直線状に配列されている電極以外に
は接触しない様にしたものである。
【００１３】
【作用】本発明は上記した方法とすることにより、半導
体イメージセンサチップの直線状に配列された電極と回
路導体層の電極とを接合させて電気的導通を取る場合、
電極間以外にチップと基板が接触せずに空間があるの
で、より小さく半導体イメージセンサチップを設計する
ことができ、それらの間に異物が混入した場合でも、そ
の異物を挟みつけることがないため、半導体イメージセ
ンサチップにダメージを与えないので、実装中に歩留り
の低下は起こらない。またチップのエッヂが基板に接触
しないので、チップを痛めずに実装できるので、それが
原因で実装中に歩留の低下は起こらない。
体イメージセンサチップの直線状に配列された電極と回
路導体層の電極とを接合させて電気的導通を取る場合、
電極間以外にチップと基板が接触せずに空間があるの
で、より小さく半導体イメージセンサチップを設計する
ことができ、それらの間に異物が混入した場合でも、そ
の異物を挟みつけることがないため、半導体イメージセ
ンサチップにダメージを与えないので、実装中に歩留り
の低下は起こらない。またチップのエッヂが基板に接触
しないので、チップを痛めずに実装できるので、それが
原因で実装中に歩留の低下は起こらない。
【００１４】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１５】図１（ａ）、（ｂ）は、本発明により半導
体装置、強いてはイメージセンサを製造する場合の正面
断面図と側面断面図を示すものであり、二つの半導体素
子よりなっている。
体装置、強いてはイメージセンサを製造する場合の正面
断面図と側面断面図を示すものであり、二つの半導体素
子よりなっている。
【００１６】図３（ａ）は、本発明により製造された電
極間以外には接点を持たないイメージセンサの側面断面
図を示すものである。（ｃ）は、本発明によりイメージ
センサを製造する過程において、半導体イメージセンサ
チップと透光性基板の間に、ダスト等の異物が混入して
しまった状態の側面断面図を示すものである。
極間以外には接点を持たないイメージセンサの側面断面
図を示すものである。（ｃ）は、本発明によりイメージ
センサを製造する過程において、半導体イメージセンサ
チップと透光性基板の間に、ダスト等の異物が混入して
しまった状態の側面断面図を示すものである。
【００１７】図中１は透光性基板、２は透光性基板の表
面上に形成された回路導体層の電極である。３は半導体
素子として用いたイメージセンサチップ、４は半導体イ
メージセンサチップ３に設けられている直線状に配列さ
れた電極で、透光性基板上の電極２と電気的接続をす
る。５は半導体イメージセンサチップ３を透光性基板１
に固定するための透光性紫外線硬化型絶縁樹脂である。
６は加圧器、７は透光性基板１を保持するステージ、８
は紫外線照射光源で、９は受光素子である。３１はダス
ト等の異物である。
面上に形成された回路導体層の電極である。３は半導体
素子として用いたイメージセンサチップ、４は半導体イ
メージセンサチップ３に設けられている直線状に配列さ
れた電極で、透光性基板上の電極２と電気的接続をす
る。５は半導体イメージセンサチップ３を透光性基板１
に固定するための透光性紫外線硬化型絶縁樹脂である。
６は加圧器、７は透光性基板１を保持するステージ、８
は紫外線照射光源で、９は受光素子である。３１はダス
ト等の異物である。
【００１８】以上のように構成されたイメージセンサの
製造方法を以下に説明する。まず、半導体プロセスを用
いて単結晶シリコン基板（ウエハ）上に、フォトトラン
ジスタまたはフォトダイオードなどの受光素子９と、Ｃ
ＣＤやＭＯＳ、バイポーラＩＣなどのアクセス回路（図
示せず）を設けたものを製造する。各電極４について
は、二層Ａｌ配線のプロセスを用い、スパッタリング法
により数μｍ程度ウエハ表面より突き出した構造になっ
ている。その後、このウエハを高精度ダイシング技術に
より切断し、半導体イメージセンサチップ３を作る。ま
た、コーニング社７０５９のガラス基板を透光性基板１
とし、この透光性基板１上に厚膜印刷などによって形成
した回路導体層と電極２を形成する。あるいは透光性基
板１として、ポリエーテルサルフォン（ＰＥＳ）、ポリ
エチレンテレフタレート（ＰＥＴ）、ポリエーテルエー
テルケトン（ＰＥＥＫ）などの透明フィルム基板上に、
銅などの金属を蒸着法またはスパッタリング法を用いて
形成し、後にフォトリソ法などによって回路導体を形成
してもよい。この透光性基板１上の所定の位置に、アク
リレート系の透光性紫外線硬化型絶縁樹脂５をスタンピ
ング法やスクリーン印刷法などにより所定量塗布する。
次に吸着器で一つ目の半導体イメージセンサチップ３の
電極４を形成した面の裏面を真空吸着し、透光性基板１
上の所定の位置に移動する。そして、透光性基板１上に
密着させて置く。更に同様の方法で二つ目の半導体イメ
ージセンサチップ３を透光性基板１上に置く。その後、
個別の加圧器６を半導体イメージセンサチップ３の裏面
に追従させ、加圧する。この時、半導体イメージセンサ
チップ３と透光性基板１は互いの電極２、４同士のみで
接合しており、電極以外の面は空間になっている（図１
（ａ），（ｂ））。仮に、半導体イメージセンサチップ
３と透光性基板１の間にダスト等の異物３１が混入した
場合でも（図３（ｃ））、その空間により問題はない。
この状態で紫外線照射光源８により紫外線光を照射し
て、透光性紫外線硬化型絶縁樹脂５の硬化を行い二つの
半導体イメージセンサチップ３の固定を行う。
製造方法を以下に説明する。まず、半導体プロセスを用
いて単結晶シリコン基板（ウエハ）上に、フォトトラン
ジスタまたはフォトダイオードなどの受光素子９と、Ｃ
ＣＤやＭＯＳ、バイポーラＩＣなどのアクセス回路（図
示せず）を設けたものを製造する。各電極４について
は、二層Ａｌ配線のプロセスを用い、スパッタリング法
により数μｍ程度ウエハ表面より突き出した構造になっ
ている。その後、このウエハを高精度ダイシング技術に
より切断し、半導体イメージセンサチップ３を作る。ま
た、コーニング社７０５９のガラス基板を透光性基板１
とし、この透光性基板１上に厚膜印刷などによって形成
した回路導体層と電極２を形成する。あるいは透光性基
板１として、ポリエーテルサルフォン（ＰＥＳ）、ポリ
エチレンテレフタレート（ＰＥＴ）、ポリエーテルエー
テルケトン（ＰＥＥＫ）などの透明フィルム基板上に、
銅などの金属を蒸着法またはスパッタリング法を用いて
形成し、後にフォトリソ法などによって回路導体を形成
してもよい。この透光性基板１上の所定の位置に、アク
リレート系の透光性紫外線硬化型絶縁樹脂５をスタンピ
ング法やスクリーン印刷法などにより所定量塗布する。
次に吸着器で一つ目の半導体イメージセンサチップ３の
電極４を形成した面の裏面を真空吸着し、透光性基板１
上の所定の位置に移動する。そして、透光性基板１上に
密着させて置く。更に同様の方法で二つ目の半導体イメ
ージセンサチップ３を透光性基板１上に置く。その後、
個別の加圧器６を半導体イメージセンサチップ３の裏面
に追従させ、加圧する。この時、半導体イメージセンサ
チップ３と透光性基板１は互いの電極２、４同士のみで
接合しており、電極以外の面は空間になっている（図１
（ａ），（ｂ））。仮に、半導体イメージセンサチップ
３と透光性基板１の間にダスト等の異物３１が混入した
場合でも（図３（ｃ））、その空間により問題はない。
この状態で紫外線照射光源８により紫外線光を照射し
て、透光性紫外線硬化型絶縁樹脂５の硬化を行い二つの
半導体イメージセンサチップ３の固定を行う。
【００１９】上記のようにして、イメージセンサを製造
する。このイメージセンサについては、透光性基板１及
び透光性紫外線硬化型絶縁樹脂５を通して光情報を受光
素子９が検知し、これを電気信号に変換するようになっ
ている。
する。このイメージセンサについては、透光性基板１及
び透光性紫外線硬化型絶縁樹脂５を通して光情報を受光
素子９が検知し、これを電気信号に変換するようになっ
ている。
【００２０】透光性紫外線硬化型絶縁樹脂５としては、
ウレタンアクリレート系あるいはエポキシアクリレート
系透光性紫外線硬化型絶縁樹脂が、接着性、感度の点か
ら好適である。
ウレタンアクリレート系あるいはエポキシアクリレート
系透光性紫外線硬化型絶縁樹脂が、接着性、感度の点か
ら好適である。
【００２１】以上のように本実施例のよれば、透光性基
板１上に形成された回路導体層の電極２と半導体イメー
ジセンサチップ３上に形成された電極４とを接合させて
固定する工程に於て、半導体イメージセンサチップ３と
透光性基板１との間に空間があるので、その間にダスト
等の異物３１が混入した場合、従来の実装方法ではそれ
が微小であっても、半導体イメージセンサチップ３と透
光性基板１とに挟みつけられ、半導体イメージセンサチ
ップ３ダメージを与えていたが（図３（ｄ））、電極
２、４間の高さよりも小さいものであれば、たとえ異物
３１が混入しても、半導体イメージセンサチップ３にダ
メージを与えることなく、また半導体イメージセンサチ
ップ３のエッヂに負荷がかからないので、効率よく電極
２、４間の電気的導通を取ることができる（図３
（ｃ））。そして結果的に、半導体イメージセンサチッ
プをより小さく設計することができる。
板１上に形成された回路導体層の電極２と半導体イメー
ジセンサチップ３上に形成された電極４とを接合させて
固定する工程に於て、半導体イメージセンサチップ３と
透光性基板１との間に空間があるので、その間にダスト
等の異物３１が混入した場合、従来の実装方法ではそれ
が微小であっても、半導体イメージセンサチップ３と透
光性基板１とに挟みつけられ、半導体イメージセンサチ
ップ３ダメージを与えていたが（図３（ｄ））、電極
２、４間の高さよりも小さいものであれば、たとえ異物
３１が混入しても、半導体イメージセンサチップ３にダ
メージを与えることなく、また半導体イメージセンサチ
ップ３のエッヂに負荷がかからないので、効率よく電極
２、４間の電気的導通を取ることができる（図３
（ｃ））。そして結果的に、半導体イメージセンサチッ
プをより小さく設計することができる。
【００２２】
【発明の効果】以上のように本発明は、半導体素子を光
硬化型絶縁樹脂を介して透光性基板に加圧した状態で、
光硬化型絶縁樹脂に光照射光源より光照射して、透光性
基板上に形成された回路導体層の電極と半導体素子上に
形成された電極とを接合させて固定する場合、半導体素
子と透光性基板の間に空間を設けることにより、素子と
基板の間にダスト等の異物が混入した場合でも、半導体
素子にダメージを与えることなく、また半導体素子のエ
ッヂに負荷がかからないので、効率よく互いの電極間の
電気的導通を取ることができる。
硬化型絶縁樹脂を介して透光性基板に加圧した状態で、
光硬化型絶縁樹脂に光照射光源より光照射して、透光性
基板上に形成された回路導体層の電極と半導体素子上に
形成された電極とを接合させて固定する場合、半導体素
子と透光性基板の間に空間を設けることにより、素子と
基板の間にダスト等の異物が混入した場合でも、半導体
素子にダメージを与えることなく、また半導体素子のエ
ッヂに負荷がかからないので、効率よく互いの電極間の
電気的導通を取ることができる。
【図１】（ａ）本発明の第１の実施例におけるイメージ
センサの製造方法を行うための実装装置の正面断面図で
ある。 （ｂ）本発明の第１の実施例におけるイメージセンサの
製造方法を行うための実装装置の側面断面図である。
センサの製造方法を行うための実装装置の正面断面図で
ある。 （ｂ）本発明の第１の実施例におけるイメージセンサの
製造方法を行うための実装装置の側面断面図である。
【図２】（ａ）従来の実装装置によりイメージセンサを
製造する場合の正面断面図である。 （ｂ）従来の実装装置によりイメージセンサを製造する
場合の側面断面図である。
製造する場合の正面断面図である。 （ｂ）従来の実装装置によりイメージセンサを製造する
場合の側面断面図である。
【図３】（ａ）本発明の第１の実施例によって製造され
た電極間以外には半導体素子と基板間に接点を持たない
イメージセンサの側面断面図である。 （ｂ）電極部以外にバンプを設けた半導体素子を使用し
て製造したイメージセンサの側面断面図である。 （ｃ）本発明の第１の実施例によって製造したイメージ
センサに異物が混入した場合の側面断面図である。 （ｄ）従来の実装装置により製造したイメージセンサに
異物が混入した場合の側面断面図である。
た電極間以外には半導体素子と基板間に接点を持たない
イメージセンサの側面断面図である。 （ｂ）電極部以外にバンプを設けた半導体素子を使用し
て製造したイメージセンサの側面断面図である。 （ｃ）本発明の第１の実施例によって製造したイメージ
センサに異物が混入した場合の側面断面図である。 （ｄ）従来の実装装置により製造したイメージセンサに
異物が混入した場合の側面断面図である。
１、１１、２１ 透光性基板 ２、１２、２２ 回路導体層の電極 ３、１３、２３ イメージセンサチップ ４、１４、２４ イメージセンサチップの電極 ５、１５、２５ 透光性紫外線硬化型絶縁樹脂 ６、１６ 加圧器 ７、１７ ステージ ８、１８ 紫外線照射光源 ９、１９、２９ 受光素子 ３０ バンプ ３１ ダスト等の異物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/29 23/31 27/14 7210−4Ｍ Ｈ０１Ｌ 27/14 Ｄ
Claims (3)
- 【請求項１】 透光性基板上に形成した回路導体層の電
極と、光硬化型絶縁樹脂を使用して、直線状に配列した
半導体素子の電極とを接合させる工程に於て、前記接合
電極間以外は、前記透光性基板と前記半導体素子が接し
ていないことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導体素子がイメージセンサである
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 請求項１記載の半導体装置の製造方法を
実現するために、前記半導体素子を加圧するための複数
個の加圧器と、前記透光性基板を保持するステージと、
前記光硬化型絶縁樹脂を硬化するための光照射光源とを
備えた実装装置において、前記加圧器の前記半導体素子
に対する平行度が、半導体素子の直線状に配列された電
極に対して平行な方向にのみ追従できる機構を設け、そ
の電極に対して垂直な方向については常に一定であるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033080A JPH05235208A (ja) | 1992-02-20 | 1992-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033080A JPH05235208A (ja) | 1992-02-20 | 1992-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235208A true JPH05235208A (ja) | 1993-09-10 |
Family
ID=12376724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4033080A Pending JPH05235208A (ja) | 1992-02-20 | 1992-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235208A (ja) |
-
1992
- 1992-02-20 JP JP4033080A patent/JPH05235208A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7274099B2 (en) | Method of embedding semiconductor chip in support plate | |
| US5405809A (en) | Semiconductor device, an image sensor device, and methods for producing the same | |
| JP2847516B2 (ja) | 半導体マルチチップモジュール | |
| US7812447B2 (en) | Wafer level pre-packaged flip chip | |
| US5138145A (en) | Method for producing image sensors with current flow into chip and with simplified chip mounting | |
| US7446307B2 (en) | Sensor semiconductor device and fabrication method of the sensor semiconductor device | |
| US20060043555A1 (en) | Sensor package | |
| US5037780A (en) | Method for attaching semiconductors to a transparent substrate using a light-curable resin | |
| US20050212129A1 (en) | Semiconductor package with build-up structure and method for fabricating the same | |
| US20060115927A1 (en) | Attachment of flip chips to substrates | |
| JPH05235208A (ja) | 半導体装置の製造方法 | |
| US11996505B2 (en) | Vacuum injection molding for optoelectronic modules | |
| JPH0779059A (ja) | グレードアップ可能なマルチチップモジュール | |
| US7205095B1 (en) | Apparatus and method for packaging image sensing semiconductor chips | |
| JP2663649B2 (ja) | マルチチップ実装方法 | |
| JP2574559B2 (ja) | イメージセンサの製造方法 | |
| JPH11330010A (ja) | 半導体装置の製造方法 | |
| JPH06120465A (ja) | 実装装置 | |
| JPH04359441A (ja) | 実装装置及び半導体装置の製造方法 | |
| JP3330532B2 (ja) | ウェハ一括型測定検査用プローブカード | |
| JPH04367241A (ja) | 実装装置及び半導体装置の製造方法 | |
| KR20010017869A (ko) | 멀티 칩 반도체 패키지 | |
| JPH05144881A (ja) | 実装装置及び半導体装置の製造方法 | |
| JPH04309265A (ja) | 実装装置および半導体装置の製造方法 | |
| JPH04316365A (ja) | 実装装置及び半導体装置の製造方法 |