JPH04364480A - ディジタルリレー用測定端子出力装置 - Google Patents
ディジタルリレー用測定端子出力装置Info
- Publication number
- JPH04364480A JPH04364480A JP13986791A JP13986791A JPH04364480A JP H04364480 A JPH04364480 A JP H04364480A JP 13986791 A JP13986791 A JP 13986791A JP 13986791 A JP13986791 A JP 13986791A JP H04364480 A JPH04364480 A JP H04364480A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- register
- reception
- measurement terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000005259 measurement Methods 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はディジタルリレーの測定
端子装置に関するものである。
端子装置に関するものである。
【０００２】
【従来の技術】図４はディジタルリレーの演算部（マイ
クロコンピュータ）の概要を示したもので、処理部１は
ＲＯＭ２，ＲＡＭ３に記憶されているデータおよび知識
部４の知識を参照しながら保護演算を行い、その結果は
入出力部（ディジタルＩ／Ｏ）５を通して出力される。
クロコンピュータ）の概要を示したもので、処理部１は
ＲＯＭ２，ＲＡＭ３に記憶されているデータおよび知識
部４の知識を参照しながら保護演算を行い、その結果は
入出力部（ディジタルＩ／Ｏ）５を通して出力される。
【０００３】一般に、この入出力部５は、図５で示すよ
うにフォトカプラＰＣなどを用いた絶縁出力となってお
り、その出力で補助リレーＲＹやサイリスタ，ＦＥＴな
どのスイッチング素子を駆動してトリップ信号としてい
る。また、ディジタルリレーは、保護対象から複合リレ
ーの形態をとるのが一般的であり、各シーケンスの必要
箇所（リレーデバイス毎の出力、タイマーの入出力等）
の動作状況を入出力部５に出力し、測定端子信号として
トリップ信号と区分している。測定端子信号とトリップ
信号などのためのリレー出力とは、入出力回路の共通化
のために図５のように構成されている。すなわち、トリ
ップ信号はフォトカプラＰＣ１，補助リレーＲＹを通し
て出力され、測定端子信号はフォトカプラＰＣ２，端子
Ｔ１，Ｔ２を通して出力される。
うにフォトカプラＰＣなどを用いた絶縁出力となってお
り、その出力で補助リレーＲＹやサイリスタ，ＦＥＴな
どのスイッチング素子を駆動してトリップ信号としてい
る。また、ディジタルリレーは、保護対象から複合リレ
ーの形態をとるのが一般的であり、各シーケンスの必要
箇所（リレーデバイス毎の出力、タイマーの入出力等）
の動作状況を入出力部５に出力し、測定端子信号として
トリップ信号と区分している。測定端子信号とトリップ
信号などのためのリレー出力とは、入出力回路の共通化
のために図５のように構成されている。すなわち、トリ
ップ信号はフォトカプラＰＣ１，補助リレーＲＹを通し
て出力され、測定端子信号はフォトカプラＰＣ２，端子
Ｔ１，Ｔ２を通して出力される。
【０００４】
【発明が解決しようとする課題】測定端子信号は、保護
機能のための信号ではなく、動作値や動作時間などを測
定するための試験用のものである。
機能のための信号ではなく、動作値や動作時間などを測
定するための試験用のものである。
【０００５】近年、マイクロコンピュータの高速化、大
容量化が進むなかで、ディジタルリレーに搭載されるリ
レー要素も多くなり、それに付随して測定端子のポイン
ト数も増加している。
容量化が進むなかで、ディジタルリレーに搭載されるリ
レー要素も多くなり、それに付随して測定端子のポイン
ト数も増加している。
【０００６】このため、マイクロコンピュータのユニッ
ト内には、本来の保護機能用の信号を出力する主機能と
は異なる試験用の多数の測定端子を設けているため、プ
リント板の実装枚数が増加し、入出力部を増やさなけれ
ばならなかった。また、プリント板などのハードウェア
の増加によって故障率も増加するなどの問題を有してい
た。
ト内には、本来の保護機能用の信号を出力する主機能と
は異なる試験用の多数の測定端子を設けているため、プ
リント板の実装枚数が増加し、入出力部を増やさなけれ
ばならなかった。また、プリント板などのハードウェア
の増加によって故障率も増加するなどの問題を有してい
た。
【０００７】
【課題を解決するための手段】本発明は、試験用の測定
信号を出力する端子を備えたディジタルリレーにおいて
、マイクロコンピュータを搭載したユニットに、並−直
変換回路を有する測定端子用インタフェースを設け、こ
のインタフェースより伝送路を介して接続された測定端
子部を設けたものである。
信号を出力する端子を備えたディジタルリレーにおいて
、マイクロコンピュータを搭載したユニットに、並−直
変換回路を有する測定端子用インタフェースを設け、こ
のインタフェースより伝送路を介して接続された測定端
子部を設けたものである。
【０００８】
【作用】マイクロコンピュータにより演算された動作値
や動作時間などの試験用信号は、インタフェースの並−
直変換回路においてシリアル信号に変換され、測定端子
部に送出される。測定端子部ではシリアル信号をパラレ
ル信号に変換し、測定端子信号として出力する。
や動作時間などの試験用信号は、インタフェースの並−
直変換回路においてシリアル信号に変換され、測定端子
部に送出される。測定端子部ではシリアル信号をパラレ
ル信号に変換し、測定端子信号として出力する。
【０００９】
【実施例】図１は本発明の一実施例を示したもので、図
４と同一もしくは相当部分には同一符号を付してその説
明を省略する。６は入出力部で、この入出力部６よりト
リップ信号など保護機能用の信号が出力される。１０は
測定端子用インタフェース、２０はこのインタフェース
１０と伝送路を介して接続された測定端子部である。
４と同一もしくは相当部分には同一符号を付してその説
明を省略する。６は入出力部で、この入出力部６よりト
リップ信号など保護機能用の信号が出力される。１０は
測定端子用インタフェース、２０はこのインタフェース
１０と伝送路を介して接続された測定端子部である。
【００１０】図２は、インタフェース１０と測定端子部
２０の具体例を示したものである。インタフェース１０
は、送信レジスタ１１，並−直変換回路１２，クロック
発生回路１３，送信クロック１４および送信部１５，１
６より構成されている。また、測定端子部２０は受信部
２１，２２，直−並変換回路２３，受信レジスタ２４，
カウンタ２５およびカウンタのリセット回路２６より構
成されている。
２０の具体例を示したものである。インタフェース１０
は、送信レジスタ１１，並−直変換回路１２，クロック
発生回路１３，送信クロック１４および送信部１５，１
６より構成されている。また、測定端子部２０は受信部
２１，２２，直−並変換回路２３，受信レジスタ２４，
カウンタ２５およびカウンタのリセット回路２６より構
成されている。
【００１１】以上のように構成された本発明においてそ
の動作を説明する。
の動作を説明する。
【００１２】送配電線などの電力系統の任意測定部より
、変成器を介して検出された電圧，電流信号は、入出力
部６を通して導入され、所定のプログラムに基づいて演
算処理される。この演算は、ＲＯＭ２，ＲＡＭ３に記憶
されたデータおよび知識部４内の知識をもとに行われ、
その結果における保護用の信号は入出力部６を介して出
力され、しゃ断器のトリップなど所定の保護機能のため
の動作が行われる。
、変成器を介して検出された電圧，電流信号は、入出力
部６を通して導入され、所定のプログラムに基づいて演
算処理される。この演算は、ＲＯＭ２，ＲＡＭ３に記憶
されたデータおよび知識部４内の知識をもとに行われ、
その結果における保護用の信号は入出力部６を介して出
力され、しゃ断器のトリップなど所定の保護機能のため
の動作が行われる。
【００１３】一方、演算された信号が、試験用の測定端
子信号の場合には、インタフェース１０の送信レジスタ
１１に出力され、図３で示す書込信号の印加を条件にし
てｎビットのレジスタ１１に書き込まれる。書込信号は
、クロック発生回路１３にも印加されてクロック発生回
路をスタートさせ、ｎビット分のクロック信号ＴＸＣＬ
Ｋ発生が開始する。クロック信号ＴＸＣＬＫは送信部１
６を通って測定端子部２０に伝送されると共に並−直変
換回路１２にも出力され、その立ち下りのタイミングで
レジスタ内の信号を順次シリアル信号に変換し、信号Ｔ
ＸＤとして送信部１５を通って測定端子部２０に伝送さ
れる。測定端子部２０では受信部２２からの受信クロッ
クＲＸＣＬＫに同期して直−並変換器２３は受信部２１
より受信データＲＸＤを受信し、受信レジスタ２４に出
力する。受信クロックＲＸＣＬＫは、カウンタ２５とカ
ウンタのリセット回路２６にも印加されており、カウン
タ２５では既知のビット量であるｎビット分のクロック
ＲＸＣＬＫをカウントし最終ビット分であるｎ個カウン
トすると受信レジスタ２４に信号ラッチを出力し、この
レジスタ２４より測定端子信号を出力する。また、リセ
ット回路２６は、ｎビット分のクロック受信終了後の一
定時間Ｔを検出し（Ｔはデータとアイドル時間を区別す
るためのもので、ｎビット分時間以上）、リセット信号
を出力してカウンタ２５をリセットする。
子信号の場合には、インタフェース１０の送信レジスタ
１１に出力され、図３で示す書込信号の印加を条件にし
てｎビットのレジスタ１１に書き込まれる。書込信号は
、クロック発生回路１３にも印加されてクロック発生回
路をスタートさせ、ｎビット分のクロック信号ＴＸＣＬ
Ｋ発生が開始する。クロック信号ＴＸＣＬＫは送信部１
６を通って測定端子部２０に伝送されると共に並−直変
換回路１２にも出力され、その立ち下りのタイミングで
レジスタ内の信号を順次シリアル信号に変換し、信号Ｔ
ＸＤとして送信部１５を通って測定端子部２０に伝送さ
れる。測定端子部２０では受信部２２からの受信クロッ
クＲＸＣＬＫに同期して直−並変換器２３は受信部２１
より受信データＲＸＤを受信し、受信レジスタ２４に出
力する。受信クロックＲＸＣＬＫは、カウンタ２５とカ
ウンタのリセット回路２６にも印加されており、カウン
タ２５では既知のビット量であるｎビット分のクロック
ＲＸＣＬＫをカウントし最終ビット分であるｎ個カウン
トすると受信レジスタ２４に信号ラッチを出力し、この
レジスタ２４より測定端子信号を出力する。また、リセ
ット回路２６は、ｎビット分のクロック受信終了後の一
定時間Ｔを検出し（Ｔはデータとアイドル時間を区別す
るためのもので、ｎビット分時間以上）、リセット信号
を出力してカウンタ２５をリセットする。
【００１４】なお、インタフェース１０と測定端子部２
０間の伝送方式として、伝送信号を同期フレーム構成と
し、受信側でのカウンタリセットをやめて同期フレーム
の先頭を検出するような周知の方式を採用してもよいこ
とは勿論である。
０間の伝送方式として、伝送信号を同期フレーム構成と
し、受信側でのカウンタリセットをやめて同期フレーム
の先頭を検出するような周知の方式を採用してもよいこ
とは勿論である。
【００１５】
【発明の効果】以上本発明によれば、測定端子信号を、
マイクロコンピュータの搭載されるユニットとは伝送路
を介して接続された異なる部位より得るようにしたもの
である。したがってユニット内に試験用ディジタルＩ／
Ｏを用意しなくてもよく、ユニット内に用意する試験用
としては送信レジスタと並−直変換回路であり、これら
はＬＳＩ化で１チップ化が可能であるため、装置として
は省スペース化ができるものである。
マイクロコンピュータの搭載されるユニットとは伝送路
を介して接続された異なる部位より得るようにしたもの
である。したがってユニット内に試験用ディジタルＩ／
Ｏを用意しなくてもよく、ユニット内に用意する試験用
としては送信レジスタと並−直変換回路であり、これら
はＬＳＩ化で１チップ化が可能であるため、装置として
は省スペース化ができるものである。
【図１】本発明の一実施例を示す構成図。
【図２】本発明に使用されるインタフェースと測定端子
部の具体的構成図。
部の具体的構成図。
【図３】本発明を説明するためのタイミングチャート。
【図４】従来のディジタルリレー演算部の構成図。
【図５】従来のディジタルリレーに使用されるディジタ
ルＩ／Ｏの構成図。
ルＩ／Ｏの構成図。
１０…インタフェース
１１…送信レジスタ
１２…並−直変換回路
１３…クロック発生回路
１４…クロック
１５，１６…送信部
２０…測定端子部
２１，２２…受信部
２３…直−並変換回路
２４…受信レジスタ
２５…カウンタ
２６…リセット回路
Claims (1)
- 【請求項１】 ユニット内に配設されたマイクロコン
ピュータを有するディジタルリレーにおいて、前記マイ
クロコンピュータユニットに並−直変換回路を有する測
定端子用インタフェースを設け、このインタフェースと
は伝送路を介して接続され、シリアル信号をパラレル信
号に変換する直−並変換回路を有する測定端子部を備え
、この測定端子部より個別の測定端子信号を出力するよ
う構成したことを特徴とするディジタルリレー用測定端
子出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03139867A JP3104292B2 (ja) | 1991-06-12 | 1991-06-12 | ディジタルリレー用測定端子出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03139867A JP3104292B2 (ja) | 1991-06-12 | 1991-06-12 | ディジタルリレー用測定端子出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04364480A true JPH04364480A (ja) | 1992-12-16 |
| JP3104292B2 JP3104292B2 (ja) | 2000-10-30 |
Family
ID=15255403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03139867A Expired - Fee Related JP3104292B2 (ja) | 1991-06-12 | 1991-06-12 | ディジタルリレー用測定端子出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104292B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112798036A (zh) * | 2021-04-13 | 2021-05-14 | 立臻科技(昆山)有限公司 | 一种基于短接触发的测试装置及就位检测方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102062808A (zh) * | 2010-11-23 | 2011-05-18 | 天津市亚安科技电子有限公司 | 视频监控系统前端设备供电电压检测电路及电子监控设备 |
-
1991
- 1991-06-12 JP JP03139867A patent/JP3104292B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112798036A (zh) * | 2021-04-13 | 2021-05-14 | 立臻科技(昆山)有限公司 | 一种基于短接触发的测试装置及就位检测方法 |
| CN112798036B (zh) * | 2021-04-13 | 2021-07-02 | 立臻科技(昆山)有限公司 | 一种基于短接触发的测试装置及就位检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3104292B2 (ja) | 2000-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726991A (en) | Integral bit error rate test system for serial data communication links | |
| JPH04364480A (ja) | ディジタルリレー用測定端子出力装置 | |
| JP3021855B2 (ja) | シリアルデータ転送装置 | |
| US5235603A (en) | System for determining loss of activity on a plurality of data lines | |
| JPS621337A (ja) | デイジタル保護継電装置のデ−タ収集方法 | |
| JP2603165B2 (ja) | 故障報知信号検出回路 | |
| JP3413739B2 (ja) | 中継装置 | |
| JPH0614445A (ja) | ディジタル形保護継電装置 | |
| JPS6070931A (ja) | 系統安定化装置 | |
| JP2806568B2 (ja) | 共通バス制御方式 | |
| JPS58129859A (ja) | プロセス信号伝送方法 | |
| JPH01203984A (ja) | 半導体デバイス試験機のテスト信号送出方法 | |
| JPS5852279B2 (ja) | ジドウカンシホウシキ | |
| JP3579376B2 (ja) | データ伝送システムの回復時間測定装置 | |
| JP2570183B2 (ja) | シリアル通信回路 | |
| JPH10336220A (ja) | 車両用電子制御装置試験システム | |
| JPS63306723A (ja) | 監視信号転送回路 | |
| JPH0637854A (ja) | データ伝送装置 | |
| JPH04271224A (ja) | デジタル電流差動リレー | |
| JPH0514318A (ja) | 伝送エラー監視回路 | |
| JPH0284846A (ja) | ステータス信号転送方式 | |
| JPS60134955A (ja) | 端末切換装置 | |
| JPH0810857B2 (ja) | Ａｉｓ送出回路 | |
| JPH05268210A (ja) | シリアル通信装置 | |
| JPS6319026B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |